JP3825343B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3825343B2 JP3825343B2 JP2002070157A JP2002070157A JP3825343B2 JP 3825343 B2 JP3825343 B2 JP 3825343B2 JP 2002070157 A JP2002070157 A JP 2002070157A JP 2002070157 A JP2002070157 A JP 2002070157A JP 3825343 B2 JP3825343 B2 JP 3825343B2
- Authority
- JP
- Japan
- Prior art keywords
- coaxial connector
- semiconductor element
- package
- diameter portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子やマイクロ波帯，ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージについて、図４に断面図、同軸コネクタの部分拡大図を図５に示す。図４において、101は基体、102は枠体、103は同軸コネクタ、104は蓋体、106は回路基板である。
【０００３】
基体101は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子105を搭載して成る回路基板106を載置する載置部101ａが形成されている。載置部101ａには、半導体素子105が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板106に搭載された状態で載置固定される。
【０００４】
なお、回路基板106に搭載された半導体素子105は、その電極が、回路基板106に被着形成されている線路導体106ａにボンディングワイヤ107等を介して電気的に接続されている。
【０００５】
基体101の上側主面の外周部には載置部101ａを囲繞するようにして枠体102が立設されており、枠体102は基体101とともにその内側に半導体素子105を収容する空所を形成する。この枠体102は基体101と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体101と一体成形される、または基体101に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体101の上側主面の外周部に立設される。
【０００６】
枠体102の側部には、内面から外面にかけて小径部、中径部および大径部が段階的に設けられているとともに、中径部111に同軸コネクタ103が嵌着される円形の貫通孔102ｂが形成されている。この貫通孔102ｂの中径部111に同軸コネクタ103を嵌め込むとともに半田等の封着材108を中径部111に挿入し、しかる後、加熱して封着材108を溶融させ、溶融した封着材108を毛細管現象により同軸コネクタ103と中径部111の内面との隙間に充填させることによって、同軸コネクタ103が貫通孔102ｂ内に封着材108を介して嵌着接合される。
【０００７】
同軸コネクタ103は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体103ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体103ｂが絶縁体103ｃを介して固定されて成る。そして、接地導体としての外周導体103ａが封着材108を介して枠体102に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体103ｂの先端部が半田等から成る導電性接着材106ｂを介して回路基板106の線路導体106ａに電気的に接続される。線路導体106ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体102の上面に蓋体104をろう付け法やシームウエルド法等の溶接法によって接合し、基体101、枠体102および蓋体104から成る容器内部に半導体素子105を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図４において、102ｃは同軸コネクタプラグ109を嵌め込むための貫通孔（大径部）である。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタプラグ109を枠体102の貫通孔（大径部）102ｃに挿入した際に、同軸コネクタプラグ109と同軸コネクタ103の外周導体103ａとが接触することで応力が発生し、同軸コネクタ103の絶縁体103ｃ部分に応力が伝わってクラック等により破損し易くなる。その結果、半導体パッケージ内部を気密に保つことができなくなる場合があり、半導体パッケージ内部に収容する半導体素子を長期にわたり正常かつ安定に作動させることができないという問題点を有していた。
【００１１】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、同軸コネクタの絶縁体にクラックが発生するのを防いで半導体パッケージ内部を気密に保持し、その結果半導体パッケージ内部に収容する半導体素子を長期にわたり正常かつ安定に作動させることができ、また高周波信号を良好に伝送することができるものとすることである。
【００１２】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に内面から外面にかけて小径部、中径部および大径部が段階的に設けられた貫通孔が形成されている金属製の枠体と、前記貫通孔の前記中径部に前記枠体外側より挿入されてロウ付けされ、円筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記貫通孔の前記中径部と前記大径部との間に全周にわたって段差部が形成されており、該段差部に一端が挿着され、他端が前記同軸コネクタの端から突出するとともに前記大径部内に位置し、同軸コネクタプラグの端面と当接される円環状の金属部材が設けられていることを特徴とする。
【００１３】
本発明の半導体素子収納用パッケージは、上記の構成により、同軸コネクタプラグを枠体の貫通孔の大径部に挿入した際に同軸コネクタプラグと同軸コネクタの外周導体が接触して発生する応力は、金属部材によって吸収され、同軸コネクタの絶縁体にクラックが発生するのを防止できる。その結果、半導体素子収納用パッケージの気密の信頼性が向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性が向上する。
【００１４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記金属部材は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、該張出部は前記外周導体の端面および前記絶縁体の端面の外周部に当接していることを特徴とする。
【００１５】
本発明の半導体素子収納用パッケージは、上記の構成により、同軸コネクタと同軸コネクタプラグ間の特性インピーダンスの整合を、金属部材を介して合わせ込むことができ、高周波信号を良好に伝送させることができる。
【００１６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１７】
本発明の半導体装置は、上記の構成により、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高いものとなる。
【００１８】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図、図２は図１の半導体パッケージにおける同軸コネクタを示す部分拡大断面図、図３は本発明の半導体パッケージにおける同軸コネクタについて実施の形態の他の例を示す部分拡大図であり、これらの図において、１は基体、２は枠体、３は同軸コネクタ、４は蓋体である。
【００１９】
本発明の半導体パッケージは、上側主面に半導体素子５を載置するための載置部１ａを有する基体１と、基体１の上側主面に載置部１ａを囲繞するように接合され、側部に貫通孔２ｂが形成された枠体２と、側部に内面から外面にかけて小径部、中径部11および大径部２ｃが段階的に設けられた貫通孔２ｂが形成されている金属製の枠体２と、貫通孔２ｂの中径部11に枠体２外側より挿入されてロウ付けされ、円筒状の外周導体３ａおよびその中心軸に設置された中心導体３ｂならびにそれらの間に介在させた絶縁体３ｃから成る同軸コネクタ３とを具備し、貫通孔２ｂの中径部11と大径部２ｃとの間に全周にわたって段差部が形成されており、段差部に一端が挿着され他端が大径部２ｃ内に位置する円環状の金属部材12が設けられている。
【００２０】
同軸コネクタ３の中心導体３ｂは、半導体素子５の電極にボンディングワイヤ７等を介して直接的に接続されていてもよいが、半導体素子５を上面に搭載した回路基板６の上面に設けたインピーダンス整合用の線路導体６ａを介して半導体素子５に接続されてもよい。以下、本実施の形態では回路基板６を設けた場合について説明する。
【００２１】
また、中心導体３ｂは絶縁体３ｃより突出しており、回路基板６の上面の線路導体６ａは、その一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続される。
【００２２】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５、または半導体素子５を搭載して成る回路基板６が載置固定される。
【００２３】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ｂが形成されている。貫通孔２ｂの中径部11に同軸コネクタ３を嵌め込むとともに半田等の封着材８を外周導体３ａと中径部11の内周面との間に挿入し、中径部11と大径部２ｃとの間の段差部にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る円環状の金属部材12の一端を挿着する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８が毛細管現象により同軸コネクタ３の外周導体３ａと中径部11の内周面との間の隙間に充填されることによって、同軸コネクタ３が貫通孔２ｂ内に封着材８を介して嵌着接合される。また、先に封着材８を中径部11内に挿入し加熱溶融した後に金属部材12を挿入するようにしてもよい。
【００２５】
金属部材12は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等から成り、図２に示すように、中径部11と大径部２ｃとの間の段差部に一端が挿着される。また、金属部材12の他端は、同軸コネクタ３の外周導体３ａの端から突出するとともに大径部２ｃ内に位置している。この構成により、同軸コネクタプラグ９を大径部２ｃに螺合させて挿入した際に、同軸コネクタプラグ９と同軸コネクタ３の外周導体３ａが接触して発生する応力は、金属部材12によって吸収緩和され、同軸コネクタ３の絶縁体３ｃにクラックが発生するのを防止できる。その結果、半導体パッケージの気密の信頼性が向上するとともに、同軸コネクタ３の中心導体３ｂを伝送する高周波信号の伝送特性が向上する。
【００２６】
また、金属部材12の他端の突出長さは、外周導体３ａの端から0.05〜２ｍｍであることが好ましい。0.05ｍｍ未満だと、同軸コネクタプラグ９を大径部２ｃに挿入した際に、金属部材12が応力を吸収しきれず、外周導体３ａから絶縁体３ｃ部分に応力が加わってクラックが発生し易くなる。その結果、半導体パッケージの気密を保持するのが困難になる。また、２ｍｍを超えると、同軸コネクタ３と同軸コネクタプラグ９間の間隔が広がり、同軸コネクタ３の中心導体３ｂを同軸コネクタプラグ９に嵌合させることが困難になる。
【００２７】
また、図３に示すように、金属部材12は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、張出部は外周導体３ａの端面および絶縁体３ｃの端面の外周部に当接していることが好ましい。この構成により、同軸コネクタ３と同軸コネクタプラグ９間の隙間が空気になっていることによる特性インピーダンスの不整合を、金属部材12の張出部が存在していることで調整することができ、整合させることができる。
【００２８】
即ち、金属部材12に張出部がない場合、金属部材12の露出部と中心導体３ｂとの間に、比誘電率４程度のガラスから成る絶縁体３ｃではなく比誘電率１の空気が存在することになり、同軸コネクタ３と同軸コネクタプラグ９との間で特性インピーダンスの不整合部分ができ、高周波信号の伝送損失が発生し易くなる。そして、図３のように金属部材12に張出部を設けることで、特性インピーダンスの不整合が大幅に抑えられ、高周波信号の伝送損失の発生を抑制することができる。
【００２９】
枠体２の貫通孔２ｂ内に挿入固定される同軸コネクタ３は、半導体パッケージ内部に収容する半導体素子５を外部の同軸ケーブル10に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に、同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが、ガラス等から成る絶縁体３ｃを介して固定された構造をしている。なお、同軸ケーブル10は、枠体２に形成された貫通孔２ｂの大径部２ｃに挿着された同軸コネクタプラグ９を介して、同軸コネクタ３に接続される。
【００３０】
中心導体３ｂで伝送される高周波信号は、貫通孔２ｂにおいてその中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上を伝送される。
【００３１】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面の線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより、製品としての半導体装置となる。この半導体装置は、基体１をネジ止め等することで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル10とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３２】
本発明における高周波信号の好ましい周波数は５〜60ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００３３】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【００３４】
【発明の効果】
本発明の半導体素子収納用パッケージは、貫通孔の中径部と大径部との間に全周にわたって段差部が形成されており、段差部に一端が挿着され、他端が同軸コネクタの端から突出するとともに大径部内に位置し、同軸コネクタプラグの端面と当接される円筒状の金属部材が設けられていることにより、同軸コネクタプラグを枠体の貫通孔の大径部に挿入した際に同軸コネクタプラグと同軸コネクタの外周導体が接触して発生する応力は、金属部材によって吸収され、同軸コネクタの絶縁体にクラックが発生するのを防止できる。その結果、半導体素子収納用パッケージの気密の信頼性が向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性が向上する。
【００３５】
本発明の半導体素子収納用パッケージは、好ましくは、金属部材は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、張出部は外周導体の端面および絶縁体の端面の外周部に当接していることにより、同軸コネクタと同軸コネクタプラグ間の特性インピーダンスの整合を、金属部材を介して合わせ込むことができ、高周波信号を良好に伝送させることができる。
【００３６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図２】図１の半導体素子収納用パッケージにおける同軸コネクタを示す部分拡大断面図である。
【図３】図１の半導体素子収納用パッケージにおける同軸コネクタについて実施の形態の他の例を示す部分拡大図である。
【図４】従来の半導体素子収納用パッケージの断面図である。
【図５】図４の半導体素子収納用パッケージにおける同軸コネクタを示す部分拡大図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ｂ：貫通孔
２ｃ：大径部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
11：中径部
12：金属部材
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子やマイクロ波帯，ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージについて、図４に断面図、同軸コネクタの部分拡大図を図５に示す。図４において、101は基体、102は枠体、103は同軸コネクタ、104は蓋体、106は回路基板である。
【０００３】
基体101は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子105を搭載して成る回路基板106を載置する載置部101ａが形成されている。載置部101ａには、半導体素子105が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板106に搭載された状態で載置固定される。
【０００４】
なお、回路基板106に搭載された半導体素子105は、その電極が、回路基板106に被着形成されている線路導体106ａにボンディングワイヤ107等を介して電気的に接続されている。
【０００５】
基体101の上側主面の外周部には載置部101ａを囲繞するようにして枠体102が立設されており、枠体102は基体101とともにその内側に半導体素子105を収容する空所を形成する。この枠体102は基体101と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体101と一体成形される、または基体101に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体101の上側主面の外周部に立設される。
【０００６】
枠体102の側部には、内面から外面にかけて小径部、中径部および大径部が段階的に設けられているとともに、中径部111に同軸コネクタ103が嵌着される円形の貫通孔102ｂが形成されている。この貫通孔102ｂの中径部111に同軸コネクタ103を嵌め込むとともに半田等の封着材108を中径部111に挿入し、しかる後、加熱して封着材108を溶融させ、溶融した封着材108を毛細管現象により同軸コネクタ103と中径部111の内面との隙間に充填させることによって、同軸コネクタ103が貫通孔102ｂ内に封着材108を介して嵌着接合される。
【０００７】
同軸コネクタ103は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体103ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体103ｂが絶縁体103ｃを介して固定されて成る。そして、接地導体としての外周導体103ａが封着材108を介して枠体102に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体103ｂの先端部が半田等から成る導電性接着材106ｂを介して回路基板106の線路導体106ａに電気的に接続される。線路導体106ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体102の上面に蓋体104をろう付け法やシームウエルド法等の溶接法によって接合し、基体101、枠体102および蓋体104から成る容器内部に半導体素子105を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図４において、102ｃは同軸コネクタプラグ109を嵌め込むための貫通孔（大径部）である。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタプラグ109を枠体102の貫通孔（大径部）102ｃに挿入した際に、同軸コネクタプラグ109と同軸コネクタ103の外周導体103ａとが接触することで応力が発生し、同軸コネクタ103の絶縁体103ｃ部分に応力が伝わってクラック等により破損し易くなる。その結果、半導体パッケージ内部を気密に保つことができなくなる場合があり、半導体パッケージ内部に収容する半導体素子を長期にわたり正常かつ安定に作動させることができないという問題点を有していた。
【００１１】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、同軸コネクタの絶縁体にクラックが発生するのを防いで半導体パッケージ内部を気密に保持し、その結果半導体パッケージ内部に収容する半導体素子を長期にわたり正常かつ安定に作動させることができ、また高周波信号を良好に伝送することができるものとすることである。
【００１２】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に内面から外面にかけて小径部、中径部および大径部が段階的に設けられた貫通孔が形成されている金属製の枠体と、前記貫通孔の前記中径部に前記枠体外側より挿入されてロウ付けされ、円筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記貫通孔の前記中径部と前記大径部との間に全周にわたって段差部が形成されており、該段差部に一端が挿着され、他端が前記同軸コネクタの端から突出するとともに前記大径部内に位置し、同軸コネクタプラグの端面と当接される円環状の金属部材が設けられていることを特徴とする。
【００１３】
本発明の半導体素子収納用パッケージは、上記の構成により、同軸コネクタプラグを枠体の貫通孔の大径部に挿入した際に同軸コネクタプラグと同軸コネクタの外周導体が接触して発生する応力は、金属部材によって吸収され、同軸コネクタの絶縁体にクラックが発生するのを防止できる。その結果、半導体素子収納用パッケージの気密の信頼性が向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性が向上する。
【００１４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記金属部材は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、該張出部は前記外周導体の端面および前記絶縁体の端面の外周部に当接していることを特徴とする。
【００１５】
本発明の半導体素子収納用パッケージは、上記の構成により、同軸コネクタと同軸コネクタプラグ間の特性インピーダンスの整合を、金属部材を介して合わせ込むことができ、高周波信号を良好に伝送させることができる。
【００１６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１７】
本発明の半導体装置は、上記の構成により、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高いものとなる。
【００１８】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図、図２は図１の半導体パッケージにおける同軸コネクタを示す部分拡大断面図、図３は本発明の半導体パッケージにおける同軸コネクタについて実施の形態の他の例を示す部分拡大図であり、これらの図において、１は基体、２は枠体、３は同軸コネクタ、４は蓋体である。
【００１９】
本発明の半導体パッケージは、上側主面に半導体素子５を載置するための載置部１ａを有する基体１と、基体１の上側主面に載置部１ａを囲繞するように接合され、側部に貫通孔２ｂが形成された枠体２と、側部に内面から外面にかけて小径部、中径部11および大径部２ｃが段階的に設けられた貫通孔２ｂが形成されている金属製の枠体２と、貫通孔２ｂの中径部11に枠体２外側より挿入されてロウ付けされ、円筒状の外周導体３ａおよびその中心軸に設置された中心導体３ｂならびにそれらの間に介在させた絶縁体３ｃから成る同軸コネクタ３とを具備し、貫通孔２ｂの中径部11と大径部２ｃとの間に全周にわたって段差部が形成されており、段差部に一端が挿着され他端が大径部２ｃ内に位置する円環状の金属部材12が設けられている。
【００２０】
同軸コネクタ３の中心導体３ｂは、半導体素子５の電極にボンディングワイヤ７等を介して直接的に接続されていてもよいが、半導体素子５を上面に搭載した回路基板６の上面に設けたインピーダンス整合用の線路導体６ａを介して半導体素子５に接続されてもよい。以下、本実施の形態では回路基板６を設けた場合について説明する。
【００２１】
また、中心導体３ｂは絶縁体３ｃより突出しており、回路基板６の上面の線路導体６ａは、その一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続される。
【００２２】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５、または半導体素子５を搭載して成る回路基板６が載置固定される。
【００２３】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ｂが形成されている。貫通孔２ｂの中径部11に同軸コネクタ３を嵌め込むとともに半田等の封着材８を外周導体３ａと中径部11の内周面との間に挿入し、中径部11と大径部２ｃとの間の段差部にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る円環状の金属部材12の一端を挿着する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８が毛細管現象により同軸コネクタ３の外周導体３ａと中径部11の内周面との間の隙間に充填されることによって、同軸コネクタ３が貫通孔２ｂ内に封着材８を介して嵌着接合される。また、先に封着材８を中径部11内に挿入し加熱溶融した後に金属部材12を挿入するようにしてもよい。
【００２５】
金属部材12は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等から成り、図２に示すように、中径部11と大径部２ｃとの間の段差部に一端が挿着される。また、金属部材12の他端は、同軸コネクタ３の外周導体３ａの端から突出するとともに大径部２ｃ内に位置している。この構成により、同軸コネクタプラグ９を大径部２ｃに螺合させて挿入した際に、同軸コネクタプラグ９と同軸コネクタ３の外周導体３ａが接触して発生する応力は、金属部材12によって吸収緩和され、同軸コネクタ３の絶縁体３ｃにクラックが発生するのを防止できる。その結果、半導体パッケージの気密の信頼性が向上するとともに、同軸コネクタ３の中心導体３ｂを伝送する高周波信号の伝送特性が向上する。
【００２６】
また、金属部材12の他端の突出長さは、外周導体３ａの端から0.05〜２ｍｍであることが好ましい。0.05ｍｍ未満だと、同軸コネクタプラグ９を大径部２ｃに挿入した際に、金属部材12が応力を吸収しきれず、外周導体３ａから絶縁体３ｃ部分に応力が加わってクラックが発生し易くなる。その結果、半導体パッケージの気密を保持するのが困難になる。また、２ｍｍを超えると、同軸コネクタ３と同軸コネクタプラグ９間の間隔が広がり、同軸コネクタ３の中心導体３ｂを同軸コネクタプラグ９に嵌合させることが困難になる。
【００２７】
また、図３に示すように、金属部材12は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、張出部は外周導体３ａの端面および絶縁体３ｃの端面の外周部に当接していることが好ましい。この構成により、同軸コネクタ３と同軸コネクタプラグ９間の隙間が空気になっていることによる特性インピーダンスの不整合を、金属部材12の張出部が存在していることで調整することができ、整合させることができる。
【００２８】
即ち、金属部材12に張出部がない場合、金属部材12の露出部と中心導体３ｂとの間に、比誘電率４程度のガラスから成る絶縁体３ｃではなく比誘電率１の空気が存在することになり、同軸コネクタ３と同軸コネクタプラグ９との間で特性インピーダンスの不整合部分ができ、高周波信号の伝送損失が発生し易くなる。そして、図３のように金属部材12に張出部を設けることで、特性インピーダンスの不整合が大幅に抑えられ、高周波信号の伝送損失の発生を抑制することができる。
【００２９】
枠体２の貫通孔２ｂ内に挿入固定される同軸コネクタ３は、半導体パッケージ内部に収容する半導体素子５を外部の同軸ケーブル10に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に、同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが、ガラス等から成る絶縁体３ｃを介して固定された構造をしている。なお、同軸ケーブル10は、枠体２に形成された貫通孔２ｂの大径部２ｃに挿着された同軸コネクタプラグ９を介して、同軸コネクタ３に接続される。
【００３０】
中心導体３ｂで伝送される高周波信号は、貫通孔２ｂにおいてその中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上を伝送される。
【００３１】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面の線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより、製品としての半導体装置となる。この半導体装置は、基体１をネジ止め等することで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル10とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３２】
本発明における高周波信号の好ましい周波数は５〜60ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００３３】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【００３４】
【発明の効果】
本発明の半導体素子収納用パッケージは、貫通孔の中径部と大径部との間に全周にわたって段差部が形成されており、段差部に一端が挿着され、他端が同軸コネクタの端から突出するとともに大径部内に位置し、同軸コネクタプラグの端面と当接される円筒状の金属部材が設けられていることにより、同軸コネクタプラグを枠体の貫通孔の大径部に挿入した際に同軸コネクタプラグと同軸コネクタの外周導体が接触して発生する応力は、金属部材によって吸収され、同軸コネクタの絶縁体にクラックが発生するのを防止できる。その結果、半導体素子収納用パッケージの気密の信頼性が向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性が向上する。
【００３５】
本発明の半導体素子収納用パッケージは、好ましくは、金属部材は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、張出部は外周導体の端面および絶縁体の端面の外周部に当接していることにより、同軸コネクタと同軸コネクタプラグ間の特性インピーダンスの整合を、金属部材を介して合わせ込むことができ、高周波信号を良好に伝送させることができる。
【００３６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図２】図１の半導体素子収納用パッケージにおける同軸コネクタを示す部分拡大断面図である。
【図３】図１の半導体素子収納用パッケージにおける同軸コネクタについて実施の形態の他の例を示す部分拡大図である。
【図４】従来の半導体素子収納用パッケージの断面図である。
【図５】図４の半導体素子収納用パッケージにおける同軸コネクタを示す部分拡大図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ｂ：貫通孔
２ｃ：大径部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
11：中径部
12：金属部材
Claims (3)
- 上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に内面から外面にかけて小径部、中径部および大径部が段階的に設けられた貫通孔が形成されている金属製の枠体と、前記貫通孔の前記中径部に前記枠体外側より挿入されてロウ付けされ、円筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記貫通孔の前記中径部と前記大径部との間に全周にわたって段差部が形成されており、該段差部に一端が挿着され、他端が前記同軸コネクタの端から突出するとともに前記大径部内に位置し、同軸コネクタプラグの端面と当接される円環状の金属部材が設けられていることを特徴とする半導体素子収納用パッケージ。
- 前記金属部材は他端に略一定幅で中心軸側に延在するように全周にわたって張出部が形成されており、該張出部は前記外周導体の端面および前記絶縁体の端面の外周部に当接していることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記同軸コネクタに電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070157A JP3825343B2 (ja) | 2002-03-14 | 2002-03-14 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070157A JP3825343B2 (ja) | 2002-03-14 | 2002-03-14 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273262A JP2003273262A (ja) | 2003-09-26 |
| JP3825343B2 true JP3825343B2 (ja) | 2006-09-27 |
Family
ID=29200806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070157A Expired - Fee Related JP3825343B2 (ja) | 2002-03-14 | 2002-03-14 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825343B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100677656B1 (ko) * | 2005-01-28 | 2007-02-02 | 주식회사 케이티프리텔 | 중고 콘텐츠 판매 방법 및 장치 |
-
2002
- 2002-03-14 JP JP2002070157A patent/JP3825343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273262A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH0897320A (ja) | 電子部品用メタルパッケージ | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004063614A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |