JP3686854B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3686854B2 JP3686854B2 JP2001292303A JP2001292303A JP3686854B2 JP 3686854 B2 JP3686854 B2 JP 3686854B2 JP 2001292303 A JP2001292303 A JP 2001292303A JP 2001292303 A JP2001292303 A JP 2001292303A JP 3686854 B2 JP3686854 B2 JP 3686854B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- line
- semiconductor element
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動する各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図３に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが形成されている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が、回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面外周部に立設される。
【０００６】
枠体２２の側部には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材２８を介して嵌着接合される。
【０００７】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。そして、接地導体としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図３において、２１ｂは基体２１を外部電気回路基板等にネジ止めするための貫通孔、２２ｂは同軸コネクタプラグ２９を嵌め込むための貫通孔、２９は同軸コネクタプラグ、３０は外部電気回路に接続された同軸ケーブルである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタ２３の中心導体２３ｂと回路基板２６の線路導体２６ａとの接続部において、中心導体２３ｂと線路導体２６ａとを導電性接着材２６ｂで接続することによって、線路導体２６ａの表面に中心導体２３ｂが載置固定されることから、接続部の電気的な容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。即ち、容量成分は線路導体２６ａと回路基板２６下面の接地導体との間で発生しているが、中心導体２３ｂと線路導体２６ａとの接続部ではほぼ中心導体２３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになり、そのため容量成分が増加することとなる。
【００１１】
その結果、接続部でインピーダンスの整合がとれなくなり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難になるという問題があった。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１３】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に形成された凹部の底面に半導体素子が回路基板を介して載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔から成る同軸コネクタの取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記取付部に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に前記回路基板の端から所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から前記他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記広間隔部と前記傾斜部との接点に位置しており、前記中心導体と前記線路導体とを接続する裾野状になった導電性接着剤のメニスカスが前記線路導体上の前記傾斜部に相当する部位にかけて位置していることを特徴とする。
【００１４】
本発明は、回路基板の線路導体の両側に形成された同一面接地導体は、一端側に回路基板の端から所定長さで線路導体に略平行に形成された広間隔部および広間隔部から漸次線路導体に近づくように形成された傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられており、中心導体の先端が線路導体上の広間隔部と傾斜部との接点に位置しており、これは、狭間隔部よりも特性インピーダンスを高く設定された広間隔部に中心導体の先端ではない部位（本体部）が位置するようにし、そして広間隔部と狭間隔部との間に狭間隔部の特性インピーダンスに整合するような傾斜部を設け、その傾斜部に相当する線路導体上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【００１５】
即ち、広間隔部に相当する線路導体の部位に中心導体の本体部を接続した箇所では、中心導体の接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部によりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【００１６】
また、傾斜部では、中心導体の先端と線路導体との間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部では狭間隔部に向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部に向かって漸次容量成分が低下することよって漸次インピーダンスが高くなっている。従って、傾斜部では、傾斜部によるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【００１７】
従って、回路基板上の同一面接地導体と同軸コネクタの中心導体とを上記のように構成することにより、中心導体を回路基板の線路導体上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【００１８】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１９】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供することができる。
【００２０】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２１】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５を搭載して成る回路基板６が載置固定される。半導体素子５は、その電極が、回路基板６の上面に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。つまり、線路導体６ａは、その一端側が中心導体３ｂに、他端側が半導体素子５にそれぞれ電気的に接続されている。
【００２２】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ａが形成されている。貫通孔２ａ内に同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ａの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ａ内に封着材８を介して嵌着接合される。
【００２３】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２４】
中心導体３ｂを伝送される高周波信号は、貫通孔２ａ，２ｂ部において貫通孔２ａ，２ｂの中心軸を同軸線路のモードで伝送され、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上を伝送される。
【００２５】
本発明では、中心導体３ｂと線路導体６ａとの接続部（以下、単に「接続部」といえば線路導体６ａと中心導体３ｂとの接続部をいうこととする）において、図２（ａ）は、中心導体３ｂと線路導体６ａとの接続部における線路方向に平行な面での部分断面図であり、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂから成っている。
【００２６】
図２（ｂ）の上面図に示すように、線路導体６ａの両側には同一面接地導体６ｆが設けられており、同一面接地導体６ｆは、一端側に回路基板６の端から所定長さ（０．１〜１ｍｍ程度）で線路導体６ａに略平行に形成された広間隔部６ｃおよび広間隔部６ｃから漸次線路導体６ａに近づくように形成された傾斜部６ｄが設けられ、かつ傾斜部６ｄから他端側に略所定間隔（高周波信号の波長の１／４の整数倍）をもって形成された狭間隔部６ｅが設けられている。
【００２７】
広間隔部６ｃの線路方向の長さが０．１ｍｍ未満では、中心導体３ｂと線路導体６ａとの接続面積が小さくなるため、強固に接続することが困難になる。そのため、中心導体３ｂが線路導体６ａからはずれ易くなり、高周波信号の伝送効率が劣化し易くなる。広間隔部６ｃの線路方向の長さが１ｍｍを超える場合、中心導体３ｂと線路導体６ａとが接続される部位が長くなるのに伴い、枠体２内側に向かって高周波信号が放射され易い部位が長くなるため、高周波信号の伝送効率が劣化し易くなる。
【００２８】
これは、狭間隔部６ｅよりも特性インピーダンスを高く設定された広間隔部６ｃに中心導体３ｂの先端ではない部位（本体部）が位置するようにし、そして広間隔部６ｃと狭間隔部６ｅとの間に狭間隔部６ｅの特性インピーダンスに整合するような傾斜部６ｄを設け、その傾斜部６ｄに相当する線路導体６ａ上の部位に中心導体３ｂの先端および半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【００２９】
即ち、広間隔部６ｃに相当する線路導体６ａの部位に中心導体３ｂの本体部を接続した箇所では、中心導体３ｂの接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部６ｃによりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【００３０】
また、傾斜部６ｄでは、中心導体３ｂの先端と線路導体６ａとの間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部６ｄでは狭間隔部６ｅに向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部６ｅに向かって漸次容量成分が低下することによって漸次インピーダンスが高くなっている。従って、傾斜部６ｄでは、傾斜部６ｄによるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【００３１】
従って、回路基板６上の同一面接地導体６ｆと同軸コネクタ３の中心導体３ｂとを上記のように構成することにより、中心導体３ｂを回路基板６の線路導体６ａ上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【００３２】
また、図２において傾斜部６ｄの線路方向での長さをＬとしたとき、Ｌは０．１ｍｍ≦Ｌ≦２ｍｍとするのが好ましい。Ｌ＜０．１ｍｍの場合、傾斜部６ｄの長さが短かすぎるため、中心導体３ｂの先端のメニスカス部の位置が前後した場合、メニスカス部が広間隔部６ｃ側や狭間隔部６ｅ側に入り込み易くなり、信号線路のインピーダンスを特性インピーダンスに近い値とすることが困難となり、接続部での高周波信号の反射損失を低減することが難しくなる。Ｌ＞２ｍｍの場合、導電性接着剤６ｂのメニスカス部の大きさに比して傾斜部６ｄが長すぎるため、裾野状のメニスカス部が狭間隔部６ｅ側に略到達せずに傾斜部６ｄの途中までにしか形成されない。そのため、線路導体６ａの傾斜部６ｄに相当する部位でメニスカス部のない部位において、インピーダンスが特性インピーダンスよりも大きくなり、高周波信号の反射損失が大きくなる。
【００３３】
なお、傾斜部６ｄの接続部では、導電性接着剤６ｂの量を適宜調整することにより裾野状のメニスカス部の線路方向での長さを調整でき、それによって信号線路のインピーダンスを微妙に調整して特性インピーダンスに高精度に整合させることもできる。また、傾斜部６ｄの中で中心導体３ｂの先端の位置を線路方向に前後させて信号線路のインピーダンスを微妙に調整して特性インピーダンスに高精度に整合させることもできる。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００３４】
本発明の半導体素子収納用パッケージにおいて、中心導体３ｂの先端は広間隔部６ｃと傾斜部６ｄとの接点に位置しており、線路導体６ａ上の中心導体３ｂの先端に形成されるメニスカス部は、線路導体６ａの傾斜部６ｄの始点に相当する位置（広間隔部６ｃと傾斜部６ｄとの接点に相当する位置）から、好ましくは、終点に相当する位置（傾斜部６ｄと狭間隔部６ｅとの接点に相当する位置）にかけて形成されていることが良く、インピーダンスの変化をほとんど発生させないものとなる。
【００３５】
なお、枠体２の貫通孔２ｂ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に嵌着された同軸コネクタ３とを接続するためのプラグである。
【００３６】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に形成された線路導体６ａとを電気的に接続し、線路導体６ａと中心導体３ｂとを導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体１が外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３７】
本発明における高周波信号の好ましい周波数は５〜１００ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００３８】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００３９】
【発明の効果】
本発明は、半導体パッケージ内部に収容されるとともに半導体素子と同軸コネクタとを電気的に接続する回路基板は、その上面に一端側が同軸コネクタの中心導体に他端側が半導体素子にそれぞれ電気的に接続される線路導体および線路導体の両側に形成された同一面接地導体が設けられており、同一面接地導体は、一端側に回路基板の端から所定長さで線路導体に略平行に形成された広間隔部および広間隔部から漸次線路導体に近づくように形成された傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられており、中心導体の先端が線路導体上の広間隔部と傾斜部との接点に相当する部位に位置している。これは、狭間隔部よりも特性インピーダンスを高く設定された広間隔部に中心導体の本体部が位置するようにし、そして広間隔部と狭間隔部との間に狭間隔部の特性インピーダンスに整合するような傾斜部を設け、その傾斜部に相当する線路導体上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【００４０】
即ち、広間隔部に相当する線路導体の部位に中心導体の本体部を接続した箇所では、中心導体の接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部によりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【００４１】
また、傾斜部では、中心導体の先端と線路導体との間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部では狭間隔部に向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部に向かって漸次容量成分が低下することよって漸次インピーダンスが高くなっている。従って、傾斜部では、傾斜部によるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【００４２】
従って、回路基板上の同一面接地導体と同軸コネクタの中心導体とを上記のように構成することにより、中心導体を回路基板の線路導体上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【００４３】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されて同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】（ａ）は本発明の半導体パッケージ内に収容された回路基板の線路方向の平行な面における部分断面図であり、（ｂ）は（ａ）の回路基板の上面図である。
【図３】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
６ｃ：広間隔部
６ｄ：傾斜部
６ｅ：狭間隔部
６ｆ：同一面接地導体
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動する各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図３に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが形成されている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が、回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面外周部に立設される。
【０００６】
枠体２２の側部には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材２８を介して嵌着接合される。
【０００７】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。そして、接地導体としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図３において、２１ｂは基体２１を外部電気回路基板等にネジ止めするための貫通孔、２２ｂは同軸コネクタプラグ２９を嵌め込むための貫通孔、２９は同軸コネクタプラグ、３０は外部電気回路に接続された同軸ケーブルである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタ２３の中心導体２３ｂと回路基板２６の線路導体２６ａとの接続部において、中心導体２３ｂと線路導体２６ａとを導電性接着材２６ｂで接続することによって、線路導体２６ａの表面に中心導体２３ｂが載置固定されることから、接続部の電気的な容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。即ち、容量成分は線路導体２６ａと回路基板２６下面の接地導体との間で発生しているが、中心導体２３ｂと線路導体２６ａとの接続部ではほぼ中心導体２３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになり、そのため容量成分が増加することとなる。
【００１１】
その結果、接続部でインピーダンスの整合がとれなくなり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難になるという問題があった。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１３】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に形成された凹部の底面に半導体素子が回路基板を介して載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔から成る同軸コネクタの取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記取付部に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に前記回路基板の端から所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から前記他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記広間隔部と前記傾斜部との接点に位置しており、前記中心導体と前記線路導体とを接続する裾野状になった導電性接着剤のメニスカスが前記線路導体上の前記傾斜部に相当する部位にかけて位置していることを特徴とする。
【００１４】
本発明は、回路基板の線路導体の両側に形成された同一面接地導体は、一端側に回路基板の端から所定長さで線路導体に略平行に形成された広間隔部および広間隔部から漸次線路導体に近づくように形成された傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられており、中心導体の先端が線路導体上の広間隔部と傾斜部との接点に位置しており、これは、狭間隔部よりも特性インピーダンスを高く設定された広間隔部に中心導体の先端ではない部位（本体部）が位置するようにし、そして広間隔部と狭間隔部との間に狭間隔部の特性インピーダンスに整合するような傾斜部を設け、その傾斜部に相当する線路導体上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【００１５】
即ち、広間隔部に相当する線路導体の部位に中心導体の本体部を接続した箇所では、中心導体の接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部によりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【００１６】
また、傾斜部では、中心導体の先端と線路導体との間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部では狭間隔部に向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部に向かって漸次容量成分が低下することよって漸次インピーダンスが高くなっている。従って、傾斜部では、傾斜部によるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【００１７】
従って、回路基板上の同一面接地導体と同軸コネクタの中心導体とを上記のように構成することにより、中心導体を回路基板の線路導体上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【００１８】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１９】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供することができる。
【００２０】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２１】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５を搭載して成る回路基板６が載置固定される。半導体素子５は、その電極が、回路基板６の上面に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。つまり、線路導体６ａは、その一端側が中心導体３ｂに、他端側が半導体素子５にそれぞれ電気的に接続されている。
【００２２】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ａが形成されている。貫通孔２ａ内に同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ａの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ａ内に封着材８を介して嵌着接合される。
【００２３】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２４】
中心導体３ｂを伝送される高周波信号は、貫通孔２ａ，２ｂ部において貫通孔２ａ，２ｂの中心軸を同軸線路のモードで伝送され、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上を伝送される。
【００２５】
本発明では、中心導体３ｂと線路導体６ａとの接続部（以下、単に「接続部」といえば線路導体６ａと中心導体３ｂとの接続部をいうこととする）において、図２（ａ）は、中心導体３ｂと線路導体６ａとの接続部における線路方向に平行な面での部分断面図であり、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂから成っている。
【００２６】
図２（ｂ）の上面図に示すように、線路導体６ａの両側には同一面接地導体６ｆが設けられており、同一面接地導体６ｆは、一端側に回路基板６の端から所定長さ（０．１〜１ｍｍ程度）で線路導体６ａに略平行に形成された広間隔部６ｃおよび広間隔部６ｃから漸次線路導体６ａに近づくように形成された傾斜部６ｄが設けられ、かつ傾斜部６ｄから他端側に略所定間隔（高周波信号の波長の１／４の整数倍）をもって形成された狭間隔部６ｅが設けられている。
【００２７】
広間隔部６ｃの線路方向の長さが０．１ｍｍ未満では、中心導体３ｂと線路導体６ａとの接続面積が小さくなるため、強固に接続することが困難になる。そのため、中心導体３ｂが線路導体６ａからはずれ易くなり、高周波信号の伝送効率が劣化し易くなる。広間隔部６ｃの線路方向の長さが１ｍｍを超える場合、中心導体３ｂと線路導体６ａとが接続される部位が長くなるのに伴い、枠体２内側に向かって高周波信号が放射され易い部位が長くなるため、高周波信号の伝送効率が劣化し易くなる。
【００２８】
これは、狭間隔部６ｅよりも特性インピーダンスを高く設定された広間隔部６ｃに中心導体３ｂの先端ではない部位（本体部）が位置するようにし、そして広間隔部６ｃと狭間隔部６ｅとの間に狭間隔部６ｅの特性インピーダンスに整合するような傾斜部６ｄを設け、その傾斜部６ｄに相当する線路導体６ａ上の部位に中心導体３ｂの先端および半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【００２９】
即ち、広間隔部６ｃに相当する線路導体６ａの部位に中心導体３ｂの本体部を接続した箇所では、中心導体３ｂの接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部６ｃによりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【００３０】
また、傾斜部６ｄでは、中心導体３ｂの先端と線路導体６ａとの間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部６ｄでは狭間隔部６ｅに向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部６ｅに向かって漸次容量成分が低下することによって漸次インピーダンスが高くなっている。従って、傾斜部６ｄでは、傾斜部６ｄによるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【００３１】
従って、回路基板６上の同一面接地導体６ｆと同軸コネクタ３の中心導体３ｂとを上記のように構成することにより、中心導体３ｂを回路基板６の線路導体６ａ上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【００３２】
また、図２において傾斜部６ｄの線路方向での長さをＬとしたとき、Ｌは０．１ｍｍ≦Ｌ≦２ｍｍとするのが好ましい。Ｌ＜０．１ｍｍの場合、傾斜部６ｄの長さが短かすぎるため、中心導体３ｂの先端のメニスカス部の位置が前後した場合、メニスカス部が広間隔部６ｃ側や狭間隔部６ｅ側に入り込み易くなり、信号線路のインピーダンスを特性インピーダンスに近い値とすることが困難となり、接続部での高周波信号の反射損失を低減することが難しくなる。Ｌ＞２ｍｍの場合、導電性接着剤６ｂのメニスカス部の大きさに比して傾斜部６ｄが長すぎるため、裾野状のメニスカス部が狭間隔部６ｅ側に略到達せずに傾斜部６ｄの途中までにしか形成されない。そのため、線路導体６ａの傾斜部６ｄに相当する部位でメニスカス部のない部位において、インピーダンスが特性インピーダンスよりも大きくなり、高周波信号の反射損失が大きくなる。
【００３３】
なお、傾斜部６ｄの接続部では、導電性接着剤６ｂの量を適宜調整することにより裾野状のメニスカス部の線路方向での長さを調整でき、それによって信号線路のインピーダンスを微妙に調整して特性インピーダンスに高精度に整合させることもできる。また、傾斜部６ｄの中で中心導体３ｂの先端の位置を線路方向に前後させて信号線路のインピーダンスを微妙に調整して特性インピーダンスに高精度に整合させることもできる。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００３４】
本発明の半導体素子収納用パッケージにおいて、中心導体３ｂの先端は広間隔部６ｃと傾斜部６ｄとの接点に位置しており、線路導体６ａ上の中心導体３ｂの先端に形成されるメニスカス部は、線路導体６ａの傾斜部６ｄの始点に相当する位置（広間隔部６ｃと傾斜部６ｄとの接点に相当する位置）から、好ましくは、終点に相当する位置（傾斜部６ｄと狭間隔部６ｅとの接点に相当する位置）にかけて形成されていることが良く、インピーダンスの変化をほとんど発生させないものとなる。
【００３５】
なお、枠体２の貫通孔２ｂ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に嵌着された同軸コネクタ３とを接続するためのプラグである。
【００３６】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に形成された線路導体６ａとを電気的に接続し、線路導体６ａと中心導体３ｂとを導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体１が外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３７】
本発明における高周波信号の好ましい周波数は５〜１００ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００３８】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００３９】
【発明の効果】
本発明は、半導体パッケージ内部に収容されるとともに半導体素子と同軸コネクタとを電気的に接続する回路基板は、その上面に一端側が同軸コネクタの中心導体に他端側が半導体素子にそれぞれ電気的に接続される線路導体および線路導体の両側に形成された同一面接地導体が設けられており、同一面接地導体は、一端側に回路基板の端から所定長さで線路導体に略平行に形成された広間隔部および広間隔部から漸次線路導体に近づくように形成された傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられており、中心導体の先端が線路導体上の広間隔部と傾斜部との接点に相当する部位に位置している。これは、狭間隔部よりも特性インピーダンスを高く設定された広間隔部に中心導体の本体部が位置するようにし、そして広間隔部と狭間隔部との間に狭間隔部の特性インピーダンスに整合するような傾斜部を設け、その傾斜部に相当する線路導体上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【００４０】
即ち、広間隔部に相当する線路導体の部位に中心導体の本体部を接続した箇所では、中心導体の接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部によりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【００４１】
また、傾斜部では、中心導体の先端と線路導体との間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部では狭間隔部に向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部に向かって漸次容量成分が低下することよって漸次インピーダンスが高くなっている。従って、傾斜部では、傾斜部によるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【００４２】
従って、回路基板上の同一面接地導体と同軸コネクタの中心導体とを上記のように構成することにより、中心導体を回路基板の線路導体上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【００４３】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されて同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】（ａ）は本発明の半導体パッケージ内に収容された回路基板の線路方向の平行な面における部分断面図であり、（ｂ）は（ａ）の回路基板の上面図である。
【図３】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
６ｃ：広間隔部
６ｄ：傾斜部
６ｅ：狭間隔部
６ｆ：同一面接地導体
Claims (2)
- 上側主面に半導体素子が回路基板を介して載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔から成る同軸コネクタの取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記取付部に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に前記回路基板の端から所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から前記他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記広間隔部と前記傾斜部との接点に位置しており、前記中心導体と前記線路導体とを接続する裾野状になった導電性接着剤のメニスカスが前記線路導体上の前記傾斜部に相当する部位にかけて位置していることを特徴とする半導体素子収納用パッケージ。
- 請求項１記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292303A JP3686854B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292303A JP3686854B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100928A JP2003100928A (ja) | 2003-04-04 |
| JP3686854B2 true JP3686854B2 (ja) | 2005-08-24 |
Family
ID=19114291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001292303A Expired - Fee Related JP3686854B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3686854B2 (ja) |
-
2001
- 2001-09-25 JP JP2001292303A patent/JP3686854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100928A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004228965A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP2004146406A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040525 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110610 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120610 |
|
| LAPS | Cancellation because of no payment of annual fees |