JP2003100928A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003100928A
JP2003100928A JP2001292303A JP2001292303A JP2003100928A JP 2003100928 A JP2003100928 A JP 2003100928A JP 2001292303 A JP2001292303 A JP 2001292303A JP 2001292303 A JP2001292303 A JP 2001292303A JP 2003100928 A JP2003100928 A JP 2003100928A
Authority
JP
Japan
Prior art keywords
conductor
line conductor
semiconductor element
circuit board
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001292303A
Other languages
English (en)
Other versions
JP3686854B2 (ja
Inventor
Takahiro Kihara
隆裕 木原
Nobuyuki Tanaka
信幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001292303A priority Critical patent/JP3686854B2/ja
Publication of JP2003100928A publication Critical patent/JP2003100928A/ja
Application granted granted Critical
Publication of JP3686854B2 publication Critical patent/JP3686854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】 高周波信号の伝送効率に優れた半導体パッケ
ージを提供すること。 【解決手段】 半導体パッケージ内部に収容されるとと
もに半導体素子5と同軸コネクタ3とを電気的に接続す
る回路基板6は、その上面に一端側が同軸コネクタ3の
中心導体3bに他端側が半導体素子5にそれぞれ電気的
に接続される線路導体6aおよび線路導体6aの両側に
形成された同一面接地導体6fが設けられており、同一
面接地導体6fは、一端側に回路基板6の端から所定長
さで線路導体6aに略平行に形成された広間隔部6cお
よび広間隔部6cから漸次線路導体6aに近づくように
形成された傾斜部6dが設けられ、かつ傾斜部6dから
他端側に略所定間隔をもって形成された狭間隔部6eが
設けられており、中心導体3bの先端が線路導体6a上
の傾斜部6dに相当する部位に位置している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号入出力部に同
軸コネクタを用いた半導体素子収納用パッケージおよび
半導体装置に関する。
【0002】
【従来の技術】従来、光通信分野で用いられる半導体素
子や、マイクロ波帯,ミリ波帯等の高周波信号で駆動す
る各種半導体素子を収納する半導体素子収納用パッケー
ジ(以下、半導体パッケージという)には、半導体素子
と外部電気回路基板とを電気的に接続するための入出力
端子として同軸コネクタが用いられている。この同軸コ
ネクタを具備した半導体パッケージを図3に断面図で示
す。同図において、21は基体、22は枠体、23は同
軸コネクタ、24は蓋体、26は回路基板である。
【0003】基体21は鉄(Fe)−ニッケル(Ni)
−コバルト(Co)合金や銅(Cu)−タングステン
(W)等の金属から成る略四角形の板状体であり、その
上側主面の略中央部には、IC,LSI,半導体レーザ
(LD),フォトダイオード(PD)等の半導体素子2
5を搭載して成る回路基板26を載置する載置部21a
が形成されている。載置部21aには、半導体素子25
が、例えばアルミナ(Al23)質セラミックス等から
成る回路基板26に搭載された状態で載置固定される。
【0004】なお、回路基板26に搭載された半導体素
子25は、その電極が、回路基板26に被着形成されて
いる線路導体26aにボンディングワイヤ27等を介し
て電気的に接続されている。
【0005】基体21の上側主面の外周部には載置部2
1aを囲繞するようにして枠体22が立設されており、
枠体22は基体21とともにその内側に半導体素子25
を収容する空所を形成する。この枠体22は基体21と
同様にFe−Ni−Co合金やCu−Wの焼結材等から
成り、基体21と一体成形される、または基体21に銀
ろう等のろう材を介してろう付けされる、またはシーム
溶接法等の溶接法により接合されることによって基体2
1の上側主面外周部に立設される。
【0006】枠体22の側部には同軸コネクタ23が嵌
着される貫通孔22aが形成されており、貫通孔22a
内に同軸コネクタ23を嵌め込むとともに半田等の封着
材28を貫通孔22a内の隙間に挿入し、しかる後、加
熱して封着材28を溶融させ、溶融した封着材28を毛
細管現象により同軸コネクタ23と貫通孔22aの内面
との隙間に充填させることによって、同軸コネクタ23
が貫通孔22a内に封着材28を介して嵌着接合され
る。
【0007】同軸コネクタ23は、Fe−Ni−Co合
金等の金属から成る円筒状の外周導体23aの中心軸部
分に、信号線路としてFe−Ni−Co合金等の金属か
ら成る棒状の中心導体23bが絶縁体23cを介して固
定されて成る。そして、接地導体としての外周導体23
aが封着材28を介して枠体22に電気的に接続されて
おり、特性インピーダンスに整合された同軸線路モード
の信号線路を形成している。また、中心導体23bが半
田等から成る導電性接着材26bを介して回路基板26
の線路導体26aに電気的に接続される。線路導体26
aは、所定の特性インピーダンスに整合されたマイクロ
ストリップ線路となっている。
【0008】そして、枠体22の上面に蓋体24をろう
付け法やシームウエルド法等の溶接法によって接合し、
基体21、枠体22および蓋体24から成る容器内部に
半導体素子25を収容し気密に封止することによって製
品としての半導体装置となる。
【0009】なお、図3において、21bは基体21を
外部電気回路基板等にネジ止めするための貫通孔、22
bは同軸コネクタプラグ29を嵌め込むための貫通孔、
29は同軸コネクタプラグ、30は外部電気回路に接続
された同軸ケーブルである。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージでは、同軸コネクタ23の中心導
体23bと回路基板26の線路導体26aとの接続部に
おいて、中心導体23bと線路導体26aとを導電性接
着材26bで接続することによって、線路導体26aの
表面に中心導体23bが載置固定されることから、接続
部の電気的な容量成分が付加されて容量成分が増加し、
接続部において信号線路のインピーダンスが低下してい
た。即ち、容量成分は線路導体26aと回路基板26下
面の接地導体との間で発生しているが、中心導体23b
と線路導体26aとの接続部ではほぼ中心導体23bの
表面積の分だけ容量成分を発生させる対向電極の面積が
増大することになり、そのため容量成分が増加すること
となる。
【0011】その結果、接続部でインピーダンスの整合
がとれなくなり、半導体パッケージ内の信号線路の接続
部で高周波信号の反射損失が大きくなり、高周波信号を
効率よく伝送するのが困難になるという問題があった。
【0012】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、高周波信号の伝送効率に
優れた半導体パッケージを提供することである。
【0013】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上側主面に形成された凹部の底面に半導体素子お
よび回路基板を載置するための載置部を有する基体と、
該基体の前記上側主面に前記載置部を囲繞するように接
合され、側部に貫通孔から成る同軸コネクタの取付部が
設けられた枠体と、筒状の外周導体およびその中心軸に
設置された中心導体ならびにそれらの間に介在させた絶
縁体から成り、前記取付部に嵌着された同軸コネクタと
を具備した半導体素子収納用パッケージにおいて、前記
回路基板は、その上面に一端側が前記中心導体に他端側
が前記半導体素子にそれぞれ電気的に接続される線路導
体および該線路導体の両側に形成された同一面接地導体
が設けられており、該同一面接地導体は、前記一端側に
前記回路基板の端から所定長さで前記線路導体に略平行
に形成された広間隔部および該広間隔部から漸次前記線
路導体に近づくように形成された傾斜部が設けられ、か
つ該傾斜部から前記他端側に略所定間隔をもって形成さ
れた狭間隔部が設けられており、前記中心導体の先端が
前記線路導体上の前記傾斜部に相当する部位に位置して
いることを特徴とする。
【0014】本発明は、回路基板の線路導体の両側に形
成された同一面接地導体は、一端側に回路基板の端から
所定長さで線路導体に略平行に形成された広間隔部およ
び広間隔部から漸次線路導体に近づくように形成された
傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔
をもって形成された狭間隔部が設けられており、中心導
体の先端が線路導体上の傾斜部に相当する部位に位置し
ており、これは、狭間隔部よりも特性インピーダンスを
高く設定された広間隔部に中心導体の先端ではない部位
(本体部)が位置するようにし、そして広間隔部と狭間
隔部との間に狭間隔部の特性インピーダンスに整合する
ような傾斜部を設け、その傾斜部に相当する線路導体上
の部位に中心導体の先端および半田等の導電性接着剤の
メニスカスが位置するようにした構成である。
【0015】即ち、広間隔部に相当する線路導体の部位
に中心導体の本体部を接続した箇所では、中心導体の接
続による容量成分の発生によりインピーダンスが低くな
り、もともと広間隔部によりインピーダンスを高く設定
していたものが特性インピーダンスに近似することにな
る。
【0016】また、傾斜部では、中心導体の先端と線路
導体との間に裾野状になった導電性接着剤のメニスカス
が形成される。傾斜部では狭間隔部に向かって漸次イン
ピーダンスが低くなっており、裾野状のメニスカス部で
は狭間隔部に向かって漸次容量成分が低下することよっ
て漸次インピーダンスが高くなっている。従って、傾斜
部では、傾斜部によるインピーダンスの漸次低下と、裾
野状のメニスカス部によるインピーダンスの漸次増加と
が相殺されて、特性インピーダンスに近似した略一定の
インピーダンスとなる。
【0017】従って、回路基板上の同一面接地導体と同
軸コネクタの中心導体とを上記のように構成することに
より、中心導体を回路基板の線路導体上に接続させても
インピーダンスの急激な変化を抑制できるため、高周波
信号の反射損失が低減し、良好な伝送特性を得ることが
できる。
【0018】本発明の半導体装置は、上記本発明の半導
体素子収納用パッケージと、前記載置部に載置固定され
るとともに前記同軸コネクタに前記線路導体を介して電
気的に接続された半導体素子と、前記枠体の上面に接合
された蓋体とを具備したことを特徴とする。
【0019】本発明は、上記の構成により、上記本発明
の半導体パッケージを用いた信頼性の高い半導体装置を
提供することができる。
【0020】
【発明の実施の形態】本発明の半導体パッケージを以下
に詳細に説明する。図1は本発明の半導体パッケージに
ついて実施の形態の一例を示す断面図であり、1は基
体、2は枠体、3は同軸コネクタ、4は蓋体、6は回路
基板である。
【0021】本発明の基体1はFe−Ni−Co合金等
の金属やCu−Wの焼結材等から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法、
または射出成形と切削加工等を施すことによって、所定
の形状に製作される。基体1の上側主面の略中央部に
は、IC,LSI,半導体レーザ(LD),フォトダイ
オード(PD)等の半導体素子5を載置するための載置
部1aが設けられており、載置部1aには半導体素子5
を搭載して成る回路基板6が載置固定される。半導体素
子5は、その電極が、回路基板6の上面に被着形成され
ている線路導体6aにボンディングワイヤ7等を介して
電気的に接続されている。つまり、線路導体6aは、そ
の一端側が中心導体3bに、他端側が半導体素子5にそ
れぞれ電気的に接続されている。
【0022】また、基体1の上側主面の外周部には載置
部1aを囲繞するようにして枠体2が立設接合されてお
り、枠体2は基体1とともにその内側に半導体素子5を
収容する空所を形成する。この枠体2は、基体1と同様
にFe−Ni−Co合金やCu−Wの焼結材等から成
り、基体1と一体成形される、または基体1に銀(A
g)ろう等のろう材を介してろう付けされる、またはシ
ーム溶接法等の溶接法により接合されることによって基
体1の上側主面の外周部に立設される。枠体2の側部に
は同軸コネクタ3が嵌着される貫通孔2aが形成されて
いる。貫通孔2a内に同軸コネクタ3を嵌め込むととも
に半田等の封着材8を貫通孔2aとの隙間に挿入する。
しかる後、加熱して封着材8を溶融させ、溶融した封着
材8は毛細管現象により同軸コネクタ3と貫通孔2aの
内面との隙間に充填されることによって、同軸コネクタ
3が貫通孔2a内に封着材8を介して嵌着接合される。
【0023】同軸コネクタ3は、内部に収容する半導体
素子5を外部の同軸ケーブル10に電気的に接続するも
のであり、Fe−Ni−Co合金等の金属から成る円筒
状の外周導体3aの中心軸に同じくFe−Ni−Co合
金等の金属から成る中心導体3bが絶縁体3cを介して
固定された構造をしている。
【0024】中心導体3bを伝送される高周波信号は、
貫通孔2a,2b部において貫通孔2a,2bの中心軸
を同軸線路のモードで伝送され、特性インピーダンス値
に整合されている。中心導体3bが枠体2の内面から突
出して線路導体6aと半田等の導電性接着材6bにより
接続された部分以降では、高周波信号は回路基板6の上
面に被着形成された線路導体6a上を伝送される。
【0025】本発明では、中心導体3bと線路導体6a
との接続部(以下、単に「接続部」といえば線路導体6
aと中心導体3bとの接続部をいうこととする)におい
て、図2(a)は、中心導体3bと線路導体6aとの接
続部における線路方向に平行な面での部分断面図であ
り、線路導体6aと中心導体3bとを接続することによ
り、接続部では信号線路が中心導体3b,線路導体6a
および導電性接着材6bから成っている。
【0026】図2(b)の上面図に示すように、線路導
体6aの両側には同一面接地導体6fが設けられてお
り、同一面接地導体6fは、一端側に回路基板6の端か
ら所定長さ(0.1〜1mm程度)で線路導体6aに略
平行に形成された広間隔部6cおよび広間隔部6cから
漸次線路導体6aに近づくように形成された傾斜部6d
が設けられ、かつ傾斜部6dから他端側に略所定間隔
(高周波信号の波長の1/4の整数倍)をもって形成さ
れた狭間隔部6eが設けられており、中心導体3bの先
端が線路導体6a上の傾斜部6dに相当する部位の位置
している。
【0027】広間隔部6cの線路方向の長さが0.1m
m未満では、中心導体3bと線路導体6aとの接続面積
が小さくなるため、強固に接続することが困難になる。
そのため、中心導体3bが線路導体6aからはずれ易く
なり、高周波信号の伝送効率が劣化し易くなる。広間隔
部6cの線路方向の長さが1mmを超える場合、中心導
体3bと線路導体6aとが接続される部位が長くなるの
に伴い、枠体2内側に向かって高周波信号が放射され易
い部位が長くなるため、高周波信号の伝送効率が劣化し
易くなる。
【0028】これは、狭間隔部6eよりも特性インピー
ダンスを高く設定された広間隔部6cに中心導体3bの
先端ではない部位(本体部)が位置するようにし、そし
て広間隔部6cと狭間隔部6eとの間に狭間隔部6eの
特性インピーダンスに整合するような傾斜部6dを設
け、その傾斜部6dに相当する線路導体6a上の部位に
中心導体3bの先端および半田等の導電性接着剤のメニ
スカスが位置するようにした構成である。
【0029】即ち、広間隔部6cに相当する線路導体6
aの部位に中心導体3bの本体部を接続した箇所では、
中心導体3bの接続による容量成分の発生によりインピ
ーダンスが低くなり、もともと広間隔部6cによりイン
ピーダンスを高く設定していたものが特性インピーダン
スに近似することになる。
【0030】また、傾斜部6dでは、中心導体3bの先
端と線路導体6aとの間に裾野状になった導電性接着剤
のメニスカスが形成される。傾斜部6dでは狭間隔部6
eに向かって漸次インピーダンスが低くなっており、裾
野状のメニスカス部では狭間隔部6eに向かって漸次容
量成分が低下することよって漸次インピーダンスが高く
なっている。従って、傾斜部6dでは、傾斜部6dによ
るインピーダンスの漸次低下と、裾野状のメニスカス部
によるインピーダンスの漸次増加とが相殺されて、特性
インピーダンスに近似した略一定のインピーダンスとな
る。
【0031】従って、回路基板6上の同一面接地導体6
fと同軸コネクタ3の中心導体3bとを上記のように構
成することにより、中心導体3bを回路基板6の線路導
体6a上に接続させてもインピーダンスの急激な変化を
抑制できるため、高周波信号の反射損失が低減し、良好
な伝送特性を得ることができる。
【0032】また、図2において傾斜部6dの線路方向
での長さをLとしたとき、Lは0.1mm≦L≦2mm
とするのが好ましい。L<0.1mmの場合、傾斜部6
dの長さが短かすぎるため、中心導体3bの先端のメニ
スカス部の位置が前後した場合、メニスカス部が広間隔
部6c側や狭間隔部6e側に入り込み易くなり、信号線
路のインピーダンスを特性インピーダンスに近い値とす
ることが困難となり、接続部での高周波信号の反射損失
を低減することが難しくなる。L>2mmの場合、導電
性接着剤6bのメニスカス部の大きさに比して傾斜部6
dが長すぎるため、裾野状のメニスカス部が狭間隔部6
e側に略到達せずに傾斜部6dの途中までにしか形成さ
れない。そのため、線路導体6aの傾斜部6dに相当す
る部位でメニスカス部のない部位において、インピーダ
ンスが特性インピーダンスよりも大きくなり、高周波信
号の反射損失が大きくなる。
【0033】なお、傾斜部6dの接続部では、導電性接
着剤6bの量を適宜調整することにより裾野状のメニス
カス部の線路方向での長さを調整でき、それによって信
号線路のインピーダンスを微妙に調整して特性インピー
ダンスに高精度に整合させることもできる。また、傾斜
部6dの中で中心導体3bの先端の位置を線路方向に前
後させて信号線路のインピーダンスを微妙に調整して特
性インピーダンスに高精度に整合させることもできる。
このようにして、半導体パッケージ内において、反射損
失や透過損失等の伝送損失の小さい良好な伝送特性の信
号線路が形成される。
【0034】線路導体6a上の中心導体3bの先端に形
成されるメニスカス部は、好ましくは、線路導体6aの
傾斜部6dの始点に相当する位置(広間隔部6cと傾斜
部6dとの接点に相当する位置)から終点に相当する位
置(傾斜部6dと狭間隔部6eとの接点に相当する位
置)にかけて形成されていることが良く、インピーダン
スの変化をほとんど発生させないものとなる。
【0035】なお、枠体2の貫通孔2b内に挿入固定さ
れる同軸コネクタプラグ9は、外部電気回路に接続され
た同軸ケーブル10と枠体2に嵌着された同軸コネクタ
3とを接続するためのプラグである。
【0036】そして、本発明の半導体パッケージは、半
導体素子5の電極と回路基板6の上面に形成された線路
導体6aとを電気的に接続し、線路導体6aと中心導体
3bとを導電性接着材6bを介して電気的に接続し、し
かる後、枠体2の上面にFe−Ni−Co合金等の金属
から成る蓋体4を半田付け法やシームウエルド法により
接合することにより製品としての半導体装置となる。こ
の半導体装置は、基体1が外部電気回路基板に実装さ
れ、同軸コネクタプラグ9と外部電気回路に接続された
同軸ケーブル10とを接続することにより、内部に収容
する半導体素子5が外部電気回路に電気的に接続され、
半導体素子5が高周波信号で作動することとなる。
【0037】本発明における高周波信号の好ましい周波
数は5〜100GHz程度であり、この場合に高周波信
号の伝送特性を良好なものとすることができる。
【0038】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内であ
れば種々の変更は可能である。
【0039】
【発明の効果】本発明は、半導体パッケージ内部に収容
されるとともに半導体素子と同軸コネクタとを電気的に
接続する回路基板は、その上面に一端側が同軸コネクタ
の中心導体に他端側が半導体素子にそれぞれ電気的に接
続される線路導体および線路導体の両側に形成された同
一面接地導体が設けられており、同一面接地導体は、一
端側に回路基板の端から所定長さで線路導体に略平行に
形成された広間隔部および広間隔部から漸次線路導体に
近づくように形成された傾斜部が設けられ、かつ傾斜部
から他端側に略所定間隔をもって形成された狭間隔部が
設けられており、中心導体の先端が線路導体上の傾斜部
に相当する部位に位置している。これは、狭間隔部より
も特性インピーダンスを高く設定された広間隔部に中心
導体の本体部が位置するようにし、そして広間隔部と狭
間隔部との間に狭間隔部の特性インピーダンスに整合す
るような傾斜部を設け、その傾斜部に相当する線路導体
上の部位に中心導体の先端および半田等の導電性接着剤
のメニスカスが位置するようにした構成である。
【0040】即ち、広間隔部に相当する線路導体の部位
に中心導体の本体部を接続した箇所では、中心導体の接
続による容量成分の発生によりインピーダンスが低くな
り、もともと広間隔部によりインピーダンスを高く設定
していたものが特性インピーダンスに近似することにな
る。
【0041】また、傾斜部では、中心導体の先端と線路
導体との間に裾野状になった導電性接着剤のメニスカス
が形成される。傾斜部では狭間隔部に向かって漸次イン
ピーダンスが低くなっており、裾野状のメニスカス部で
は狭間隔部に向かって漸次容量成分が低下することよっ
て漸次インピーダンスが高くなっている。従って、傾斜
部では、傾斜部によるインピーダンスの漸次低下と、裾
野状のメニスカス部によるインピーダンスの漸次増加と
が相殺されて、特性インピーダンスに近似した略一定の
インピーダンスとなる。
【0042】従って、回路基板上の同一面接地導体と同
軸コネクタの中心導体とを上記のように構成することに
より、中心導体を回路基板の線路導体上に接続させても
インピーダンスの急激な変化を抑制できるため、高周波
信号の反射損失が低減し、良好な伝送特性を得ることが
できる。
【0043】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されて同軸コ
ネクタに線路導体を介して電気的に接続された半導体素
子と、枠体の上面に接合された蓋体とを具備したことに
より、上記本発明の作用効果を有する半導体パッケージ
を用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の例を示す断面図である。
【図2】(a)は本発明の半導体パッケージ内に収容さ
れた回路基板の線路方向の平行な面における部分断面図
であり、(b)は(a)の回路基板の上面図である。
【図3】従来の半導体パッケージの断面図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:貫通孔 3:同軸コネクタ 3a:外周導体 3b:中心導体 3c:絶縁体 5:半導体素子 6:回路基板 6a:線路導体 6c:広間隔部 6d:傾斜部 6e:狭間隔部 6f:同一面接地導体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に形成された凹部の底面に半導
    体素子が回路基板を介して載置される載置部を有する基
    体と、該基体の前記上側主面に前記載置部を囲繞するよ
    うに接合され、側部に貫通孔から成る同軸コネクタの取
    付部が設けられた枠体と、筒状の外周導体およびその中
    心軸に設置された中心導体ならびにそれらの間に介在さ
    せた絶縁体から成り、前記取付部に嵌着された同軸コネ
    クタとを具備した半導体素子収納用パッケージにおい
    て、前記回路基板は、その上面に一端側が前記中心導体
    に他端側が前記半導体素子にそれぞれ電気的に接続され
    る線路導体および該線路導体の両側に形成された同一面
    接地導体が設けられており、該同一面接地導体は、前記
    一端側に前記回路基板の端から所定長さで前記線路導体
    に略平行に形成された広間隔部および該広間隔部から漸
    次前記線路導体に近づくように形成された傾斜部が設け
    られ、かつ該傾斜部から前記他端側に略所定間隔をもっ
    て形成された狭間隔部が設けられており、前記中心導体
    の先端が前記線路導体上の前記傾斜部に相当する部位に
    位置していることを特徴とする半導体素子収納用パッケ
    ージ。
  2. 【請求項2】 請求項1記載の半導体素子収納用パッケ
    ージと、前記載置部に載置固定されるとともに前記同軸
    コネクタに前記線路導体を介して電気的に接続された半
    導体素子と、前記枠体の上面に接合された蓋体とを具備
    したことを特徴とする半導体装置。
JP2001292303A 2001-09-25 2001-09-25 半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP3686854B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001292303A JP3686854B2 (ja) 2001-09-25 2001-09-25 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001292303A JP3686854B2 (ja) 2001-09-25 2001-09-25 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2003100928A true JP2003100928A (ja) 2003-04-04
JP3686854B2 JP3686854B2 (ja) 2005-08-24

Family

ID=19114291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001292303A Expired - Fee Related JP3686854B2 (ja) 2001-09-25 2001-09-25 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP3686854B2 (ja)

Also Published As

Publication number Publication date
JP3686854B2 (ja) 2005-08-24

Similar Documents

Publication Publication Date Title
JP3752473B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3663349B2 (ja) 半導体素子収納用パッケージ
JP3619479B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP3686854B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619473B2 (ja) 半導体素子収納用パッケージ
JP3619478B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686853B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652287B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3574798B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686858B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001237482A (ja) 光半導体素子収納用パッケージ
JP3682010B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3716173B2 (ja) 回路基板およびそれを用いた半導体素子収納用パッケージ
JP3682012B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3825343B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3716199B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3659328B2 (ja) 半導体素子収納用パッケージ
JP2003124368A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619445B2 (ja) 半導体素子収納用パッケージ
JP2003163512A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004146406A (ja) 半導体素子収納用パッケージ
JP2002026618A (ja) 半導体素子収納用パッケージ
JP2003163301A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004228965A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040427

A131 Notification of reasons for refusal

Effective date: 20040525

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050606

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110610

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120610

LAPS Cancellation because of no payment of annual fees