JP3686858B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3686858B2 JP3686858B2 JP2001323787A JP2001323787A JP3686858B2 JP 3686858 B2 JP3686858 B2 JP 3686858B2 JP 2001323787 A JP2001323787 A JP 2001323787A JP 2001323787 A JP2001323787 A JP 2001323787A JP 3686858 B2 JP3686858 B2 JP 3686858B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- line
- central
- frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯,ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図5に断面図で示す。同図において、21は基体、22は枠体、23は同軸コネクタ、24は蓋体、26は回路基板である。
【0003】
基体21は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)の焼結材等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子25を搭載して成る回路基板26を載置する載置部21aが形成されている。載置部21aには、半導体素子25が、例えばアルミナ(Al2O3)質セラミックス等から成る回路基板26に搭載された状態で載置固定される。
【0004】
なお、回路基板26に搭載された半導体素子25は、その電極が、回路基板26に被着形成されている線路導体26aにボンディングワイヤ27等を介して電気的に接続されている。
【0005】
基体21の上側主面の外周部には載置部21aを囲繞するようにして枠体22が立設されており、枠体22は基体21とともにその内側に半導体素子25を収容する空所を形成する。この枠体22は基体21と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体21と一体成形される、または基体21に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体21の上側主面の外周部に立設される。
【0006】
枠体22の側部には同軸コネクタ23が嵌着される貫通孔22aが形成されており、貫通孔22a内に同軸コネクタ23を嵌め込むとともに半田等の封着材28を貫通孔22a内の隙間に挿入し、しかる後、加熱して封着材28を溶融させ、溶融した封着材28を毛細管現象により同軸コネクタ23と貫通孔22aの内面との隙間に充填させることによって、同軸コネクタ23が貫通孔22a内に封着材28を介して嵌着接合される。
【0007】
同軸コネクタ23は、Fe−Ni−Co合金等の金属から成る円筒状の外周導体23aの中心軸部分に、信号線路としてFe−Ni−Co合金等の金属から成る棒状の中心導体23bが絶縁体23cを介して固定されて成る。そして、接地導体としての外周導体23aが封着材28を介して枠体22に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体23bが半田等から成る導電性接着材26bを介して回路基板26の線路導体26aに電気的に接続される。線路導体26aは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【0008】
そして、枠体22の上面に蓋体24をろう付け法やシームウエルド法等の溶接法によって接合し、基体21、枠体22および蓋体24から成る容器内部に半導体素子25を収容し気密に封止することによって製品としての半導体装置となる。
【0009】
なお、図5において、21bは基体21を外部電気回路基板等にネジ止めするための貫通孔、22bは同軸コネクタプラグ29を嵌め込むための貫通孔、29は同軸コネクタプラグ、30は外部電気回路に接続された同軸ケーブルである。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、枠体22内側に突出した同軸コネクタ23の中心導体23bが同軸構造となっていない。そのため、伝送される高周波信号の周波数が高くなると、同軸構造になっていない部分に発生するインピーダンスが非常に大きくなり、かつ信号の伝播モードにずれを生じていた。従って、中心導体23bの枠体22内側に突出していない部分と回路基板26の線路導体26aとの間のインピーダンスのギャップおよび信号の伝播モードのずれが非常に大きくなっていた。その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子25の作動性が劣化するという問題点を有していた。
【0011】
即ち、上記従来の構成では、外周導体23aの内周面に覆われた中心導体23bの部位、およびマイクロストリップ線路構造である線路導体26aでの高周波信号の伝播モードはTEM(Transverse Electro Magnetic)モードである。それに対して、枠体22の内側に露出した中心導体23bであって、回路基板26の線路導体26aとの接続部以外の部位の伝播モードはTE(Transverse Electric)モードである。従って、高周波信号は、TEMモード、TEモード、TEMモードと伝播モードが変化するため、伝播モードの変化部でインピーダンスがステップ状に変化し、高周波信号の反射損失が大きくなる。
【0012】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【0013】
【課題を解決するための手段】
本発明は、上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体より突出しているとともに、前記枠体内面から前記枠体内部側に0.03〜0.15mmの位置にある部位から前記回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされた薄肉部となっており、該薄肉部とその残部との間になだらかな形状の段差が形成されており、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続された線路導体が形成されており、さらに前記線路導体は、マイクロストリップ線路であって、前記中心導体との接続部が前記中心導体の幅の0.7〜0.9倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることを特徴とする。
【0014】
本発明の半導体パッケージによれば、中心導体は、絶縁体より突出しているとともに、枠体内面から枠体内部側に0.03〜0.15mmの位置にある部位から回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされていることから、中心導体の枠体内側に突出していない部分と、回路基板の線路導体との間のインピーダンスのギャップを小さくすることができ、高周波信号の入出力時における反射損失を極めて小さなものとすることができる。
【0015】
即ち、高周波信号の伝送時に回路基板の線路導体で発生する電界の大きさは、同軸コネクタの中心導体が枠体内側にそのまま突出した場合(薄肉部がない場合)にその部分に発生する電界の大きさよりも、中心導体の厚さを残部の厚さの10〜50%とした薄肉部に発生する電界の大きさに近いものとなる。そのため、中心導体の薄肉部を線路導体と接続することにより、線路導体と中心導体との間の電界の変化を緩やかなものにできる。その結果、中心導体と線路導体との接続部で、インピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する反射損失を極めて小さくできる。
【0016】
また、中心導体が枠体内面から突出する部位の近傍において、中心導体の厚さを枠体内面から枠体内部側に0.03〜0.15mmの位置にある部位まで、その厚さを残部の10〜50%とした薄肉部としたため、その部位におけるインピーダンスは、中心導体の厚さがそのままの部分(薄肉部でない部分)と比較してインピーダンスが増加し、中心導体が枠体内側に突出する部位でさらにインピーダンスが増加する。その結果、従来中心導体が枠体内側に突出する部位において、急激にインピーダンスの増加していたのに対し、枠体内面から枠体内部側に0.03〜0.15mmの位置にある中心導体の薄肉部、中心導体が枠体内側に突出する部位の2箇所で段階的にインピーダンスを変化させ、急激なインピーダンスの変化を防止することとなり、中心導体を伝送する高周波信号の反射損失を抑制することができる。
【0017】
さらに、線路導体との接続部において、線路導体は中心導体の幅の0.7〜0.9倍の幅狭部とされていることから、線路導体は接続部で特性インピーダンスより高いインピーダンス値とされ、線路導体の表面に中心導体が載置固定されても、接続部を特性インピーダンスに整合させることができる。
【0018】
以上の作用により、信号線路の全体においてインピーダンスの急激な変化を抑えることができ、高周波信号の入出力時の反射損失を小さくすることができ、伝送特性が良好となる。
【0019】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0020】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【0021】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、1は基体、2は枠体、3は同軸コネクタ、4は蓋体、6は回路基板である。
【0022】
本発明の半導体パッケージは、上側主面に半導体素子5および回路基板6を載置するための載置部1aを有する基体1と、基体1の上側主面に載置部1aを囲繞するように接合され、側部に貫通孔2aが形成された枠体2と、筒状の外周導体3aおよびその中心軸に設置された中心導体3bならびにそれらの間に介在させた絶縁体3cから成るとともに貫通孔2aに嵌着された同軸コネクタ3とを具備した基本構成である。そして、中心導体3bは、絶縁体3cより突出しているとともに、枠体2内面から枠体2内部側に0.03〜0.15mmの位置にある部位から回路基板6に接続される先端までの部位の厚さがその残部の10〜50%とされており、回路基板6は、その上面に一端側が中心導体3bに他端側が半導体素子5にそれぞれ電気的に接続された線路導体6aが形成されており、さらに線路導体6aは、中心導体3bとの接続部が中心導体3bの幅の0.7〜0.9倍の幅狭部とされ、残部が中心導体3bと略同じ幅とされている。
【0023】
本発明の基体1はFe−Ni−Co合金等の金属やCu−Wの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体1の上側主面の略中央部には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子5を載置するための載置部1aが設けられており、載置部1aには半導体素子5を搭載して成る回路基板6が載置固定される。半導体素子5は、その電極が、回路基板6の上面に被着形成されている線路導体6aにボンディングワイヤ7等を介して電気的に接続されている。つまり、線路導体6aは、その一端側が中心導体3bに他端側が半導体素子5にそれぞれ電気的に接続されている。
【0024】
また、基体1の上側主面の外周部には載置部1aを囲繞するようにして枠体2が立設接合されており、枠体2は基体1とともにその内側に半導体素子5を収容する空所を形成する。この枠体2は、基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体1と一体成形される、または基体1に銀(Ag)ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体1の上側主面の外周部に立設される。
【0025】
枠体2の側部には同軸コネクタ3が嵌着される貫通孔2aが形成されている。貫通孔2a内に同軸コネクタ3を嵌め込むとともに半田等の封着材8を貫通孔2aとの隙間に挿入する。しかる後、加熱して封着材8を溶融させ、溶融した封着材8は毛細管現象により同軸コネクタ3と貫通孔2aの内面との隙間に充填されることによって、同軸コネクタ3が貫通孔2a内に封着材8を介して嵌着接合される。
【0026】
同軸コネクタ3は、内部に収容する半導体素子5を外部の同軸ケーブル10に電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒状の外周導体3aの中心軸に同じくFe−Ni−Co合金等の金属から成る中心導体3bが絶縁体3cを介して固定された構造をしている。中心導体3bで伝送される高周波信号は、貫通孔2a,2b部において貫通孔2a,2bの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体3bが枠体2の内面から突出して線路導体6aと半田等の導電性接着材6bにより接続された部分以降では、高周波信号は回路基板6の上面に被着形成された線路導体6a上を伝送される。
【0027】
図2(b)〜(e)は、本発明の中心導体3bと線路導体6aとの接続部における線路方向に平行な面での断面図であり、中心導体3bの枠体2内面から枠体2内部側の薄肉部3dの長さをL1とする。本発明では、図2(b)〜(e)に示すように、中心導体3bが絶縁体3cより突出し、かつ中心導体3bの枠体2内面から枠体2内部側にL1=0.03〜0.15mmの位置にある部位から回路基板6に接続される先端までの部位の厚さがその残部の10〜50%とされた薄肉部3dとなっていることから、中心導体3bの枠体2内側に突出していない部分(薄肉部3dではない部分)と、線路導体6aとの間のインピーダンスのギャップを小さくすることができ、高周波信号の入出力時における反射損失を極めて小さなものとすることができる。
【0028】
即ち、高周波信号の伝送時に線路導体6aで発生する電界の大きさは、中心導体3bが枠体2内側にそのまま突出した場合(薄肉部3dがない場合)にその部分に発生する電界の大きさよりも、中心導体3bの厚さが残部の厚さの10〜50%とされた薄肉部3dに発生する電界の大きさに近いものとなる。そのため、薄肉部3dを線路導体6aと接続することにより、線路導体6aと中心導体3bとの間の電界の変化を緩やかなものにできる。その結果、中心導体3bと線路導体6aとの接続部で、インピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する反射損失を極めて小さくできる。
【0029】
また、中心導体3bが枠体2内面から突出する部位の近傍において、中心導体3bの厚さを枠体2内面から枠体2内部側にL1=0.03〜0.15mmの位置にある部位まで、その厚さを残部の10〜50%とした薄肉部3dとしたため、その部位におけるインピーダンスは、中心導体3bの厚さがそのままの部分(薄肉部3dでない部分)と比較してインピーダンスが増加し、中心導体3bが枠体2内側に突出する部位でさらにインピーダンスが増加する。その結果、従来、図5の中心導体23bが枠体22内側に突出する部位において、急激にインピーダンスが増加していたのに対し、枠体2内面から枠体2内部側にL1=0.03〜0.15mmの位置にある薄肉部3d、中心導体3bが枠体2内側に突出する部位の2箇所で段階的にインピーダンスを変化させ、急激なインピーダンスの変化を防止することとなり、中心導体3bを伝送する高周波信号の反射損失を抑制することができる。
【0030】
また、L1<0.03mmの場合、枠体2内面から枠体2内部側での薄肉部3dの長さが短かすぎて、中心導体3bが枠体2内面から突出する部位の近傍での信号線路のインピーダンスの変化が急激となるため、中心導体3bが枠体2内面から突出する部位の近傍での高周波信号の反射損失が抑制できない。L1>0.15mmの場合、枠体2内面から枠体2内部側で中心導体3bの特性インピーダンスに整合されていない薄肉部3dが長くなるため、薄肉部3dでの透過損失が大きくなり、信号線路全体での高周波信号の損失を小さくすることが困難になる。
【0031】
薄肉部3dはその残部との間に段差を形成しており、その段差は、図2(b)のように円弧状のなだらかなくぼんだ曲面である構成、図2(c)のように傾斜面である構成等の種々の構成とすることができる。図2(b),図2(c)のように、段差をなだらかな形状とすることにより、表皮効果によって信号線路の表面近くを伝送する高周波信号の反射損失を抑えることができる。図2(c)において、段差である傾斜面の傾斜角が30〜60°であるのが好ましく、信号線路の表面近くを伝送する高周波信号の反射損失を最小限に抑え、高周波信号を効率よく伝送させることが可能となる。
【0032】
薄肉部3dと線路導体6aとの接続部の構成は、図2(b)〜(c)に示すような中心導体3bの先端部の上側を切り欠いて形成した薄肉部3dが線路導体6aに接続される構成、中心導体3bの先端部の下側を切り欠いて形成した薄肉部3dが線路導体6aに接続される構成、図2(e)に示すような中心導体3bの先端部の上側と下側とを切り欠いて形成した薄肉部3dが線路導体6aに接続される構成とし得る。
【0033】
さらに、中心導体3bと線路導体6aとの接続部(以下、単に「接続部」といえば線路導体6aと中心導体3bとの接続部をいう)では、図3の線路方向に対し垂直な面での断面図に示すように、中心導体3bの厚みがその残部の10〜50%とされた薄肉部3dとなっている。この接続部においては、TEMモードとTEモードが混在したものとなるが、中心導体3bの薄肉部3dでの伝播モードはTEMモードとなる。そのため、伝播モードの変化は非常に小さなものとなり、その結果、インピーダンスの変化が極めて緩やかになり、高周波信号の反射損失を非常に小さなものとすることができる。
【0034】
即ち、線路導体6aの容量成分は線路導体6aと回路基板6下面の接地導体との間で発生しており、接続部ではほぼ中心導体3bの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになるが、本発明のように接続部で中心導体3bを薄肉化することにより中心導体3bの表面積が小さくなり、容量成分を発生させる対向電極の面積が減少して容量成分が小さくなる。
【0035】
また、中心導体3bの薄肉部3dの厚みがその残部の厚みの10%未満では、薄肉部3dが薄すぎて折れ等の破損が生じ、中心導体3bで高周波信号を伝送できなくなる可能性がある。50%を超える場合は、薄肉部3dが接続部での容量成分の増加が大きくなり、接続部における信号線路のインピーダンスが大きく低下して、接続部における信号線路のインピーダンスが特性インピーダンスに比べ大幅に小さい値となり反射損失が大きくなる。
【0036】
また、薄肉部3dの線路方向に垂直な面における断面形状は、図3のような半円形状のみならず、四角形等様々な形状とし得る。
【0037】
さらに、薄肉部3dの上面は回路基板6の下面に略平行な平坦面であることが好ましい。この場合、薄肉部3dの上面から出た電気力線は上方に延びるのみで回路基板6下面の接地導体に結合することがないため、薄肉部3d上面が容量成分を生じる対向電極とはならない。即ち、薄肉部3d上面は容量成分の増加に全く寄与することがなくなるため、容量成分の低減に有効な構成となる。
【0038】
図4は回路基板6の平面図であるが、線路導体6aは中心導体3bとの接続部が中心導体3bの幅の0.7〜0.9倍の幅狭部6cとされ、残部が中心導体3bと略同じ幅とされている。
【0039】
ここで、幅狭部6cを除く線路導体6aの幅をW1、幅狭部6cの幅をW2、中心導体3bの幅をdとしたとき、0.7d≦W2≦0.9d,W1>W2となっている。なお、W1とdについては、0.9d≦W1≦1.1dといった程度の範囲内で同じ幅であればよい。この構成により、幅狭部6cを除く部分の線路導体6aを特性インピーダンス値に略整合させ、幅狭部6c部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部6cと線路導体6aの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部6cから幅の広い線路導体6aへ変化している傾斜部の線路導体6aに対する傾斜角度θは30〜60°として連続的に漸次線路幅を変化させる。この場合反射損失による高周波信号の減衰を抑制させることができる。
【0040】
図3に示すように、線路導体6aと中心導体3bとを接続することにより、接続部では信号線路が中心導体3b,線路導体6aおよび導電性接着材6bとなっている。線路導体6aのみが信号線路である場合と比して、信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。従って、接続部における線路導体6aを幅狭部6cとして、幅狭部6c単体のインピーダンス値は特性インピーダンスより高い値とし、中心導体3bを接続して接続部のインピーダンスが低下することにより、接続部を特性インピーダンスに略整合させることができる。また接続部は、導電性接着材6bの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【0041】
枠体2の貫通孔2b内に挿入固定される同軸コネクタプラグ9は、外部電気回路に接続された同軸ケーブル10と枠体2に嵌着された同軸コネクタ3とを接続するためのプラグである。
【0042】
そして、本発明の半導体パッケージは、半導体素子5の電極と回路基板6上面の線路導体6aとを電気的に接続し、線路導体6aと中心導体3bとを半田等の導電性接着材6bを介して電気的に接続し、しかる後、枠体2の上面にFe−Ni−Co合金等の金属から成る蓋体4を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体1がネジ止め等により、外部電気回路基板に実装される。また、同軸コネクタプラグ9と外部電気回路に接続された同軸ケーブル10とを接続することにより、内部に収容する半導体素子5が外部電気回路に電気的に接続され、半導体素子5が高周波信号で作動することとなる。
【0043】
本発明における高周波信号の好ましい周波数は5〜100GHz程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【0044】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【0045】
【発明の効果】
本発明は、同軸コネクタの中心導体は、絶縁体より突出しているとともに、中心導体の枠体内面から枠体内部側に0.03〜0.15mmの位置にある部位から回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされた薄肉部となっており、この薄肉部とその残部との間になだらかな形状の段差が形成され、線路導体は、マイクロストリップ線路であって、中心導体との接続部が中心導体の幅の0.7〜0.9倍の幅狭部とされ、残部が中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることから、中心導体の枠体内側に突出していない部分と、回路基板の線路導体との間のインピーダンスのギャップを小さくすることができ、かつ接続部のインピーダンスを特性インピーダンスに略整合させ、高周波信号の入出力時における反射損失を極めて小さなものとし、高周波信号を効率よく伝送することができる。
【0046】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図2】(b)〜(e)は本発明の半導体パッケージについて実施の形態の各種例を示し、半導体パッケージ内に収容された回路基板の接続部の線路方向に平行な面に
おける断面図である。
【図3】本発明の半導体パッケージ内に収容された回路基板の接続部の線路方向に垂直な面における断面図である。
【図4】本発明の半導体パッケージについて実施の形態の他の例を示し、半導体パッケージ内に収容された回路基板の平面図である。
【図5】従来の半導体パッケージの断面図である。
Claims (2)
- 上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体より突出しているとともに、前記枠体内面から前記枠体内部側に0.03〜0.15mmの位置にある部位から前記回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされた薄肉部となっており、該薄肉部とその残部との間になだらかな形状の段差が形成されており、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続された線路導体が形成されており、さらに前記線路導体は、マイクロストリップ線路であって、前記中心導体との接続部が前記中心導体の幅の0.7〜0.9倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされているとともに、前記幅狭部から前記残部へと幅が変化する傾斜部が形成され、さらに該傾斜部に前記中心導体の先端部が位置していることを特徴とする半導体素子収納用パッケージ。
- 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001323787A JP3686858B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001323787A JP3686858B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133456A JP2003133456A (ja) | 2003-05-09 |
JP3686858B2 true JP3686858B2 (ja) | 2005-08-24 |
Family
ID=19140626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001323787A Expired - Fee Related JP3686858B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686858B2 (ja) |
-
2001
- 2001-10-22 JP JP2001323787A patent/JP3686858B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133456A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004228965A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002026618A (ja) | 半導体素子収納用パッケージ | |
JP2004128990A (ja) | 電子部品用パッケージ及び高周波用基板 | |
JP3619445B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040526 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040629 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100610 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |