JP2004031820A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP2004031820A JP2004031820A JP2002188461A JP2002188461A JP2004031820A JP 2004031820 A JP2004031820 A JP 2004031820A JP 2002188461 A JP2002188461 A JP 2002188461A JP 2002188461 A JP2002188461 A JP 2002188461A JP 2004031820 A JP2004031820 A JP 2004031820A
- Authority
- JP
- Japan
- Prior art keywords
- metallized wiring
- frame
- wiring layer
- semiconductor element
- orthogonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【解決手段】入出力端子7の平板部7aの上面に一辺側から他辺側に形成された複数のメタライズ配線層12のうち中央部のものが、枠体2内側の一辺側で一辺に対して略直交するとともにその延長線が載置部1aの略中心からはずれている直交部12aと、直交部12aから立壁部7bにかけて斜めに伸びるとともにその延長線が載置部1aの略中心に向かっている傾斜部12bとから成る。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、LSI,IC,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子を収容するための半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いた半導体装置に関する。
【0002】
【従来の技術】
従来の光半導体素子を収納するための半導体素子収納用パッケージ(以下、半導体パッケージともいう)を図3,図4に示す。これらの図において、101は基体、102は枠体、104は半導体素子、107は入出力端子、108はシールリングである。これら基体101、枠体102、蓋体103、入出力端子107、シールリング108とで、半導体素子104を半導体パッケージ内に収容する容器が主に構成される。
【0003】
基体101は、その上側主面の中央部に半導体素子104を載置する載置部101aを有し、載置部101aには半導体素子104がペルチェ素子等の基台105を介して金(Au)−シリコン(Si)ロウ材等の接着剤により接着固定されるものであり、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属から成る。
【0004】
枠体102は、基体101の上側主面の外周部に載置部101aを囲繞するように、銀(Ag)ロウ等のロウ材のプリフォームを介して接合され、側部の上面に入出力端子107を嵌着するための切欠き部から成る取付部102aが形成されたものであり、Fe−Ni−Co合金やFe−Ni合金等の金属から成る。
【0005】
入出力端子107は、アルミナ(Al2O3),窒化アルミニウム(AlN),ムライト(3Al2O3・2SiO2)等のセラミックスから成り、枠体102の内外に突出する平板部107aと枠体102に嵌着される立壁部107bとを有しており、半導体パッケージの内外を導出するようにモリブデン(Mo)−マンガン(Mn),タングステン(W)等から成る金属ペーストを焼結したメタライズ配線層112が平板部107aの上面に被着されて半導体素子104と外部電気回路基板とを電気的に接続する。また、入出力端子107は、枠体102の取付部102aにAgロウ等のロウ材で嵌着される。
【0006】
リード端子116は、入出力端子107のメタライズ配線層112にAgロウ等のロウ材を介して接合され、外部電気回路と入出力端子107との高周波信号の入出力を行うものであり、Fe−Ni−Co合金等の金属から成る。
【0007】
シールリング108は、枠体102の上面にAgロウ等のロウ材のプリフォームを介して接合され、枠体102とともに入出力端子107を挟持するものであり、上面に蓋体103をシーム溶接等により接合するための接合媒体として機能する。シールリング108と枠体102とを接合するためのロウ材のプリフォームは、ロウ材が溶融した際に毛細管現象によって、取付部102aの内周側面と入出力端子107との間に流れ込むことによって、入出力端子107が取付部102aにAgロウ等のロウ材で嵌着接合される。
【0008】
光ファイバ固定部材(以下、固定部材ともいう)109は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、例えばFe−Ni合金のインゴットをプレス加工により所定の筒状に成形することによって製作される。また、固定部材109は、光ファイバ110を挿通可能な貫通孔を有する筒体であり、枠体2内側の端部(載置部101a側の端部)がサファイアやガラス等の透光性材料から成る窓部材111で塞がれており、枠体2外側の端部の開口から光ファイバ110の一端が挿通固定される。光ファイバ110は、その端部に金属製フランジ110aをYAGレーザ溶接法等によって固定部材109に溶接することにより枠体102に固定され、これにより光ファイバ110を介して内部に収容する半導体素子104と外部との光信号の授受が可能となる。
【0009】
また、メタライズ配線層112の枠体102外側の部位には、外部電気回路との高周波信号の入出力を行うために、Fe−Ni−Co合金等の金属から成るリード端子116がAgロウ等のロウ材で接合され、メタライズ配線層112の枠体102内側の部位には、半導体素子104と電気的に接続するためのボンディングワイヤ114が接合される。
【0010】
従来、複数のメタライズ配線層112は、図4のように直線状に形成されていた。リード端子116と半導体素子104はそれぞれ電気特性や機械特性を考慮したうえで最適な位置に配置されるが、それらを接続するメタライズ配線層112を平板部107aの枠体102内側の辺に略直交する直線状として形成し、これにより入出力端子107に形成されたメタライズ配線層112をほぼ最短の長さとすることができ、メタライズ配線層112を伝送する高周波信号の伝送損失を最小限に抑えることができる。
【0011】
そして、基体101の載置部101aに半導体素子104を基台105を介して接着固定し、半導体素子104の電極をボンディングワイヤ114を介してメタライズ配線層112に接続する。次に、枠体102の上面に蓋体103を接合し、基体101と枠体102と入出力端子107とシールリング108と蓋体103とから成る容器内部に、半導体素子104および基台105を気密に収容する。最後に、枠体102に設けられた固定部材109に光ファイバ110の一端を挿通し、これを半田等の接着剤やレーザ溶接によって接合して光ファイバ110を枠体102に固定することによって、最終製品としての半導体装置となる。そして、光ファイバ110を介して内部に収容する半導体素子104と外部との光信号の授受が可能となる。
【0012】
このように、複数のメタライズ配線層112をほぼ最短の長さとすることにより、入出力端子107に入出力される高周波信号の伝送損失を小さくすることができる。
【0013】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、リード端子116の配置は外部電気回路基板の回路に応じて適宜配置されるが、リード端子116と半導体素子104とを接続する複数のメタライズ配線層112を平板部107aの枠体102内側の辺に略直交する直線状として一律に形成すると、複数のメタライズ配線層112のうち中央部に位置するものの場合、半導体素子104に近接しているにもかかわらず、直線状となっているため枠体102内側の端部から半導体素子104までの距離が比較的大きくなるものがある。その場合、メタライズ配線層112と半導体素子104とを電気的に接続するボンディングワイヤ114の長さが長くなり、リード端子116から半導体素子104までの高周波信号が伝送する線路長が長くなって、反射損失や透過損失等の伝送損失が大きくなる傾向があった。
【0014】
また、平板部107aの上面に対するメタライズ配線層112の形成位置が、平板部107aの焼結による収縮率のばらつき、多数個取りしたときの切断の精度、印刷精度等によってずれる場合があり、その場合、ワイヤボンディングが困難になったり、メタライズ配線層112におけるボンディング位置をメタライズ配線層112の位置ずれに対応してずらす必要があるという問題があった。
【0015】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、メタライズ配線層に接続されるボンディングワイヤの長さを可能な限り短くして、リード端子から半導体素子までの線路長を短くし、高周波信号の伝送損失を最小限に抑えることができ、また、メタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がない半導体パッケージを提供することにある。
【0016】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部の上面側に切欠き部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る略四角形の平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成されるとともに前記一辺側を前記枠体の内側に位置させて前記切欠き部に嵌着された入出力端子とを具備しており、前記複数のメタライズ配線層のうち中央部に位置するものが、前記枠体内側の前記一辺側でその一辺に対して略直交するとともにその延長線が前記載置部の略中心からはずれている直交部と、該直交部から前記立壁部にかけて斜めに伸びるとともにその延長線が前記載置部の略中心に向かっている傾斜部とから成ることを特徴とする。
【0017】
本発明の半導体素子収納用パッケージは、複数のメタライズ配線層のうち中央部に位置するものが、枠体内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部の略中心からはずれている直交部と、直交部から立壁部にかけて斜めに伸びるとともにその延長線が載置部の略中心に向かっている傾斜部とから成ることから、リード端子から半導体素子までの高周波信号が伝送する線路長を短くするとともに、平板部の上面に形成されたメタライズ配線層の位置がずれても直交部でずれを許容することができ、直交部に確実にワイヤボンディングすることができる。従って、メタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がなく、すべてのボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【0018】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0019】
本発明の半導体装置は、上記の構成により、半導体素子に高周波信号を低損失で入出力できる高性能のものとなる。
【0020】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の例を示す断面図であり、図2は本発明の半導体パッケージの平面図である。図1において、1は基体、2は枠体、7は入出力端子、8はシールリングであり、これらで半導体素子4を内部に収容するための容器が主に構成される。
【0021】
本発明の半導体パッケージは、上側主面に半導体素子4が載置される載置部1aを有する基体1と、基体1の上側主面に載置部1aを囲繞するように取着され、側部の上面側に切欠き部2aが形成された金属製の枠体2と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層12を有する誘電体から成る略四角形の平板部7aおよび平板部7aの上面に複数のメタライズ配線層12の一部を間に挟んで接合された誘電体から成る立壁部7bから構成されるとともに一辺側を枠体2の内側に位置させて切欠き部2aに嵌着された入出力端子7とを具備し、複数のメタライズ配線層12のうち中央部に位置するものが、枠体2内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部1aの略中心からはずれている直交部12aと、直交部12aから立壁部7bにかけて斜めに伸びるとともにその延長線が載置部1aの略中心に向かっている傾斜部12bとから成る。
【0022】
本発明の基体1は、その上側主面にLD,PD,IC,LSI等の半導体素子4がペルチェ素子,絶縁基板等の基台5を間に介して載置するための載置部1aを有している。この基体1は、Fe−Ni−Co合金やCu−W等の金属、またはAl2O3,AlN,3Al2O3・2SiO2等のセラミックス(焼結体)から成る。金属から成る場合、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し焼成することによって作製される。
【0023】
なお、基体1が金属からなる場合、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層を順次メッキ法により被着させておくのがよく、基体1が酸化腐蝕するのを有効に防止できるとともに、基体1の上側主面の載置部1aに半導体素子4を基台5を間に介して強固に接着固定できる。また、基体1がセラミックスから成る場合、半導体素子4を基台5を間に介して載置する載置部1aに耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層を順次メッキ法により被着させておくのがよく、基体1上面の載置部1aに半導体素子4を基台5を間に介して強固に接着固定できる。
【0024】
枠体2は、基体1の上側主面の外周部に載置部1aを囲繞するように取着され、Fe−Ni−Co合金やFe−Ni合金等の金属から成る。例えば、Fe−Ni−Co合金のインゴットをプレス加工により所定の枠状となすことによって製作される。また、枠体2には、内部に収容する半導体素子4との間で光信号を授受するための光ファイバ10が挿通固定される筒状の固定部材9が、枠体2の側部を貫通してAgロウ等のロウ材で接合されている。
【0025】
入出力端子7は、基体1,枠体2に熱膨張係数が近似するアルミナセラミックス等のセラミックスから成り、枠体2の内外に突出する平板部7aと枠体2に嵌着される立壁部7bとを有しており、半導体パッケージの内外を導出するように複数のメタライズ配線層12が平板部7a上面に被着されている。このメタライズ配線層12は、Mo−Mn,W等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを焼結して成り、半導体素子4と外部電気回路基板とを電気的に接続する。
【0026】
またメタライズ配線層12のうち中央部に位置するものが、枠体2内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部1aの略中心からはずれた直交部12aと、直交部12aから立壁部7bにかけて斜めに伸びるとともにその延長線が載置部1aの略中心に向かっている傾斜部12bとから成る。このように、中央部のメタライズ配線層12に傾斜部12bを形成することによって、リード端子16から半導体素子4までを短距離で結んで、高周波信号が伝送する線路長を短くすることが可能となり、反射損失や透過損失等の伝送損失を最小限に抑えることができる。
【0027】
メタライズ配線層12のうち中央部に位置するものは、半導体素子と外形形状が略同じである載置部1aとの最短距離が3mm程度以下であるものである。
【0028】
平板部7aはセラミックグリーンシートを金型等で打ち抜いたり、セラミックグリーンシートを焼成した後でダイシング等の切断加工を施すことによって形成されるが、セラミックグリーンシートを位置決めして打ち抜き加工や切断加工する際に、形成された平板部7aの側面が傾斜等して位置がずれることがある。即ち、メタライズ配線層12を平板部7aとなる領域に形成した後、セラミックグリーンシートを金型等で打ち抜いたり、セラミックグリーンシートを焼成した後でダイシング等の切断加工を施すことによって平板部7aを形成するが、金型等による打ち抜き加工や切断加工の際に加工精度の限度から位置ずれが発生し、結果的に平板部7a上でメタライズ配線層12の位置がずれることになる。従って、メタライズ配線層12に直交部12aを形成することによって、平板部7aの上面に形成されたメタライズ配線層12の位置がずれても、メタライズ配線層12のボンディング位置がずれることがなくなり、その結果、ボンディングワイヤ14を伝送する高周波信号の伝送損失を良好なものとすることができる。
【0029】
また、メタライズ配線層12に直交部12aを形成せず、傾斜部12bのみから構成した場合、メタライズ配線層12は平板部7a上で0.1mm程度位置ずれして形成され、メタライズ配線層12と半導体素子4の電極との接続位置がずれたり、確実に接続できなくなる。すると、接続位置をずらして接続しなければならなくなり、平板部7aの枠体2内側の側面側でメタライズ配線層12と接続される少なくとも一部のボンディングワイヤ14の長さが長くなり、そのボンディングワイヤ14を伝送する高周波信号の伝送損失が大きくなり、不都合が生じる。
【0030】
この入出力端子7は、枠体2の側部の上面側に形成された切欠き部2aに嵌着され、Agロウ等のロウ材を介して接合される。
【0031】
本発明のメタライズ配線層12は、上記高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを、平板部7aとなるセラミックグリーンシートの多層積層体の上面に、従来周知のスクリーン印刷法により所定パターンで印刷塗布し、その後焼成することによって形成される。そして、メタライズ配線層12の直交部12aの初期設定値としての長さ(スクリーン印刷用のマスクにおける長さ)は0.2〜1mmが好ましい。0.2mm未満では、平板部7aの側面(一辺)とメタライズ配線層12との位置ずれが一般に0.1mm程度であることから、直交部12aの範囲内に位置ずれをおさめることが困難となり、その結果、ボンディングワイヤ14のボンディング位置が直交部12aをこえてずれることとなる。
また、1mmを超えると、メタライズ配線層12の長さが長くなり、メタライズ配線層12を伝送する高周波信号の伝送損失が大きくなる。
【0032】
また、直交部12aは平板部7aの側面に略直交しているため、全体が斜めになっている場合よりもボンディング位置のずれを許容できる幅が広がることとなり、その結果、メタライズ配線層12に直交部12aを設けない場合と比べて、直交部12aをその残部よりも細くすることができる。これにより、直交部12a間での電気的な容量結合が抑制されて高周波信号の伝送特性が向上するという作用効果が得られる。この直交部12aの幅は、その残部の50〜90%(0.6〜1mm程度)とすることがよい。50%未満では、ボンディング位置のずれを許容するのが困難となるとともに直交部12aの電気抵抗が増大して伝送特性が劣化し易くなる。90%を超えると、直交部12a間での容量結合が増大して伝送特性が劣化し易くなる。
【0033】
メタライズ配線層12の直交部12a以外の部分の平板部7aの一辺に対する傾斜角度は10°以上90°未満がよい。10°未満では、メタライズ配線層12が平板部7aの一辺に平行に近くなるためメタライズ配線層12の長さが長くなり、メタライズ配線層12を伝送する高周波信号の伝送損失が大きくなる。また、複数のメタライズ配線層12は、中央部以外では平行になっていてもよいし、リード端子16の設置間隔に整合させるために平板部7aの側面から遠ざかるにつれて互いの間隔が若干広がっていてもよい。ただし、複数のメタライズ配線層12のうち中央部以外のものは互いに平行になっているのがよく、この場合メタライズ配線層12間の電気的な容量結合がメタライズ配線層12の全長にわたって略一定になり高周波信号の伝送特性が安定化するため好ましい。
【0034】
リード端子16は、基体1との熱膨張係数差による熱歪みを有効に防止するとともに高周波信号の伝送を可能とするために、基体1の熱膨張係数に近似した金属から成るのがよい。その金属としては、Fe−Ni合金やFe−Ni−Co合金等がよく、リード端子16は、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0035】
また、基体1の上面には、基体1との熱膨張係数差による熱歪みを有効に防止するとともに基体1の上面に接合されて蓋体3のシーム溶接を可能とする金属製のシールリング8が、Agロウ等のロウ材を介して接合される。その金属としてはFe−Ni合金やFe−Ni−Co合金等がよく、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0036】
かくして、本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子4の平板部7aの枠体2内側の一辺とメタライズ配線層12との位置がずれても、メタライズ配線層12の直交部12aの範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層12のボンディング位置がずれることがなくなる。
その結果、メタライズ配線層12の端部(直交部12a)にボンディングされるボンディングワイヤ14の長さを短くして高周波信号の伝送損失を最小限に抑えることができる。
【0037】
そして、基体1の載置部1aに半導体素子4を基台5を間に介して接着固定し、半導体素子4の電極をボンディングワイヤ14を介してメタライズ配線層12に接続し、次に枠体2の上面に蓋体3を接合し、基体1と枠体2と入出力端子7とシールリング8と蓋体3とから成る容器内部に半導体素子4を気密に収容し、最後に枠体2に設けられた固定部材9に光ファイバ10の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接によって接合して光ファイバ10を枠体2に固定することによって、最終製品としての半導体装置となる。そして、光ファイバ10を介して内部に収容する半導体素子4と外部との光信号の授受が可能となる。
【0038】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0039】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、基体の上側主面に載置部を囲繞するように取着され、側部の上面側に切欠き部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る略四角形の平板部および平板部の上面に複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成されるとともに一辺側を枠体の内側に位置させて切欠き部に嵌着された入出力端子とを具備し、複数のメタライズ配線層のうち中央部に位置するものが、枠体内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部の略中心からはずれている直交部と、直交部から立壁部にかけて斜めに伸びるとともにその延長線が載置部の略中心に向かっている傾斜部とから成ることにより、リード端子から半導体素子までの高周波信号が伝送する線路長を短くするとともに、平板部の上面に形成されたメタライズ配線層の位置がずれても直交部でずれを許容することができ、直交部にワイヤボンディングすることができる。従って、メタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がなく、ボンディングワイヤの長さを短くして高周波信号の伝送損失を最小限に抑えることができる。
【0040】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、半導体素子に高周波信号を低損失で入出力できる高性能のものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図2】図1の半導体素子収納用パッケージの上面図である。
【図3】従来の半導体素子収納用パッケージの例を示す断面図である。
【図4】図3の半導体素子収納用パッケージの上面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:切欠き部
4:半導体素子
7:入出力端子
7a:平板部
7b:立壁部
12:メタライズ配線層
12a:直交部
12b:傾斜部
Claims (2)
- 上側主面の中央部に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部の上面側に切欠き部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る略四角形の平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成されるとともに前記一辺側を前記枠体の内側に位置させて前記切欠き部に嵌着された入出力端子とを具備しており、前記複数のメタライズ配線層のうち中央部に位置するものが、前記枠体内側の前記一辺側でその一辺に対して略直交するとともにその延長線が前記載置部の略中心からはずれている直交部と、該直交部から前記立壁部にかけて斜めに伸びるとともにその延長線が前記載置部の略中心に向かっている傾斜部とから成ることを特徴とする半導体素子収納用パッケージ。
- 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188461A JP2004031820A (ja) | 2002-06-27 | 2002-06-27 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188461A JP2004031820A (ja) | 2002-06-27 | 2002-06-27 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031820A true JP2004031820A (ja) | 2004-01-29 |
Family
ID=31183205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002188461A Pending JP2004031820A (ja) | 2002-06-27 | 2002-06-27 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031820A (ja) |
-
2002
- 2002-06-27 JP JP2002188461A patent/JP2004031820A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2237316A1 (en) | Connection terminal, package using the same and electronic device | |
JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
JP2007043073A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2009177041A (ja) | 接続基板および電子装置 | |
JP2010028800A (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP2006210672A (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP2005159277A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4373831B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5235612B2 (ja) | パッケージ及び電子装置 | |
JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004031820A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002141596A (ja) | 光半導体素子収納用パッケージ | |
JP3615697B2 (ja) | 半導体素子収納用パッケージ | |
JP3898571B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3914764B2 (ja) | 光半導体装置 | |
JP2005285872A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060530 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20070403 Free format text: JAPANESE INTERMEDIATE CODE: A02 |