JP2003197800A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003197800A
JP2003197800A JP2001392763A JP2001392763A JP2003197800A JP 2003197800 A JP2003197800 A JP 2003197800A JP 2001392763 A JP2001392763 A JP 2001392763A JP 2001392763 A JP2001392763 A JP 2001392763A JP 2003197800 A JP2003197800 A JP 2003197800A
Authority
JP
Japan
Prior art keywords
frame
semiconductor element
shaped member
semiconductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001392763A
Other languages
English (en)
Other versions
JP3694670B2 (ja
Inventor
Munehiro Kamimura
宗裕 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001392763A priority Critical patent/JP3694670B2/ja
Publication of JP2003197800A publication Critical patent/JP2003197800A/ja
Application granted granted Critical
Publication of JP3694670B2 publication Critical patent/JP3694670B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基体と枠体との間の熱応力による歪みを有効
に緩和して、大量の熱を発生する半導体素子を長期に亘
って信頼性良く収納し得るものとすること。 【解決手段】 上面に半導体素子Bを載置する載置部1
aが設けられた基体1と、基体1の上面に載置部1aを
囲繞するように接合され、側部に入出力部3aが形成さ
れた枠体3とを具備しており、基体1と枠体3との間
に、ヤング率が100〜120GPaで厚さが0.05〜0.5mm
であり、帯状金属板の端面同士を向き合わせて成るとと
もに端面と主面との間の稜部に幅が0.01〜0.1mmの面
取り部が形成された枠状部材2がロウ付けされている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージおよび半導体素
子収納用パッケージに半導体素子を収納した半導体装置
に関し、特に高い温度域で作動する半導体素子収納用パ
ッケージおよび半導体装置に関する。
【0002】
【従来の技術】従来の半導体素子を収容するための半導
体素子収納用パッケージ(以下、半導体パッケージとい
う)を図6に斜視図、図7に断面図、図8に平面図で示
す。これらの図において、11は基体、13は枠体、14は蓋
体、Aは半導体素子である。これら基体11、枠体13およ
び蓋体14とで内部に半導体素子Aを収容する容器が基本
的に構成される。
【0003】基体11は、半導体素子Aの熱膨張係数に近
似するとともに高熱伝導率を有する銅(Cu)−タング
ステン(W)合金等の略四角形の金属からなり、四隅部
にネジ孔11bを有する。また基体11は、上面に半導体素
子Aを強固に接合するとともに、外部電気回路基板のヒ
ートシンク部(図示せず)にネジ孔11bを介してネジ止
め固定され、半導体素子Aが作動時に発する熱を効率良
くヒートシンク部に伝える機能を有する。
【0004】また、平面視形状が略四角形の枠体13は、
載置部11aを囲繞するように接合され、対向する側部に
入出力部13aを有するアルミナ(Al23)質焼結体や
ムライト(3Al23・2Si23)質焼結体等のセラ
ミックスからなる。この枠体13は、半導体素子Aを収容
する容器を構成する一部材であり、外部電気回路基板と
半導体素子Aとの間で高周波信号を入出力させるための
ものである。
【0005】また、入出力部13aの枠体13外側の上面に
は、外部電気回路基板と入出力部13aとの高周波信号の
入出力を行うためのリード端子(図示せず)が接合され
る。
【0006】そして、半導体素子Aが載置部11aに載置
固定され、半導体素子Aと枠体13内側の入出力部13aと
がボンディングワイヤで電気的に接合されて、半導体素
子Aと外部電気回路基板とが高周波信号の入出力を行う
ことができるようになる。その後、枠体13の上面に、セ
ラミックスや金属からなる蓋体14が低融点ロウ材を介し
て接合され、半導体素子Aを気密に封止する半導体装置
が作製される。半導体素子Aは気密封止されることによ
り、酸化腐食等を起こさずに良好に作動する。
【0007】
【発明が解決しようとする課題】しかしながら、半導体
素子AがGaAs(ガリウムヒ素)化合物半導体等から
成る半導体素子である場合、その作動時に発生する熱量
は非常に大きくなり、高熱伝導率を有するとはいえ200
W/m・K程度の熱伝導率のCu−W合金からなる基体
11では、半導体素子Aを効率良く作動させるのが困難で
ある。即ち、半導体素子Aの熱が基体11からヒートシン
ク部に効率良く伝わり難いため、半導体パッケージ内部
に熱が溜まり、その熱により半導体素子Aが誤作動を起
こしたり破損するといった問題点があった。
【0008】また、基体11がCu−W合金から成る場
合、その剛性が非常に高くかつネジ止め固定されている
ため、半導体素子Aと基体11との間の熱膨張差が大きい
場合には、基体11が適度に変形し熱応力を緩和すること
ができず、基体11と半導体素子Aとの間で剥がれが発生
し易い。さらに、基体11がCu−W合金から成る場合、
その比重が大きいため、近時の半導体パッケージの軽量
化といった動向から外れる。
【0009】そこで、基体11の金属として、熱伝導率が
約400W/m・K程度で軟性が非常に高く、比重がCu
−W合金よりも非常に小さいCu,銀(Ag)等を採用
することが考えられるが、Cu,Ag等からなる基体11
は枠体13との熱膨張差が非常に大きいため、基体11の上
面に枠体13を接合した場合、それらの間で剥がれが発生
したり、枠体13にクラック等の破損が発生し、半導体素
子Aを気密封止できなくなることがあった。
【0010】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、非常に高い熱伝導率を有
するとともに軽量かつ軟性を有するCu,Ag等から成
る基体を用いることができるようにすることにより、大
量の熱を発生する半導体素子を長期に亘って信頼性良く
収納し得る半導体パッケージおよび半導体装置を提供す
ることにある。
【0011】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子を載置する載置部が設けられた
基体と、該基体の上面に前記載置部を囲繞するように接
合され、側部に入出力部が形成された枠体とを具備した
半導体素子収納用パッケージにおいて、前記基体と前記
枠体との間に、ヤング率が100〜120GPaで厚さが0.05
〜0.5mmであり、帯状金属板の端面同士を向き合わせ
て成るとともに前記端面と主面との間の稜部に幅が0.01
〜0.1mmの面取り部が形成された枠状部材がロウ付け
されていることを特徴とする。
【0012】本発明は、上記の構成により、基体と枠体
との間に生じる熱応力等による歪みを枠状部材が有効に
緩和することができるため、非常に高い熱伝導率を有す
るとともに軽量かつ軟性を有するCu,Ag等から成る
基体を用いることができる。その結果、半導体装置を作
動させた際に、基体の非常に高い熱伝導率と軟性により
半導体素子の熱を効率良く外部に放散できる。また、帯
状金属板の端面同士を向き合わせて成るとともに端面と
主面との間の稜部に幅が0.01〜0.1mmの面取り部が形
成された枠状部材を用いていることから、面取り部にお
いてろう材が流れ易くなるとともに大きなメニスカスを
形成するため、帯状金属板の端面間の僅かな隙間をろう
材が埋めて内部の気密性が良好な半導体装置を構成する
ことができる。
【0013】本発明において、好ましくは、前記枠状部
材の高さが1〜3mmであることを特徴とする。
【0014】本発明は、上記の構成により、基体と枠体
との間に生じる熱応力等による歪みを枠状部材がより有
効に緩和することができ、その結果、半導体素子の熱に
より枠体に破損が発生し半導体素子の気密性が劣化する
ことを有効に防止することができる。
【0015】本発明の半導体装置は、上記本発明の半導
体パッケージと、前記載置部に載置固定されるとともに
前記入出力部に電気的に接続された半導体素子と、前記
枠体の上面に接合された蓋体とを具備したことを特徴と
する。
【0016】本発明は、上記の構成により、半導体素子
を長期にわたり正常かつ安定に作動させ得る信頼性の高
い半導体装置を提供できる。
【0017】
【発明の実施の形態】本発明の半導体パッケージおよび
半導体装置について下に詳細に説明する。図1〜図5は
本発明の半導体パッケージについて実施の形態の一例を
示すものであり、図1は半導体パッケージの斜視図、図
2は半導体パッケージの断面図、図3は半導体パッケー
ジの平面図、図4は図1の要部拡大平面図、図5は枠状
部材となる帯状金属板の端面の部分拡大斜視図である。
これらの図において、1は基体、2は枠状部材、3は枠
体、4は蓋体である。これら基体1、枠状部材2、枠体
3および蓋体4とで、内部に半導体素子Bを気密に収容
する容器が基本的に構成される。
【0018】本発明の基体1は、CuやAg等の金属か
らなるのがよく、この場合基体1は約400W/m・K程
度の非常に高い熱伝導率を有するとともに、非常に軽量
かつ軟性に富むといった特性を有するものとなる。その
ため、従来の半導体パッケージに比し非常に軽量であ
り、また半導体素子Bの熱を効率良く外部のヒートシン
ク部に伝えることができる。この基体1は例えば略四角
形の形状であり、上面に半導体素子Bを載置する載置部
1aが設けられており、また四隅部にネジ孔1bを有す
る。基体1は、例えばCuからなる場合、Cuのインゴ
ットに圧延加工やプレス加工などの金属加工を施すこと
により所定形状に作製される。このとき、表面に0.5〜
9μmの厚さのNi層や0.5〜5μmの厚さの金(A
u)層などの金属層をメッキ法等により被着させておく
と良い。
【0019】基体1の上面に枠状部材2を介して接合さ
れる枠体3は、例えば平面視形状が略四角形とされてお
り、載置部1aを囲繞するように枠状部材2を介して接
合されるとともに、対向する側部に入出力部3aを有す
る。この枠体3はAl23質焼結体や3Al23・2S
23質焼結体等のセラミックスからなる。そして、半
導体素子Bを収容する容器を構成する側壁を成すととも
に、外部電気回路と半導体素子Bとの高周波信号の入出
力を行なう入出力部3aを有する。また、枠体3外側の
入出力部3aの上面には、外部電気回路と入出力部3a
との高周波信号の入出力を行うためのリード端子(図示
せず)が接合される。
【0020】枠体3は、Al23や3Al23・2Si
23などの粉末にシリカ(SiO2),酸化カルシウム
(CaO),酸化マグネシウム(MgO)等の焼結助材
の粉末を添加し、さらに適当な有機バインダや溶剤など
を添加混合してスラリーとなし、このスラリーをドクタ
ーブレード法やカレンダーロール法によって成形して得
られるセラミックグリーンシートに、打抜き加工を施す
とともに、W,モリブデン(Mo),マンガン(Mn)
などの粉末に有機溶剤、溶媒を添加混合して得た入出力
部3aとなる金属ペーストを、従来周知のスクリーン印
刷法により所望のパターン形状に印刷塗布し、積層後、
約1600℃の高温で焼結することにより作製される。
【0021】基体1と枠体3との間にロウ付けされる枠
状部材2は、図4,図5に示すように、基体1と同様に
非常に高い熱伝導率を有するとともに非常に軽量かつ軟
性に富むCuやAgなどの金属からなるのが好ましい。
枠状部材2となる帯状金属板は、ヤング率が100〜120G
Pa(ギガパスカル)で厚さが0.05〜0.5mmであり、
その端面2c同士を向き合わせて成るとともに端面2c
と主面2bとの間の稜部2dに幅が0.01〜0.1mmの面
取り部2aが形成されている。この帯状金属板の端面2
c同士をAgロウ等のロウ材2fで接合することによ
り、枠状部材2が作製される。そして、非常に軟性に富
むとともに基体1の熱膨張係数と同じか近似した枠状部
材2が、基体1と枠体3との間の応力を有効に緩和す
る。
【0022】枠状部材2の厚さが0.05mm未満の場合、
枠状部材2の上面に枠体3を接合した場合、枠状部材2
の形状を保持する剛性が小さくなり過ぎ、半導体パッケ
ージ外部から機械的応力が加わった場合に容易に変形す
る。その結果、内部に収容される半導体素子Bから入出
力部3aにかけて接続されたボンディングワイヤが、半
導体パッケージ内部の周辺部に接触したり切れることが
ある。一方、厚さが0.5mmを超えると、枠状部材2の
剛性が大きくなり過ぎ、応力緩和機能が損なわれて枠体
3にクラックが発生し易くなる。
【0023】また、稜部2dに形成された面取り部2a
の幅は0.01〜0.1mmである。幅が0.01mm未満では、
対向する面取り部2a同士の間の隙間が小さくなるため
ロウ材2fがその隙間を十分に流れず、接合ムラを発生
させて気密性が劣化し易くなる。一方、幅が0.1mmを
超えると、対向する面取り部2a同士の間の隙間が大き
くなり、その隙間に溜まるロウ材2fの量が多くなり過
ぎて、ロウ材f自体の軟性が損なわれる。そのため、応
力緩和機能が低下して枠体3にクラックが発生し易くな
る。
【0024】また、枠状部材2のヤング率は100〜120G
Paである。100GPa未満の場合、剛性が小さくなり
過ぎて容易に変形してしまう。即ち、半導体パッケージ
外部から機械的応力が加わった場合に枠状部材2が容易
に変形し、内部に収容される半導体素子Bから入出力部
3aにかけて接続されたボンディングワイヤが半導体パ
ッケージ内部の周辺部に接触したり切れることがある。
一方、120GPaを超えると、枠状部材2を薄くして
も、応力緩和機能が十分に機能せず、枠体3にクラック
を発生させ半導体素子Bの気密性が劣化し易くなる。
【0025】また、枠状部材2の高さは1〜3mmが好
ましい。1mm未満では、枠状部材2と基体1との接合
部および枠状部材2と枠体3との接合部におけるロウ材
2fのメニスカスが、枠状部材2をほぼ覆うように形成
される。即ち、基体1と枠体3とが直接的にロウ材2f
によって接合される部位が存在することとなり、基体1
と枠体3との間の熱膨張差による熱応力がロウ材2fを
介して伝わってしまう。その結果、枠体3にクラック等
の破損が発生し半導体素子1を気密に封止できなくなり
易い。3mmを超えると、半導体パッケージ外部から機
械的応力が加わった場合に容易に変形してしまうととも
に、近時の半導体パッケージに要求される低背化に逆行
することとなる。
【0026】枠状部材2は以下のようにして作製され
る。その材料が例えばCuであれば、Cuのインゴット
に圧延を複数回繰り返して均一な厚さのCuの薄板を作
製し、次にこれを所定の幅で切断して帯状金属板を得
る。次に、端面2cの稜部2dに上記幅寸法の切削加工
を施して面取り部2aを形成する。
【0027】このようにして得られた帯状金属板は、断
面形状が長円状や四角形の金属柱に端面2c同士が向き
合うように巻き付けられ、所定温度でアニールされて形
状が保持されるようにされ、最後に金属柱に巻き付けら
れた状態の帯状金属板が金属柱の周りに沿って所定厚さ
で切断されて所定のリング形状となる。その後、例え
ば、端面2c間にロウ材が流れ込むことができるような
僅かな隙間(例えば30μm程度)ができるように軽く
焼き入れ加工を施しておくのがよく、この焼き入れ加工
により半導体パッケージを作製する際に端面2c同士が
互いに位置精度よく対向した状態を保持して固定されて
いるため、端面2cの合わせ作業が不要となり作製の作
業効率を良好とし得る。
【0028】枠状部材2を介しての基体1と枠体3との
接合は以下のようにして行われる。リング状のプリフォ
ームからなるロウ材を枠状部材2と枠体3との間に配置
した状態で例えば最高温度800〜840℃で溶融し接合す
る。このとき、ロウ材2fは枠状部材2と枠体3との隙
間を満たすとともに、帯状金属板の面取り部2aを伝わ
って極めて速やかに、かつ均一な厚さで対向する端面2
c間の隙間を埋めていき、それと同時にその隙間に大き
なメニスカスを形成し接合強度の大きいロウ接合部とな
る。さらに面取り部2aを伝わったロウ材2fは枠状部
材2と基体1との隙間に流れ、この隙間を均一に埋める
ようにして全周に流れる。このようにして、極めて短時
間で端面2c同士の隙間、基体1と枠状部材2との隙
間、および枠状部材2と枠体3との隙間が接合されるこ
とになり、厚さバラツキや接合強度のバラツキの無い接
合を実現できる。
【0029】また、枠状部材2の表面には酸化腐食等を
防止するために、厚さ0.5〜9μmのNi層や厚さ0.5〜
5μmのAu層などの金属層をメッキ法により被着させ
ておくと良い。
【0030】入出力部3aの枠体3外側には、熱膨張係
数が枠体3の熱膨張係数に近似した材料からなるリード
端子(図示せず)がAgロウなどのロウ材で接合され
る。例えば、枠体3がAl23セラミックスからなる場
合、リード端子はFe−Ni−Co合金やFe−Ni合
金などの金属からなるのがよく、熱膨張差による応力が
発生してリード端子が剥がれ落ちるなどの不具合が発生
し難くなる。
【0031】枠体3の上面には、Fe−Ni−Co合金
等の金属、またはAl23セラミックス,窒化アルミニ
ウム(AlN)セラミックス等のセラミックスから成る
蓋体4が接合される。この蓋体4により半導体素子Bを
半導体パッケージの内部に気密に封止する。
【0032】本発明の半導体装置は、上記本発明の半導
体パッケージと、載置部1aに載置固定され入出力部3
aに電気的に接続された半導体素子Bと、枠体3の上面
に接合された蓋体4とを具備して成る。具体的には、載
置部1aに半導体素子Bをガラス、樹脂、ロウ材などの
接合剤を介して載置固定して、半導体素子Bの電極をボ
ンディングワイヤを介して入出力部3aに電気的に接続
し、しかる後、枠体3の上面に蓋体4をガラス、樹脂、
ロウ材等の接着剤等により接合することにより、基体
1,枠状部材2,枠体3からなる半導体パッケージの内
部に半導体素子Bを収容し蓋体4で封止することにより
製品としての半導体装置となる。
【0033】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更を行
うことは何等支障ない。例えば、半導体素子Bが光半導
体素子であっても良く、この場合、枠体3の側部に集光
用のレンズが内周面に接着された筒状の光ファイバ固定
部材が取り付けられて光半導体装置として機能する。
【0034】
【発明の効果】本発明は、上面に半導体素子を載置する
載置部が設けられた基体と、基体の上面に載置部を囲繞
するように接合され、側部に入出力部が形成された枠体
とを具備しており、基体と枠体との間に、ヤング率が10
0〜120GPaで厚さが0.05〜0.5mmであり、帯状金属
板の端面同士を向き合わせて成るとともに端面と主面と
の間の稜部に幅が0.01〜0.1mmの面取り部が形成され
た枠状部材がロウ付けされていることにより、基体と枠
体との間に生じる熱応力等による歪みを枠状部材が有効
に緩和することができるため、非常に高い熱伝導率を有
するとともに軽量かつ軟性を有するCu,Ag等から成
る基体を用いることができる。その結果、半導体装置を
作動させた際に、基体の非常に高い熱伝導率と軟性によ
り半導体素子の熱を効率良く外部に放散できる。また、
帯状金属板の端面同士を向き合わせて成るとともに端面
と主面との間の稜部に幅が0.01〜0.1mmの面取り部が
形成された枠状部材を用いていることから、面取り部に
おいてろう材が流れ易くなるとともに大きなメニスカス
を形成するため、帯状金属板の端面間の僅かな隙間をろ
う材が埋めて内部の気密性が良好な半導体装置を構成す
ることができる。
【0035】本発明は、好ましくは枠状部材の高さが1
〜3mmであることにより、基体と枠体との間に生じる
熱応力等による歪みを枠状部材がより有効に緩和するこ
とができ、その結果、半導体素子の熱により枠体に破損
が発生し半導体素子の気密性が劣化することを有効に防
止することができる。
【0036】本発明の半導体装置は、本発明の半導体パ
ッケージと、載置部に載置固定され入出力部に電気的に
接続された半導体素子と、枠体の上面に接合された蓋体
とを具備したことにより、半導体素子を長期にわたり正
常かつ安定に作動させ得る信頼性の高い半導体装置とな
る。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の例を示す斜視図である。
【図2】図1の半導体パッケージの断面図である。
【図3】図1の半導体パッケージの平面図である。
【図4】本発明の半導体パッケージの要部拡大断面図で
ある。
【図5】本発明の半導体パッケージの要部拡大斜視図で
ある。
【図6】従来の半導体パッケージの斜視図である。
【図7】図6の半導体パッケージの断面図である。
【図8】図6の半導体パッケージの平面図である。
【符号の説明】
1:基体 1a:載置部 2:枠状部材 2a:面取り部 2b:主面 2c:端面 2d:稜部 2e:高さ 3:枠体 3a:入出力部 4:蓋体 B:半導体素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子を載置する載置部が設
    けられた基体と、該基体の上面に前記載置部を囲繞する
    ように接合され、側部に入出力部が形成された枠体とを
    具備した半導体素子収納用パッケージにおいて、前記基
    体と前記枠体との間に、ヤング率が100〜120GPaで厚
    さが0.05〜0.5mmであり、帯状金属板の端面同士を向
    き合わせて成るとともに前記端面と主面との間の稜部に
    幅が0.01〜0.1mmの面取り部が形成された枠状部材が
    ロウ付けされていることを特徴とする半導体素子収納用
    パッケージ。
  2. 【請求項2】 前記枠状部材の高さが1〜3mmである
    ことを特徴とする請求項1記載の半導体素子収納用パッ
    ケージ。
  3. 【請求項3】 請求項1または請求項2記載の半導体素
    子収納用パッケージと、前記載置部に載置固定されると
    ともに前記入出力部に電気的に接続された半導体素子
    と、前記枠体の上面に接合された蓋体とを具備したこと
    を特徴とする半導体装置。
JP2001392763A 2001-12-25 2001-12-25 半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP3694670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001392763A JP3694670B2 (ja) 2001-12-25 2001-12-25 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392763A JP3694670B2 (ja) 2001-12-25 2001-12-25 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2003197800A true JP2003197800A (ja) 2003-07-11
JP3694670B2 JP3694670B2 (ja) 2005-09-14

Family

ID=27599958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392763A Expired - Fee Related JP3694670B2 (ja) 2001-12-25 2001-12-25 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP3694670B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228591A (ja) * 2010-04-22 2011-11-10 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置
JP2012094701A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 半導体素子収納用パッケージおよびこれを備えたモジュール
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
JP2017098526A (ja) * 2015-11-17 2017-06-01 日本特殊陶業株式会社 配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228591A (ja) * 2010-04-22 2011-11-10 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置
JP2012094701A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 半導体素子収納用パッケージおよびこれを備えたモジュール
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
CN105210183A (zh) * 2014-04-23 2015-12-30 京瓷株式会社 电子元件安装用基板以及电子装置
JP6068649B2 (ja) * 2014-04-23 2017-01-25 京セラ株式会社 電子素子実装用基板および電子装置
JP2017098526A (ja) * 2015-11-17 2017-06-01 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP3694670B2 (ja) 2005-09-14

Similar Documents

Publication Publication Date Title
US20040183172A1 (en) Package for housing semiconductor chip, and semiconductor device
JP3670527B2 (ja) 光半導体素子収納用パッケージ
JP3694670B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2008294418A (ja) パッケージおよび電子装置
JP2004253556A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005159251A (ja) 電子部品収納用パッケージおよび電子装置
JP2008263184A (ja) 構造体及び電子装置
JP2003197803A (ja) 半導体パッケージ
JP4430477B2 (ja) 高放熱型電子部品収納用パッケージ
JPH05226514A (ja) 半導体素子収納用パッケージ
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002057235A (ja) 半導体素子収納用パッケージ
JP2004288948A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2003249584A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JPH06151656A (ja) 半導体素子収納用パッケージ
JP2004363520A (ja) 高周波用パッケージ及びその製造方法
JP2002252299A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006013356A (ja) 電子部品収納用パッケージおよび電子装置
JP2003100975A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003282752A (ja) 高周波用パッケージ及び高周波用パワーモジュール基板
JP2006060122A (ja) 電子部品収納用パッケージおよび電子装置
JP2002228890A (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040607

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050621

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20050627

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080701

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090701

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090701

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100701

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100701

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110701

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees