JP3847237B2 - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents
半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP3847237B2 JP3847237B2 JP2002277121A JP2002277121A JP3847237B2 JP 3847237 B2 JP3847237 B2 JP 3847237B2 JP 2002277121 A JP2002277121 A JP 2002277121A JP 2002277121 A JP2002277121 A JP 2002277121A JP 3847237 B2 JP3847237 B2 JP 3847237B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring conductor
- glass
- base
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、この出入力用配線導体（第２配線導体）に一端が接続されるとともに他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して搭載固定されるとともに、半導体素子の電極が入出力用配線導体（第１配線導体）、グランド用配線導体および出入力用配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
【特許文献１】
特開２００２−１６４４６６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、光通信や無線通信等の機器は電気信号が高周波領域に達するとともに、高速で伝送させることが要求されるようになってきており、従来の配線基板は基体を形成する酸化アルミニウム質焼結体の比誘電率が約１０（室温、１ＭＨｚ）と高いことから、基体に設けた第１配線導体、第２配線導体を伝わる電気信号の伝送速度が遅く、高周波の電気信号を高速で伝送させるという要求を満足させることができなかった。
【０００８】
またこの酸化アルミニウム質焼結体から成る基体はその線熱膨張係数が４×１０-6／℃〜７．５×１０-6／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂等の樹脂材で形成されており、その熱膨張係数が約１５×１０-6／℃程度であり、大きく相違することから、この熱膨張係数の相異に起因する熱応力が、基体下面の入出力用パッドと外部電気回路基板の回路導体とを接続している半田バンプ等に作用した場合、半田バンプ等に破断が生じ、半導体素子と外部電気回路との間で電気信号を正常に入出力させることができなくなってしまうという欠点もあった。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は配線導体に電気信号を高速で伝送させることを可能とするとともに内部に収容する半導体素子を外部電気回路に確実に接続することができる半導体素子収納用パッケージおよびそれを用いた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面にかけて導出されている第２配線導体と、前記基体に取着され、前記第２配線導体に電気的に接続されるコネクターと、を含んで構成される半導体素子収納用パッケージにおいて、前記基体が５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ２換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成され、前記基体の第２配線導体が形成された面と側面の間の切り欠きに臨む基体の上面に、前記コネクターの下部が当接されるとともに、該コネクターの下部に対向するコネクターの上部が露出されることを特徴とする。
【００１１】
また本発明は、上述の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とを有し、前記基体の搭載部に前記半導体素子を固定するとともに該半導体素子の各電極を前記第１配線導体および第２配線導体に電気的に接続し、該半導体素子を気密封止して成る半導体装置において、前記コネクターは金属の線材及び該線材の周囲を取り囲む絶縁体から成り、前記第２配線導体は前記半導体素子の気密封止領域の外部へ導出される導出部を有し、前記コネクターの線材の一端部を絶縁体より露出させるとともに、該線材の露出部と前記第２配線導体の導出部とを接続したことを特徴とする。
【００１２】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成し、かかるガラスセラミック焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成さ
る第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００１３】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体を形成する５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体の線熱膨張係数が約１２×１０-6／℃であり、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線熱膨張係数に近似することから外部電気回路基板に半導体装置を実装させた後、熱が作用したとしても外部電気回路基板と半導体装置の基体との間には大きな熱応力が発生することはなく、その結果、半導体装置の基体下面の入出力パッドと外部電気回路基板の回路導体とを半田バンプ等を介して確実、強固に接続することができ、半導体素子を外部電気回路基板に高い信頼性をもって接続することが可能となる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１５】
前記基体１は、５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成されており、その上面に半導体素子６を搭載するための搭載部１ａを有し、該搭載部１aに半導体素子６がガラス、樹脂、ロウ材等の接着剤を介して接着固定される。
【００１６】
前記基体１は、例えば、ＢａＯを５〜６０質量％含有するガラスに、フィラーとしてのクォーツ、クリストバライト、トリジマイト、エンスタタイト、フォルステライトの少なくとも１種と、有機樹脂バインダーとを添加混合し原料粉末を調整するとともに、これをドクターブレード法や圧延法、プレス金型法により所定形状に成形して成形体を得、しかる後、前記成形体を８５０℃〜１３００℃の温度で焼成することによって製作される。
【００１７】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１８】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって形成される。
【００１９】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００２０】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５に接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２１】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２２】
この第２配線導体４の基体１外表面側の一端はコネクター５と電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２３】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、銅のリード線等の金属の線材の周囲を、酸化アルミニウム質焼結体等の絶縁体で取り囲んだ構造である。
【００２４】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともに、ガラス、樹脂、ロウ材等の接着剤を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド配線導体２ｂに例えばボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２５】
この半導体装置１１は、基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２６】
また、この半導体装置１１に取着されているコネクター５に同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２７】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体を介してコネクター５に出力し、該コネクター５を介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともに、これらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２８】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、基体１を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成しておくことが重要である。
【００２９】
前記基体１を、５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成すると、かかるガラスセラミック焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから基体１に形成される第１配線導体２ａ、第２配線導体４を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００３０】
また前記基体１を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成すると、かかるガラスセラミック焼結体の線熱膨張係数が約１２×１０-6／℃であり、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線熱膨張係数に近似することから外部電気回路基板に半導体装置を実装させた後、熱が作用したとしても外部電気回路基板と半導体装置の基体１との間には大きな熱応力が発生することはなく、その結果、半導体装置の基体１下面の入出力パッド３ａと外部電気回路基板の回路導体とを半田バンプ等を介して確実、強固に接続することができ、半導体素子を外部電気回路に高い信頼性をもって接続することが可能となる。
【００３１】
また上述のガラスセラミック焼結体はその焼成温度が８５０〜１３００℃と低いことから、基体１と同時焼成により形成される第１配線導体２ａ等を比抵抗が２．５Ω・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、第１配線導体２ａ等に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確かつ確実に伝搬させることも可能となる。
【００３２】
なお、前記基体１を構成する、５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体において、酸化バリウム（ＢａＯ）を５〜６０質量％含有しているガラスを用いるのは該酸化バリウム含有ガラスは低軟化点でガラス量を少なくしてフィラーを多く添加することが可能となるためであり、酸化バリウムの量を５〜６０質量％の範囲とするのは、５質量％より少ないとガラスの低軟化点化が困難となり、また耐薬品性が著しく低下してしまうためである。特に酸化バリウムの量は２０〜４０質量％が望ましい。
【００３３】
また前記ガラスセラミック焼結体の酸化バリウム含有ガラスはその屈伏点が４００〜８００℃に特定され、特に４００〜７００℃であることが望ましい。これは酸化バリウム含有ガラスとフィラーとから成る成形体を焼成してガラスセラミック焼結体を作製する際、有機樹脂バインダーを混合しているが、焼成時に前記有機樹脂バインダーを効率良く除去するとともに、基体１と同時に形成される第１配線導体２ａ等との焼成条件をマッチングさせるためであり、屈伏点が４００℃より低いと、低い温度で焼成が開始され、焼結開始温度が６００〜８００℃である第１配線導体２ａ等を構成する銀、銅、金等は基体１の焼成と同時に基体１に焼成によって被着形成するのが困難となり、また成形体の緻密化が低温で開始するため有機樹脂バインダーの分解揮散が困難となり、基体１内に有機樹脂バインダーが残留し、特性に悪影響を及ぼす危険性があるためである。一方、屈伏点が８００℃より高いと酸化バリウム含有ガラスの量を多くしないと焼結しにくくなるため、高価な酸化バリウム含有ガラスを大量に必要とするために焼結体のコストを高めることになってしまう。
【００３４】
前記酸化バリウム含有ガラスとしては、例えば、
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3−ＣａＯ
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3−ＴｉＯ2−ＳｒＯ
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−ＣａＯ−Ａｌ2Ｏ3−ＭｇＯ−ＺｒＯ2
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−ＣａＯ−Ａｌ2Ｏ3−ＭｇＯ
等の組成物も好適に使用される。
【００３５】
前記酸化バリウム含有ガラスと組み合わされるフィラーはガラスセラミック焼結体の比誘電率を６以下（室温１ＭＨｚ）とする作用をなし、比誘電率が小さいクォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種が使用される。
【００３６】
前記酸化バリウム含有ガラスとフィラーは、焼成温度や最終的に得られるガラスセラミック焼結体の比誘電率、熱膨張特性などの目的に応じて適当な比率で混合される。前記酸化バリウム含有ガラスは、フィラー無添加では収縮開始温度は７００℃以下で、８５０℃以上では溶融してしまい、第２配線導体２ａ等を基体１に同時焼成により被着形成することができない。しかし、フィラーを混合することによって焼成温度を上昇させるとともにフィラーを液相焼結させるための液相を形成させることができる。また、成形体全体の収縮開始温度を上昇させることができるため、このフィラーの含有量の調整により第１配線導体２ａ等との同時焼成条件をマッチングさせることができる。
【００３７】
前記ガラスセラミック焼結体の酸化バリウム含有ガラスとフィラーの比率は、酸化バリウム含有ガラスが２０〜８０体積％、フィラーが８０〜２０体積％に特定される。この酸化バリウム含有ガラスとフィラーの量を上記の範囲とするのは酸化バリウム含有ガラスの量が２０体積％より少ない、言い換えればフィラーが８０体積％より多いと液相焼結することができずに高温で焼成する必要があり、その場合に融点が低い銅や銀、金またはこれらを主成分とする金属から成る第１配線導体２ａ等を基体１と同時焼成によって基体１の所定位置に被着形成させることができなくなる危険性があり、また酸化バリウム含有ガラスが８０体積％より多い、言い換えるとフィラーが２０体積％より少ないとガラスセラミック焼結体の焼結開始温度が低くなるために配線導体２と同時焼成できなくなる危険性があるためである。
【００３８】
また、前記フィラーは、酸化バリウム含有ガラスの屈伏点に応じ、その量を適宜調整することが望ましい。すなわち、酸化バリウム含有ガラスの屈伏点が４００〜７００℃と低い場合、低温での焼結性が高まるためフィラーの含有量は４０〜８０体積％と比較的多く配合できる。これに対して、酸化バリウム含有ガラスの屈伏点が７００〜８００℃と比較的高い場合、焼結性が低下するためフィラーの含有量は２０〜５０体積％と比較的少なく配合することが望ましい。
【００３９】
更に前記ガラスセラミック焼結体は、前記フィラー中および／またはガラス中にジルコニウム化合物（Ｚｒ化合物）を酸化ジルコニウム（ＺｒＯ2）換算で０．１〜３０質量％の割合で含有させておくことが重要である。
【００４０】
前記Ｚｒ化合物の含有はガラスセラミック焼結体の耐酸化性を高めるためであり、第１配線導体２ａ等の表面にニッケル等のめっきを施す際、基体１をめっき液やめっき用処理液に浸漬したとしても基体１が酸化、腐食するのを有効に防止することができ、これによって基体１の信頼性を確保することができる。
【００４１】
前記Ｚｒ化合物としては、例えば、ＺｒＯ2、ＺｒＳｉＯ2、ＣａＯ・ＺｒＯ2、ＺｒＢ2、ＺｒＰ2Ｏ7、ＺｒＢの群から選ばれる少なくとも１種が挙げられる。このＺｒ化合物は化合物粉末としてフィラー中の一成分として混合する。この場合、添加時のＺｒ化合物、特にＺｒＯ2のＢＥＴ比表面積によって、ガラスセラミック焼結体の耐薬品性が変化する傾向にあり、ＢＥＴ比表面積が２５ｍ2／ｇ以上であることが望ましく、ＢＥＴ比表面積が２５ｍ２／ｇよりも小さいと耐薬品性の改善効果が小さくなる傾向にある。また他の配合形態としては、酸化バリウム含有ガラスの一成分として酸化ジルコニウム（ＺｒＯ2）を含有させておいてもよい。
【００４２】
前記Ｚｒ化合物は、また酸化バリウム含有ガラス及び／又はフィラーへの添加量がＺｒＯ2換算で０．１質量％未満であると、ガラスセラミック焼結体の耐薬品性を改善する効果が不十分となり、基体１がめっき液や、フッ酸等のめっき前処理液等で酸化腐食され、外観不良や基体としての信頼性に劣化が生じてしまい、３０質量を超えると、焼結性が著しく低下し、基体としての機械的強度が不十分なものとなる。従って、Ｚｒ化合物の酸化バリウム含有ガラス及び／又はフィラーへの添加量はＺｒＯ2換算で０．１〜３０質量％の範囲に特定され、０．２〜１０質量％の範囲がより一層好ましい。
【００４３】
前記ガラスセラミック焼結体は、所定の量に秤量された酸化バリウム含有ガラス、フィラー、Ｚｒ化合物に、適当な成形の有機樹脂バインダーを添加した後、ドクターブレード法や圧延法、金型プレス法等の成形手段により任意の形状、例えば、シート状に成形し、しかる後、焼成することによって製作される。
【００４４】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４５】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成し、かかるガラスセラミック焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成さ
る第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００４６】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体を形成する５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体の線熱膨張係数が約１２×１０-6／℃であり、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線熱膨張係数に近似することから外部電気回路基板に半導体装置を実装させた後、熱が作用したとしても外部電気回路基板と半導体装置の基体との間には大きな熱応力が発生することはなく、その結果、半導体装置の基体下面の入出力パッドと外部電気回路基板の回路導体とを半田バンプ等を介して確実、強固に接続することができ、半導体素子を外部電気回路基板に高い信頼性をもって接続することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・入出力配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・出入力配線導体
５・・・・・コネクター
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、この出入力用配線導体（第２配線導体）に一端が接続されるとともに他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して搭載固定されるとともに、半導体素子の電極が入出力用配線導体（第１配線導体）、グランド用配線導体および出入力用配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
【特許文献１】
特開２００２−１６４４６６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、光通信や無線通信等の機器は電気信号が高周波領域に達するとともに、高速で伝送させることが要求されるようになってきており、従来の配線基板は基体を形成する酸化アルミニウム質焼結体の比誘電率が約１０（室温、１ＭＨｚ）と高いことから、基体に設けた第１配線導体、第２配線導体を伝わる電気信号の伝送速度が遅く、高周波の電気信号を高速で伝送させるという要求を満足させることができなかった。
【０００８】
またこの酸化アルミニウム質焼結体から成る基体はその線熱膨張係数が４×１０-6／℃〜７．５×１０-6／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂等の樹脂材で形成されており、その熱膨張係数が約１５×１０-6／℃程度であり、大きく相違することから、この熱膨張係数の相異に起因する熱応力が、基体下面の入出力用パッドと外部電気回路基板の回路導体とを接続している半田バンプ等に作用した場合、半田バンプ等に破断が生じ、半導体素子と外部電気回路との間で電気信号を正常に入出力させることができなくなってしまうという欠点もあった。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は配線導体に電気信号を高速で伝送させることを可能とするとともに内部に収容する半導体素子を外部電気回路に確実に接続することができる半導体素子収納用パッケージおよびそれを用いた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面にかけて導出されている第２配線導体と、前記基体に取着され、前記第２配線導体に電気的に接続されるコネクターと、を含んで構成される半導体素子収納用パッケージにおいて、前記基体が５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ２換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成され、前記基体の第２配線導体が形成された面と側面の間の切り欠きに臨む基体の上面に、前記コネクターの下部が当接されるとともに、該コネクターの下部に対向するコネクターの上部が露出されることを特徴とする。
【００１１】
また本発明は、上述の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とを有し、前記基体の搭載部に前記半導体素子を固定するとともに該半導体素子の各電極を前記第１配線導体および第２配線導体に電気的に接続し、該半導体素子を気密封止して成る半導体装置において、前記コネクターは金属の線材及び該線材の周囲を取り囲む絶縁体から成り、前記第２配線導体は前記半導体素子の気密封止領域の外部へ導出される導出部を有し、前記コネクターの線材の一端部を絶縁体より露出させるとともに、該線材の露出部と前記第２配線導体の導出部とを接続したことを特徴とする。
【００１２】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成し、かかるガラスセラミック焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成さ
る第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００１３】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体を形成する５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体の線熱膨張係数が約１２×１０-6／℃であり、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線熱膨張係数に近似することから外部電気回路基板に半導体装置を実装させた後、熱が作用したとしても外部電気回路基板と半導体装置の基体との間には大きな熱応力が発生することはなく、その結果、半導体装置の基体下面の入出力パッドと外部電気回路基板の回路導体とを半田バンプ等を介して確実、強固に接続することができ、半導体素子を外部電気回路基板に高い信頼性をもって接続することが可能となる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１５】
前記基体１は、５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成されており、その上面に半導体素子６を搭載するための搭載部１ａを有し、該搭載部１aに半導体素子６がガラス、樹脂、ロウ材等の接着剤を介して接着固定される。
【００１６】
前記基体１は、例えば、ＢａＯを５〜６０質量％含有するガラスに、フィラーとしてのクォーツ、クリストバライト、トリジマイト、エンスタタイト、フォルステライトの少なくとも１種と、有機樹脂バインダーとを添加混合し原料粉末を調整するとともに、これをドクターブレード法や圧延法、プレス金型法により所定形状に成形して成形体を得、しかる後、前記成形体を８５０℃〜１３００℃の温度で焼成することによって製作される。
【００１７】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１８】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって形成される。
【００１９】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００２０】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５に接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２１】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２２】
この第２配線導体４の基体１外表面側の一端はコネクター５と電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２３】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、銅のリード線等の金属の線材の周囲を、酸化アルミニウム質焼結体等の絶縁体で取り囲んだ構造である。
【００２４】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともに、ガラス、樹脂、ロウ材等の接着剤を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド配線導体２ｂに例えばボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２５】
この半導体装置１１は、基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２６】
また、この半導体装置１１に取着されているコネクター５に同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２７】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体を介してコネクター５に出力し、該コネクター５を介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともに、これらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２８】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、基体１を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成しておくことが重要である。
【００２９】
前記基体１を、５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成すると、かかるガラスセラミック焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから基体１に形成される第１配線導体２ａ、第２配線導体４を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００３０】
また前記基体１を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成すると、かかるガラスセラミック焼結体の線熱膨張係数が約１２×１０-6／℃であり、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線熱膨張係数に近似することから外部電気回路基板に半導体装置を実装させた後、熱が作用したとしても外部電気回路基板と半導体装置の基体１との間には大きな熱応力が発生することはなく、その結果、半導体装置の基体１下面の入出力パッド３ａと外部電気回路基板の回路導体とを半田バンプ等を介して確実、強固に接続することができ、半導体素子を外部電気回路に高い信頼性をもって接続することが可能となる。
【００３１】
また上述のガラスセラミック焼結体はその焼成温度が８５０〜１３００℃と低いことから、基体１と同時焼成により形成される第１配線導体２ａ等を比抵抗が２．５Ω・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、第１配線導体２ａ等に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確かつ確実に伝搬させることも可能となる。
【００３２】
なお、前記基体１を構成する、５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体において、酸化バリウム（ＢａＯ）を５〜６０質量％含有しているガラスを用いるのは該酸化バリウム含有ガラスは低軟化点でガラス量を少なくしてフィラーを多く添加することが可能となるためであり、酸化バリウムの量を５〜６０質量％の範囲とするのは、５質量％より少ないとガラスの低軟化点化が困難となり、また耐薬品性が著しく低下してしまうためである。特に酸化バリウムの量は２０〜４０質量％が望ましい。
【００３３】
また前記ガラスセラミック焼結体の酸化バリウム含有ガラスはその屈伏点が４００〜８００℃に特定され、特に４００〜７００℃であることが望ましい。これは酸化バリウム含有ガラスとフィラーとから成る成形体を焼成してガラスセラミック焼結体を作製する際、有機樹脂バインダーを混合しているが、焼成時に前記有機樹脂バインダーを効率良く除去するとともに、基体１と同時に形成される第１配線導体２ａ等との焼成条件をマッチングさせるためであり、屈伏点が４００℃より低いと、低い温度で焼成が開始され、焼結開始温度が６００〜８００℃である第１配線導体２ａ等を構成する銀、銅、金等は基体１の焼成と同時に基体１に焼成によって被着形成するのが困難となり、また成形体の緻密化が低温で開始するため有機樹脂バインダーの分解揮散が困難となり、基体１内に有機樹脂バインダーが残留し、特性に悪影響を及ぼす危険性があるためである。一方、屈伏点が８００℃より高いと酸化バリウム含有ガラスの量を多くしないと焼結しにくくなるため、高価な酸化バリウム含有ガラスを大量に必要とするために焼結体のコストを高めることになってしまう。
【００３４】
前記酸化バリウム含有ガラスとしては、例えば、
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3−ＣａＯ
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3−ＴｉＯ2−ＳｒＯ
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−ＣａＯ−Ａｌ2Ｏ3−ＭｇＯ−ＺｒＯ2
ＳｉＯ2−ＢａＯ−Ｂ2Ｏ3−ＣａＯ−Ａｌ2Ｏ3−ＭｇＯ
等の組成物も好適に使用される。
【００３５】
前記酸化バリウム含有ガラスと組み合わされるフィラーはガラスセラミック焼結体の比誘電率を６以下（室温１ＭＨｚ）とする作用をなし、比誘電率が小さいクォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種が使用される。
【００３６】
前記酸化バリウム含有ガラスとフィラーは、焼成温度や最終的に得られるガラスセラミック焼結体の比誘電率、熱膨張特性などの目的に応じて適当な比率で混合される。前記酸化バリウム含有ガラスは、フィラー無添加では収縮開始温度は７００℃以下で、８５０℃以上では溶融してしまい、第２配線導体２ａ等を基体１に同時焼成により被着形成することができない。しかし、フィラーを混合することによって焼成温度を上昇させるとともにフィラーを液相焼結させるための液相を形成させることができる。また、成形体全体の収縮開始温度を上昇させることができるため、このフィラーの含有量の調整により第１配線導体２ａ等との同時焼成条件をマッチングさせることができる。
【００３７】
前記ガラスセラミック焼結体の酸化バリウム含有ガラスとフィラーの比率は、酸化バリウム含有ガラスが２０〜８０体積％、フィラーが８０〜２０体積％に特定される。この酸化バリウム含有ガラスとフィラーの量を上記の範囲とするのは酸化バリウム含有ガラスの量が２０体積％より少ない、言い換えればフィラーが８０体積％より多いと液相焼結することができずに高温で焼成する必要があり、その場合に融点が低い銅や銀、金またはこれらを主成分とする金属から成る第１配線導体２ａ等を基体１と同時焼成によって基体１の所定位置に被着形成させることができなくなる危険性があり、また酸化バリウム含有ガラスが８０体積％より多い、言い換えるとフィラーが２０体積％より少ないとガラスセラミック焼結体の焼結開始温度が低くなるために配線導体２と同時焼成できなくなる危険性があるためである。
【００３８】
また、前記フィラーは、酸化バリウム含有ガラスの屈伏点に応じ、その量を適宜調整することが望ましい。すなわち、酸化バリウム含有ガラスの屈伏点が４００〜７００℃と低い場合、低温での焼結性が高まるためフィラーの含有量は４０〜８０体積％と比較的多く配合できる。これに対して、酸化バリウム含有ガラスの屈伏点が７００〜８００℃と比較的高い場合、焼結性が低下するためフィラーの含有量は２０〜５０体積％と比較的少なく配合することが望ましい。
【００３９】
更に前記ガラスセラミック焼結体は、前記フィラー中および／またはガラス中にジルコニウム化合物（Ｚｒ化合物）を酸化ジルコニウム（ＺｒＯ2）換算で０．１〜３０質量％の割合で含有させておくことが重要である。
【００４０】
前記Ｚｒ化合物の含有はガラスセラミック焼結体の耐酸化性を高めるためであり、第１配線導体２ａ等の表面にニッケル等のめっきを施す際、基体１をめっき液やめっき用処理液に浸漬したとしても基体１が酸化、腐食するのを有効に防止することができ、これによって基体１の信頼性を確保することができる。
【００４１】
前記Ｚｒ化合物としては、例えば、ＺｒＯ2、ＺｒＳｉＯ2、ＣａＯ・ＺｒＯ2、ＺｒＢ2、ＺｒＰ2Ｏ7、ＺｒＢの群から選ばれる少なくとも１種が挙げられる。このＺｒ化合物は化合物粉末としてフィラー中の一成分として混合する。この場合、添加時のＺｒ化合物、特にＺｒＯ2のＢＥＴ比表面積によって、ガラスセラミック焼結体の耐薬品性が変化する傾向にあり、ＢＥＴ比表面積が２５ｍ2／ｇ以上であることが望ましく、ＢＥＴ比表面積が２５ｍ２／ｇよりも小さいと耐薬品性の改善効果が小さくなる傾向にある。また他の配合形態としては、酸化バリウム含有ガラスの一成分として酸化ジルコニウム（ＺｒＯ2）を含有させておいてもよい。
【００４２】
前記Ｚｒ化合物は、また酸化バリウム含有ガラス及び／又はフィラーへの添加量がＺｒＯ2換算で０．１質量％未満であると、ガラスセラミック焼結体の耐薬品性を改善する効果が不十分となり、基体１がめっき液や、フッ酸等のめっき前処理液等で酸化腐食され、外観不良や基体としての信頼性に劣化が生じてしまい、３０質量を超えると、焼結性が著しく低下し、基体としての機械的強度が不十分なものとなる。従って、Ｚｒ化合物の酸化バリウム含有ガラス及び／又はフィラーへの添加量はＺｒＯ2換算で０．１〜３０質量％の範囲に特定され、０．２〜１０質量％の範囲がより一層好ましい。
【００４３】
前記ガラスセラミック焼結体は、所定の量に秤量された酸化バリウム含有ガラス、フィラー、Ｚｒ化合物に、適当な成形の有機樹脂バインダーを添加した後、ドクターブレード法や圧延法、金型プレス法等の成形手段により任意の形状、例えば、シート状に成形し、しかる後、焼成することによって製作される。
【００４４】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４５】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成し、かかるガラスセラミック焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成さ
る第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００４６】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体を形成する５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ2換算で０．１乃至３０質量％含有しているガラスセラミック焼結体の線熱膨張係数が約１２×１０-6／℃であり、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線熱膨張係数に近似することから外部電気回路基板に半導体装置を実装させた後、熱が作用したとしても外部電気回路基板と半導体装置の基体との間には大きな熱応力が発生することはなく、その結果、半導体装置の基体下面の入出力パッドと外部電気回路基板の回路導体とを半田バンプ等を介して確実、強固に接続することができ、半導体素子を外部電気回路基板に高い信頼性をもって接続することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・入出力配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・出入力配線導体
５・・・・・コネクター
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
Claims (2)
- ４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面にかけて導出されている第２配線導体と、前記基体に取着され、前記第２配線導体に電気的に接続されるコネクターと、を含んで構成される半導体素子収納用パッケージにおいて、
前記基体が５乃至６０質量％のＢａＯを含有する屈伏点が４００乃至８００℃のガラス２０乃至８０体積％と、クォーツ、クリストバライト、トリジマイト、エンスタタイトの少なくとも１種から成るフィラー２０乃至８０体積％とから成り、前記ガラス及び／またはフィラー中にＺｒ化合物がＺｒＯ２換算で０．１乃至３０質量％含有しているガラスセラミック焼結体で形成され、
前記基体の第２配線導体が形成された面と側面の間の切り欠きに臨む基体の上面に、前記コネクターの下部が当接されるとともに、該コネクターの下部に対向するコネクターの上部が露出されることを特徴とする半導体素子収納用パッケージ。 - 請求項１に記載の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とを有し、前記基体の搭載部に前記半導体素子を固定するとともに該半導体素子の各電極を前記第１配線導体および第２配線導体に電気的に接続し、該半導体素子を気密封止して成る半導体装置において、
前記コネクターは金属の線材及び該線材の周囲を取り囲む絶縁体から成り、前記第２配線導体は前記半導体素子の気密封止領域の外部へ導出される導出部を有し、前記コネクターの線材の一端部を絶縁体より露出させるとともに、該線材の露出部と前記第２配線導体の導出部とを接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277121A JP3847237B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277121A JP3847237B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119437A JP2004119437A (ja) | 2004-04-15 |
| JP3847237B2 true JP3847237B2 (ja) | 2006-11-22 |
Family
ID=32272809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277121A Expired - Fee Related JP3847237B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847237B2 (ja) |
-
2002
- 2002-09-24 JP JP2002277121A patent/JP3847237B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004119437A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847237B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP4077770B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3811447B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847236B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4540297B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
| JP2004158572A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4303564B2 (ja) | 半導体装置 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3784221B2 (ja) | 配線基板およびその製造方法 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847250B2 (ja) | 半導体装置の実装構造 | |
| JP4028673B2 (ja) | 配線基板 | |
| JP3808423B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3439964B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004207523A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847249B2 (ja) | 半導体装置 | |
| JP3808421B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4480390B2 (ja) | 半導体装置の実装構造 | |
| JP2004158573A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3811459B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A977 | Report on retrieval |
Effective date: 20060210 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Effective date: 20060712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |