JP4028673B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4028673B2
JP4028673B2 JP2000115684A JP2000115684A JP4028673B2 JP 4028673 B2 JP4028673 B2 JP 4028673B2 JP 2000115684 A JP2000115684 A JP 2000115684A JP 2000115684 A JP2000115684 A JP 2000115684A JP 4028673 B2 JP4028673 B2 JP 4028673B2
Authority
JP
Japan
Prior art keywords
glass
crystal phase
sio
porcelain
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000115684A
Other languages
English (en)
Other versions
JP2000335959A (ja
Inventor
吉健 寺師
信也 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2000335959A publication Critical patent/JP2000335959A/ja
Application granted granted Critical
Publication of JP4028673B2 publication Critical patent/JP4028673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子収納用パッケージや多層配線基板等に適用される配線基板に関するものであり、特に、銅や銀と同時焼成が可能であり、また、プリント基板などの有機樹脂からなる外部回路基板に対し、高い信頼性をもって実装可能であり、配線基板における絶縁基板として用いられる高周波用磁器組成物および高周波用磁器、並びにその製造方法に関するものである。
【0002】
【従来技術】
従来より、セラミック多層配線基板としては、アルミナ質焼結体からなる絶縁基板の表面または内部にタングステンやモリブデンなどの高融点金属からなる配線層が形成されたものが最も普及している。
【0003】
また、最近に至り、高度情報化時代を迎え、使用される周波数帯域はますます高周波化に移行しつつある。このような、高周波の信号の伝送を必要とする高周波配線基板においては、高周波信号を損失なく伝送する上で、配線層を形成する導体の抵抗が小さいこと、また絶縁基板の高周波領域での誘電損失が小さいことが要求される。
【0004】
ところが、従来のタングステン(W)や、モリブデン(Mo)などの高融点金属は導体抵抗が大きく、信号の伝搬速度が遅く、また、1GHz以上の高周波領域の信号伝搬も困難であることから、W、Moなどの金属に代えて銅、銀、金などの低抵抗金属を使用することが必要となっている。
【0005】
このような低抵抗金属からなる配線層は、融点が低く、アルミナと同時焼成することが不可能であるため、最近では、ガラス、またはガラスとセラミックスとの複合材料からなる、いわゆるガラスセラミックスを絶縁基板として用いた配線基板が開発されつつある。
【0006】
例えば、特開昭60−240135号のように、ホウケイ酸亜鉛系ガラスに、Al23、ジルコニア、ムライトなどのフィラーを添加したものを低抵抗金属と同時焼成した多層配線基板や、特開平5−298919号のように、ムライトやコージェライトを結晶相として析出させたガラスセラミック材料が提案されている。
【0007】
また、多層配線基板や半導体素子収納用パッケージなどの配線基板をマザーボードなどの有機樹脂を含むプリント基板に実装する上で、絶縁基板とプリント基板との熱膨張差に起因して発生する応力により実装部分が剥離したり、クラックなどが発生するのを防止する観点から、絶縁基板の熱膨張係数がプリント基板のそれと近似していることが望まれる。
【0008】
そこで、本出願人は、先に特開平9−17904号に開示されるように、結晶化が可能なリチウム珪酸ガラスを用いることにより、絶縁基板の熱膨張係数を高めることができることを提案した。
【0009】
また、特開平10−120436号公報によれば、ディオプサイド結晶相と、アルミナ、ムライト、ガーナイト、ウイレマイト粉末を添加することにより、2GHzでの誘電率が7.3〜8.3、誘電損失が3〜7×10-4の高周波特性に優れた磁器が得られるとしている。
【0010】
【発明が解決しようとする課題】
しかしながら、特開平9−17904号に開示されるようにアルカリ金属を含有するガラスを用いる方法では、長時間高温多湿雰囲気に曝されると、アルカリ金属が大気中の水分と反応し表面にシリケート結晶相が析出して表面が変質してしまう場合があった。
【0011】
また、特開平10−120436号公報のガラスセラミック材料によれば、2GHz以下の高周波帯での誘電損失を低減できるものの、誘電率や熱膨張係数等の特性を制御できるには至っていないものであった。
【0012】
従って、本発明は、金、銀、銅を配線導体として多層化が可能な800〜1000℃での焼成が可能であるとともに、プリント基板の熱膨張係数と近似した熱膨張係数に制御可能であり、高周波領域においても低誘電率でかつ誘電損失が低い磁器を絶縁基板として具備する配線基板を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明者は、上記課題を鋭意検討した結果、SiO、Al、MgOおよびCaOを含むか、または、SiO、Al、MgO、SrOおよびCaOを含み、ディオプサイド型酸化物結晶相を析出可能なガラスに対して、クォーツおよび/またはアモルファスシリカおよびMgを含有する特定の成分を特定の比率で配合した組成物を用い、これを成形後、焼成することによって、低誘電率で、かつGaAs等のチップ部品やプリント基板の熱膨張係数と近似した熱膨張係数に制御でき、1GHz以上の高周波領域においても低誘電損失を有する磁器が得られ、該磁器が配線基板の絶縁基板として好適に用いられることを知見し、本発明に至った。
【0014】
即ち、本発明の配線基板は、SiO、Al、MgOおよびCaOを含み、ディオプサイド型酸化物結晶相を析出可能なガラスを50〜95重量%と、クォーツおよび/またはアモルファスシリカを合量で〜49.9重量%と、MgO、MgCO、Mg(OH)およびMgとSiとの複合酸化物の群から選ばれる少なくとも1種をMgO換算量で0.1〜20重量%との割合で含有する混合物を成形後、焼成してなるディオプサイド型酸化物結晶相を主結晶相とした磁器を絶縁基板とし、かつ該絶縁基板の底面に取りつけたボール状端子を具備することを特徴とするものである。
【0015】
ここで、前記ガラスが、SiO245〜55重量%と、Al233〜10重量%と、MgO13〜24重量%と、CaO20〜30重量%からなること、また、前記ガラスが、さらにSrOを含有してもよく、この場合には、前記ガラスが、SiO245〜55重量%と、Al233〜10重量%と、MgO13〜24重量%と、SrO10〜24重量%と、CaO8〜20重量%と、からなることが望ましい。
【0016】
さらに、前記絶縁基板が、さらに、クォーツ結晶相とMgSiO3結晶相および/またはMg2SiO4結晶相とを含有し、且つ室温から400℃における熱膨張係数が8.5ppm/℃以上、誘電率が7以下、60〜77GHzでの誘電損失が20×10-4以下であることが望ましい。
【0017】
【発明の実施の形態】
本発明の半導体素子収納用パッケージの絶縁基板をなす磁器組成物は、SiO2、Al23、MgOおよびCaOを含むか、または、SiO2、Al23、MgO、SrOおよびCaOを含み、ディオプサイド型酸化物結晶相を析出可能なガラス50〜95重量%と、クォーツおよび/またはアモルファスシリカの総量で5〜49.9重量%と、MgO、MgCO3、Mg(OH)2およびMgとSiとの複合酸化物から選ばれる少なくとも1種のMgO換算量0.1〜20重量%との割合で含有するものである。
【0018】
各成分組成を上記の範囲に限定したのは、上記ガラスが50重量%よりも少ないと、1000℃以下の温度での焼成により磁器を緻密化させることが困難であり、95重量%よりも多いと、ガラスの結晶化が不十分となり、誘電損失の大きなガラス相が残留し、磁器の高周波での誘電損失が増大するためである。ガラスの特に望ましい範囲は、60〜85重量%である。
【0019】
クォーツおよび/またはアモルファスシリカの総量が重量%よりも少ないと、ガラスの残存率が高くなり、誘電損失が大きくなる。逆に、49.9重量%を越えると、難焼結性となり、1000℃以下の焼成温度で緻密化することができない。クォーツおよび/またはアモルファスシリカの総量の望ましい範囲は、15〜40重量%である。
【0020】
さらに、MgO、MgCO3、Mg(OH)2およびMgとSiとの複合酸化物から選ばれる少なくとも1種のMgO換算量が0.1重量%より少ないと誘電損失を下げる効果が小さく、20重量%より多いと1000℃にて磁器を緻密化させることが困難となり上述した低抵抗金属との同時焼成ができないためである。
【0021】
ここで、前記ディオプサイド型酸化物結晶相を析出可能なガラスは、ガラスの軟化点が500〜800℃であることが望ましく、その組成はSiO245〜55重量%、Al233〜10重量%、MgO13〜24重量%、CaO20〜30重量%の割合であること、またはSiO245〜55重量%、Al233〜10重量%、MgO13〜24重量%、SrO10〜24重量%、CaO8〜20重量%の割合であることが望ましい。
【0022】
上記2種類のガラスのうち、Srを含むガラスについては、焼成温度を低める効果がある。
【0023】
また、上記のガラスからのディオプサイド型酸化物結晶相の析出割合を高める上では、ガラス中におけるCaOとMgOの合計量が35〜44重量%であることが望ましい。
【0024】
上記磁器組成物を用い、磁器を製造するには、上述したSiO2、Al23、MgOおよびCaOを含むか、またはSiO2、Al23、MgO、SrOおよびCaOを含み、ディオプサイド型酸化物結晶相を析出可能な結晶化ガラスと、クォーツおよび/またはアモルファスシリカと、MgO、MgCO3、Mg(OH)2およびMgとSiとの複合酸化物から選ばれる少なくとも1種とからなる上記組成物の混合粉末を用いて、ドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法の周知の成型法により所定形状の成形体を作製した後、該成形体を800〜1000℃の酸化性雰囲気または非酸化性雰囲気中で焼成してディオプサイド型酸化物結晶相を主結晶相として析出させることにより作製することができる。
【0025】
本発明によれば、上記のガラス組成物を用いることによって、フィラーとしてSiO2のような高融点化物質を含有するにもかかわらず、1000℃以下、特に950℃以下、さらには930℃以下での焼成が可能であることから、後述するように配線基板の配線層として多用されている銅および/または銀との同時焼成が可能である。
【0026】
ここで、クォーツを添加する場合には、焼成によりクォーツの他にクリストバライト、トリジマイトなどに相変態してもよいが、クリストバライトは、200℃付近に熱膨張係数の屈曲点を有することから熱膨張挙動、誘電特性の点でクォーツとして残存することが望ましい。
【0027】
上記の態様の磁器組成物は、800〜1000℃の温度範囲での焼成によって相対密度97%以上まで緻密化することができ、これによって形成される磁器の全体組成としては、Si、Al、MgおよびCaの各金属元素の酸化物換算による合量を100重量%とした時、SiO2を55〜75重量%、Al23を3〜5重量%、MgOを10〜14重量%、CaO15〜21重量%、またはSiO2を55〜75重量%、Al23を3〜5重量%、MgOを10〜14重量%、SrOを15〜23重量%、CaO14〜19重量%の割合から構成されることが望ましい。
【0028】
一般に、Al23やSiO2を含むガラス相の熱膨張係数は4〜5ppm/℃と低い。これに対し、Ca(Mg,Al)(Si,Al)26のディオプサイド型酸化物結晶相は、約8〜9ppm/℃の高熱膨張特性を有することから、上記組成のガラスよりディオプサイド型酸化物結晶相を析出させることにより、高熱膨張化することができる。また、ディオプサイド型酸化物結晶相は、6〜8の誘電率を有し、かつ高周波帯での誘電損失が小さい材料である。
【0029】
本発明の配線基板における磁器組成物によれば、ガラス、クォーツおよびアモルファスシリカ(熱膨張係数2〜5ppm/℃)量を制御することによって、熱膨張係数や誘電率等を任意に調整することができる。
【0030】
本発明によれば、上記組成のガラスに対して、フィラーとしてクォーツを添加することにより、磁器中にディオプサイド型酸化物結晶相を主結晶相として析出させるとともに、13〜20ppm/℃の高熱膨張係数を有するクォーツ結晶相を含有させることにより、磁器の熱膨張係数を8.5ppm/℃以上に高めることができる。その結果、磁器とプリント基板等の有機樹脂からなる外部回路基板との熱膨張係数差を小さくできることから、該磁器を本発明の配線基板の絶縁基板として用いるために、実装の信頼性を高めることができる。
【0031】
また、クォーツの誘電率が4〜4.5であることから、磁器の誘電率を7以下とすることができ、基板の高周波信号への影響を小さくできるとともに、クォーツはミリ波帯での誘電損失が小さい材料であることから、磁器の高周波帯での誘電損失を小さくすることができることから、高周波帯、特にミリ波帯での信号の伝送特性が向上する。
【0032】
さらに、本発明によれば、上記組成のガラスに対して、フィラーとしてアモルファスシリカを主として添加することにより、磁器中ディオプサイド型酸化物結晶相を析出させるとともに、その粒界をアモルファスシリカ相により主として形成することにより、アモルファスシリカの誘電率が3.8〜4.2と低いことから、磁器の誘電率を5.9以下とすることができ、高周波用配線基板等に用いる場合、高周波信号の伝送特性への基板の影響が小さくすることが可能となる。さらに、アモルファスシリカはミリ波帯での誘電損失が小さい材料であることから、磁器の高周波帯での誘電損失を小さくすることができる。
【0033】
また、MgSiO3結晶相およびMg2SiO4結晶相は、それぞれ、誘電率5〜6、5〜6、熱膨張係数7〜8ppm/℃、8〜9ppm/℃であり、特に高周波領域での誘電損失が小さい材料であることから、磁器の誘電損失を低減する働きをなす。
【0034】
したがって、上述した高周波用磁器中にクォーツ結晶相および/またはアモルファスシリカ相およびMgSiO3結晶相および/またはMg2SiO4 結晶相を存在させることによって、室温から400℃における熱膨張係数が8.5ppm/℃以上、誘電率が7以下、60〜77GHzでの誘電損失が20×10-4以下の特性に制御可能である。
【0035】
また、上記のようにして作製された磁器は、図1の磁器組織の概略図に示すように、結晶相として、ガラスから析出する少なくともMgとCaとSiとAlとを含むディオプサイド型酸化物結晶相Ca(Mg,Al)(Si,Al)(DI)を主結晶相とし、それ以外に、SiO系結晶相としてクォーツ(Si)、およびMgSiOで表されるエンスタタイト型結晶相(MS)および/またはMgSiOで表されるフォルステライト型結晶相(MS)を含有するものであり、それ以外にも、アモルファスシリカ相(AM)、さらにCaMgSi(akermanite)、CaMgSiO(monticellite)、CaMgSi(merwinite)等高熱膨張を有する類似の相が析出してもよい。さらに、磁器中にはMgOが残存してもよい上記磁器組成物は、高周波帯での誘電損失が低いことから1GHz以上、特に20GHz以上、さらには50GHz以上、またさらには70GHz以上の高周波用配線基板の絶縁層を形成するのに好適である。本発明の配線基板の絶縁基板として上記磁器を用いる場合、高周波信号の伝送特性への影響を低減するため、誘電率が7以下、特に5.9以下と低いことが望ましい。
【0036】
その場合、絶縁基板の室温から400℃における熱膨張係数は、実装するチップ部品等やプリント基板等の熱膨張係数に近似するように前述したように、基板を構成する磁器の組成、組織を制御して、適宜調整することが望ましい。
【0037】
これは、上記絶縁基板の熱膨張係数が実装されるプリント基板のそれと差がある場合、半田実装時や半導体素子の作動停止による繰り返し温度サイクルによって、プリント基板とパッケージとの実装部に熱膨張差に起因する応力が発生し、実装部にクラック等が発生し、実装構造の信頼性を損ねてしまうためである。
【0038】
具体的には、プリント基板との整合を図る上ではプリント基板との熱膨張係数の差が2ppm/℃以下であることが望ましい。
【0039】
具体的に、上記高周波用磁器組成物を用いて、配線層を具備する配線基板を製造する方法について説明する。
上述した組成物からなる混合粉末に、適当な有機溶剤、溶媒を用い混合してスラリーを調製し、これを従来周知のドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法により、シート状に成形する。そして、このシート状成形体に所望によりスルーホールを形成した後、スルーホール内に、銅、金、銀のうちの少なくとも1種を含む金属ペーストを充填する。そして、シート状成形体表面には、高周波信号が伝送可能な高周波線路パターン等に前記金属ペーストを用いてスクリーン印刷法、グラビア印刷法などによって配線層の厚みが5〜30μmとなるように、印刷塗布する。
【0040】
その後、複数のシート状成形体を位置合わせして積層圧着し、800〜1000℃の窒素ガスや窒素−酸素混合ガス等の非酸化性雰囲気で焼成することにより、配線基板を作製することができる。そして、この配線基板の表面に、適宜、半導体素子等のチップ部品を搭載し、配線層と信号の伝達が可能なように接続する。
【0041】
接続方法としては、配線層上に直接搭載させて接続させたり、あるいは50μm程度の樹脂、Ag−エポキシ、Ag−ガラス、Au−Si等の樹脂、金属、セラミックス等の接着剤によりチップ部品を絶縁基板表面に固着し、ワイヤーボンディングや、TABテープなどにより配線層と半導体素子とを接続する。
【0042】
なお、この半導体素子としては、Si系やGaAs系等のチップ部品が使用できるが、特に熱膨張係数の近似性の点では、最もGaAs系のチップ部品の実装に有効である。
【0043】
さらに、半導体素子が搭載された配線基板表面に、絶縁基板と同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなり、電磁波遮蔽性を有するキャップをガラス、樹脂、ロウ材等の接着剤により接合してもよく、これにより半導体素子を気密に封止することができる。
【0044】
本発明の半導体素子収納用パッケージの具体的な構造とその実装構造について図2をもとに説明する。図2は、接続端子がボール状端子からなるボールグリッドアレイ(BGA)型パッケージの概略断面図である。
【0045】
図2によれば、パッケージAは、絶縁材料からなる絶縁基板1と蓋体2によりキャビティ3が形成されており、そのキャビティ3内には、GaAs等のチップ部品4が前述の接着剤により実装されている。
【0046】
また、絶縁基板1の表面および内部には、チップ部品4と電気的に接続された配線層5が形成されている。この配線層5は、高周波信号の伝送時に導体損失を極力低減するために、銅、銀あるいは金などの低抵抗金属からなることが望ましい。また、この配線層5に1GHz以上の高周波信号を伝送する場合には、高周波信号が損失なく伝送されることが必要となるため、配線層5は周知のストリップ線路、マイクロストリップ線路、コプレーナ線路、誘電体導波管線路のうちの少なくとも1種から構成される。
【0047】
また、図2のパッケージAにおいて、絶縁基板1の底面には、接続用電極層6が被着形成されており、パッケージA内の配線層5と接続されている。そして、接続用電極層6には、半田などのロウ材7によりボール状端子8が被着形成されている。
【0048】
また、上記パッケージAを外部回路基板Bに実装するには、図2に示すように、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などの有機樹脂を含む絶縁材料からなる絶縁基板9の表面に配線導体10が形成された外部回路基板Bに対して、ロウ材を介して実装される。具体的には、パッケージAにおける絶縁基板1の底面に取付けられているボール状端子8と、外部回路基板Bの配線導体10とを当接させてPb−Snなどの半田等のロウ材11によりロウ付けして実装される。また、ボール状端子8自体を溶融させて配線導体10と接続させてもよい。
【0049】
本発明によれば、このようなボール状端子8を介在したロウ付けによりプリント基板等の外部回路基板に実装されるような表面実装型のパッケージにおいて、外部回路基板の絶縁基板との熱膨張差を従来のセラミック材料よりも小さくできることから、かかる実装構造に対して、熱サイクルが印加された場合においても、実装部での応力の発生を抑制することができる結果、実装構造の長期信頼性を高めることができる。
【0050】
【実施例】
(実施例1)
下記の組成からなる2種のディオプサイド型酸化物結晶相を析出可能な結晶化ガラスを準備した。
ガラスA:SiO250重量%−Al235.5重量%
−MgO18.5重量%−CaO26重量%
ガラスB:SiO252重量%−Al235重量%
−MgO18重量%−CaO25重量%
そして、この結晶化ガラス粉末に対して、平均粒径が5μmのクオーツあるいは平均粒径が2μmのアモルファスシリカ粉末を用いて、表1、表2の組成となるように混合した。そして、この混合物に有機バインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により厚さ300μmのグリーンシートを作製した。そして、このグリーンシートを10〜15枚積層し、50℃の温度で100kg/cm2 の圧力を加えて熱圧着した。得られた積層体を水蒸気含有/窒素雰囲気中、700℃で脱バインダ処理を行った後、乾燥窒素中で表1、表2の条件で焼成し絶縁基板用磁器を得た。
【0051】
得られた磁器について誘電率、誘電損失を以下の方法で評価した。測定は形状、直径2〜7mm、厚み1.5〜2.5mmの形状に切り出し、60GHzにてネットワークアナライザー、シンセサイズドスイーパーを用いて誘電体円柱共振器法により行った。測定では、NRDガイド(非放射性誘電体線路)で、誘電体共振器の励起を行い、TE021、TE031モードの共振特性より、誘電率、誘電損失を算出した。
【0052】
また、室温から400℃における熱膨張曲線をとり、熱膨張係数を算出した。さらに、焼結体中における主たる結晶相をX線回折チャートから同定した。結果は表1、表2に示した。
【0053】
また、一部の試料については、フィラー成分として、クォーツおよび/またはアモルファスシリカに代わり、ZrO2粉末、CaZrO3粉末を用いて同様に磁器を作製し評価した(試料No.12〜14、30〜32)。また、上記結晶化ガラスA、Bに代わり、以下の組成からなるガラスCを用いて同様に評価を行った(試料No.33、34)。
【0054】
ガラスC:SiO210.4重量%−Al232.5重量%
−B2345.3重量%−CaO35.2重量%
−Na2O6.6重量%
【0055】
【表1】
Figure 0004028673
【0056】
【表2】
Figure 0004028673
【0057】
表1、2の結果から明らかなように、SiO2、Al23、MgOおよびCaOを含むガラス量が、95重量%を越える試料No.1、19では、誘電損失が20×10-4を越えてしまい、フィラーであるクォーツ、アモルファスシリカ、MgとSiとの複合酸化物のいずれかの量が所定量を超える試料No.15〜17、26では、低温で焼結することが困難であり、緻密化しなかった。
【0058】
試料No.12〜14、30〜32は、ガラスへの添加成分として、ZrO2やCaZrO3を配合したものであるが、焼結体中にZrO2やCaZrO3などが析出し、誘電損失が増大した。また、ガラスとして、B23を多く含むガラスCを用いた試料No.33では溶融してしまい、また、試料No.34では、Bを含むガラスが多く残留し、誘電損失が大きくなる傾向にあった。
【0059】
これに対して、本発明に従い、特定量のクォーツ粉末を主として添加した試料No.2〜11、18、20〜25、27〜29では、磁器中にクォーツ相の析出が見られ、また、いずれも熱膨張係数が8.5ppm/℃以上、60GHzの測定周波数にて、誘電率7以下、誘電損失が20×10-4以下の優れた特性を有するものであった。
【0060】
(実施例2)
下記の組成からなる2種のディオプサイド型酸化物結晶相を析出可能な結晶化ガラスDおよびEに対して、平均粒径が2μmの表3、4に示す添加物粉末を用いて、焼成後の磁器が表3、4の組成となるように混合し、実施例1と同様に磁器を作製し、同様に評価した。結果は、表3、4に示した。
【0061】
Figure 0004028673
【0062】
【表3】
Figure 0004028673
【0063】
【表4】
Figure 0004028673
【0064】
表3、4の結果から明らかなように、SiO2、Al23、MgO、SrO、CaOを含むガラス量が、95重量%を越える試料No.35、52では、誘電損失が20×10-4を越えてしまい、フィラーであるクォーツ、アモルファスシリカ、MgとSiとの複合酸化物のいずれかの量が所定量を超える試料No.48〜50、59では、低温で焼結することが困難であり、緻密化しなかった。
【0065】
試料No.45〜47、63〜65は、ガラスへの添加成分として、ZrO2やCaZrO3を配合したものであるが、焼結体中にZrO2やCaZrO3などが析出し、誘電損失が増大した。
【0066】
これに対して、本発明に従い、特定量のクォーツ粉末を主として添加した試料No.36〜44、51、53〜58、60〜62では、磁器中にクォーツ相の析出が見られ、また、いずれも熱膨張係数が8.5ppm/℃以上、60GHzの測定周波数にて、誘電率7以下、誘電損失が20×10-4以下の優れた特性を有するものであった。
【0067】
【発明の効果】
以上詳述した通り、本発明の高周波用磁器組成物によれば、1000℃以下の低温にて焼成できることから、銅などの低抵抗金属による配線層を形成でき、しかも1GHz以上の高周波領域において、低誘電率、低誘電損失を有することから、高周波信号を極めて良好に損失なく伝送することができる。
【0068】
しかも、この組成物を用いて得られる磁器は、GaAsチップあるいはプリント基板と近似した熱膨張特性に制御できることから、GaAsチップを実装した場合、あるいは有機樹脂を含む絶縁基板を具備するプリント基板などのマザーボードに対してロウ材等により実装した場合において優れた耐熱サイクル性を有し、高信頼性の実装構造を提供できる。
【図面の簡単な説明】
【図1】本発明の組成物を焼成して得られる磁器の組織を説明するための概略図である。
【図2】本発明の組成物を焼成した磁器を用いた高周波用配線基板の一例である半導体素子収納用パッケージの実装構造の一例を説明するための概略断面図である。
【符号の説明】
DI ディオプサイド型酸化物結晶相
Si SiO2結晶相
AM アモルファスシリカ相
G 非晶質(ガラス)相
MS MgSiO3(エンスタタイト)結晶相
2S Mg2SiO4(フォルステライト)結晶相
A 半導体素子収納用パッケージ
B 外部回路基板
1 絶縁基板
2 蓋体
3 キャビティ
4 チップ部品
5 配線層
6 接続用電極層
7 ロウ材
8 ボール状端子
9 絶縁基板
10 配線導体
11 ロウ材

Claims (5)

  1. SiO、Al、MgOおよびCaOを含み、ディオプサイド型酸化物結晶相を析出可能なガラスを50〜95重量%と、クォーツおよび/またはアモルファスシリカを合量で〜49.9重量%と、MgO、MgCO、Mg(OH)およびMgとSiとの複合酸化物の群から選ばれる少なくとも1種をMgO換算量で0.1〜20重量%との割合で含有する混合物を成形後、焼成してなるディオプサイド型酸化物結晶相を主結晶相とした磁器を絶縁基板とし、かつ該絶縁基板の底面に取りつけたボール状端子を具備することを特徴とする配線基板。
  2. 前記ガラスが、SiO45〜55重量%と、Al3〜10重量%と、MgO13〜24重量%と、CaO20〜30重量%と、からなることを特徴とする請求項1記載の配線基板。
  3. 前記ガラスが、さらにSrOを含有することを特徴とする請求項1記載の配線基板。
  4. 前記ガラスが、SiO45〜55重量%と、Al3〜10重量%と、MgO13〜24重量%と、SrO10〜24重量%と、CaO8〜20重量%からなることを特徴とする請求項3記載の配線基板。
  5. 前記絶縁基板が、さらに、クォーツ結晶相とMgSiO結晶相および/またはMgSiO結晶相とを含有し、且つ室温から400℃における熱膨張係数が8.5ppm/℃以上、誘電率が7以下、60〜77GHzでの誘電損失が20×10−4以下であることを特徴とする請求項1乃至請求項4のいずれか記載の配線基板。
JP2000115684A 1999-02-26 2000-04-17 配線基板 Expired - Fee Related JP4028673B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11050311A JP3085669B1 (ja) 1999-02-26 1999-02-26 高周波用磁器組成物および高周波用磁器並びにその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11050311A Division JP3085669B1 (ja) 1998-09-29 1999-02-26 高周波用磁器組成物および高周波用磁器並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2000335959A JP2000335959A (ja) 2000-12-05
JP4028673B2 true JP4028673B2 (ja) 2007-12-26

Family

ID=12855359

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11050311A Expired - Fee Related JP3085669B1 (ja) 1998-09-29 1999-02-26 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP2000115684A Expired - Fee Related JP4028673B2 (ja) 1999-02-26 2000-04-17 配線基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP11050311A Expired - Fee Related JP3085669B1 (ja) 1998-09-29 1999-02-26 高周波用磁器組成物および高周波用磁器並びにその製造方法

Country Status (1)

Country Link
JP (2) JP3085669B1 (ja)

Also Published As

Publication number Publication date
JP2000335959A (ja) 2000-12-05
JP2000247731A (ja) 2000-09-12
JP3085669B1 (ja) 2000-09-11

Similar Documents

Publication Publication Date Title
US6232251B1 (en) Dielectric ceramics
US6660670B2 (en) Ceramics and method of preparing the same
US20010029228A1 (en) Ceramics having excellent high-frequency characteristics and method of producing the same
US6201307B1 (en) Ceramics for wiring boards and method of producing the same
JP2001240470A (ja) 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法
JP3793559B2 (ja) 高周波用磁器組成物および高周波用磁器
JP3827491B2 (ja) 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法
JP3865967B2 (ja) 磁器およびそれを用いた配線基板
JP4028673B2 (ja) 配線基板
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3064273B2 (ja) 高周波用磁器
JP3131191B2 (ja) 高周波用磁器組成物および高周波用磁器
JP3764626B2 (ja) 配線基板
JP3663335B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3793558B2 (ja) 高周波用磁器
JP3441924B2 (ja) 配線基板およびその実装構造
JP3441941B2 (ja) 配線基板およびその実装構造
JP3466545B2 (ja) 高周波用配線基板
JP2005101095A (ja) 磁器用組成物及び磁器、並びに磁器の製造方法
JP3441950B2 (ja) 配線基板およびその実装構造
JP3663300B2 (ja) 高周波用磁器組成物、高周波用磁器およびその製造方法
JP2003165765A (ja) ガラスセラミック組成物およびガラスセラミックスの製造方法、並びに配線基板の製造方法
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2005015284A (ja) 低温焼成磁器およびその製造方法、並びに配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees