JP4412820B2 - 素子収納用パッケージおよびその製造方法 - Google Patents
素子収納用パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP4412820B2 JP4412820B2 JP2000197386A JP2000197386A JP4412820B2 JP 4412820 B2 JP4412820 B2 JP 4412820B2 JP 2000197386 A JP2000197386 A JP 2000197386A JP 2000197386 A JP2000197386 A JP 2000197386A JP 4412820 B2 JP4412820 B2 JP 4412820B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- insulating substrate
- silicate
- sio
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Description
【発明の属する技術分野】
本発明は、素子収納用パッケージに関し、特に、Heガスを用いたパッケージの気密性評価および品質保証が可能な素子収納用パッケージに関するものである。
【0002】
【従来技術】
従来より、半導体素子やフィルター素子を収容するセラミックパッケージとして、電気絶縁性や化学的安定性等の特性に優れたアルミナ質セラミックスが多用されてきた。
【0003】
しかし、近年、携帯電話に代表される通信分野における800MHz帯以上の高周波領域で多用されるセラミックパッケージには、前記アルミナ質セラミックスから成る絶縁基板よりも更に導体損失の低減と小型化が要求されており、このため、導体配線層を銅(Cu)、金(Au)、銀(Ag)などの低抵抗導体によって形成し、絶縁基板を誘電率がアルミナ質セラミックスと同様のガラスセラミック焼結体によって形成したガラスセラミックパッケージが注目されている。
【0004】
また、本出願人は、特開平10−275963号公報において、高周波帯で用いられるガラスセラミックスを絶縁基板とするパッケージの高周波特性である誘電率および誘電損失を低減するためには、ガラスセラミックス中に存在するSiO2の含有比率を高めることが有効であることを提案した。
【0005】
一方、絶縁基板としてガラスセラミック焼結体を用いたセラミックパッケージは、例えば、焼成時に結晶相を析出する、いわゆる結晶化ガラスなどのガラス粉末とセラミックフィラー粉末とからなるガラスセラミック原料粉末と、有機バインダー等を用いて調製したスラリーをシート状に成形してグリーンシートを作製し、そのグリーンシートにビアホールや半導体素子等を搭載するためのキャビティ等を打ち抜き加工した後、ビアホール内に低抵抗金属を主成分とする導体ペーストを充填すると共に、前記グリーンシート上に同様の導体ペーストを配線パターンに印刷塗布し、これらを複数枚位置合わせして積層一体化した後、水蒸気を含有する窒素雰囲気から成る非酸化性雰囲気中で加熱して脱バインダー及び焼成することにより作製される。
【0006】
その後、焼成された基板の表面に半導体素子を搭載し、セラミックスや金属からなる蓋体を基板に接合することにより、半導体素子を気密に封止することができる。
【0007】
このようなパッケージにおいて、その気密信頼性の評価方法としては、一般的にはMIL−STANDARD:883の方法1014が用いられている。この方法は、蓋体によって気密封止したパッケージを気密チャンバーに入れHeガスで所定条件にて加圧した後、パッケージを取り出し、次にリーク検出器を用いてパッケージ内に圧入されたHeガスを真空中で引き出して、引き出されたHeガスの濃度を測定することにより、気密性が評価され、その検出されるHeガス濃度が低いほど気密性が高いとして評価される。
【0008】
【発明が解決しようとする課題】
ところが、上述したようにSiO2を主成分とするガラス相を含有するガラスセラミックスを絶縁基板とするパッケージにおいては、上記のような気密性の評価をおこなった場合、Heガス中での加圧処理時にHeがガラスセラミックス中にトラップされ、真空中でトラップされたHeが引き出されることにより、蓋体の封止不良によって観測されるHeガスに加えて、ガラスセラミックス中にトラップされたHeガスがガラスセラミックス外部へ遊離して検出されてしまうために、蓋体の封止性を正確に測定することができず、セラミックパッケージの気密性の保証ができないという問題があった。
【0009】
ガラスセラミック焼結体を絶縁基板とするセラミックパッケージの気密封止性については、例えば、実公平7−9382号では、Pb−Sn半田による封止部におけるメタライズ接着強度の改善などが提案されているにすぎず、Heガスのトラップ現象については、ほとんど検討されていないのが現状である。
【0010】
従って、本発明は、Heガスのトラップが極めて少ないガラスセラミックスを絶縁基板とし、Heガスを用いて正確な気密性の保証が可能な素子収納用パッケージを提供することを目的とするものである。
【0011】
【課題を解決するための手段】
本発明者は、上記のガラスセラミックスのHeガスのトラップ現象について種々検討を重ねた。その結果、第一には、ガラスセラミックスを焼成する際に発生するボイド(気孔)内にHeガス分子がトラップされること、第二には、SiO2を主成分とするガラス相にはSiO2が形成するSi−Oのネットワークが形成されているが、このSi−Oのネットワーク中には空隙が存在しており、この空隙内を気密性評価時に導入される高圧のHeガス分子が透過してしまうためにHeガス分子がガラスセラミックス中へトラップされることによるものと考えられる。
【0012】
そこで、SiO2を主成分とするガラス相中へのHe分子のトラップを防止する方法について検討した結果、SiO2を主成分とするガラスとアルカリ金属および/またはアルカリ土類金属を含有する酸化物とセラミックフィラーとの混合物、あるいはSiO2を主成分とし、アルカリ金属および/またはアルカリ土類金属を含有するガラスとセラミックフィラーとの混合物を、少なくとも前記ガラスの軟化点より10℃低い温度以上における昇温速度を10℃/分以下でガラスの軟化点以上に昇温し、焼成することによって、得られるガラスセラミックスの開気孔率を低減できるとともに、上記Si−Oのネットワークによって形成された空隙中にアルカリ金属および/またはアルカリ土類金属を存在させることができる結果、ガラスセラミックス中へのHeの透過速度を遅くしてガラスセラミックス中のHeのトラップを抑制できることから、Heのトラップ現象を抑制し、気密性の正確な評価が可能となることを見いだした。
【0013】
即ち、本発明の素子収納用パッケージは、表面に素子が実装される絶縁基板と、該絶縁基板表面に設けられ前記素子を気密に封止する蓋体とを具備する素子収納用パッケージであって、前記絶縁基板が、少なくともSiO2を主成分とし、アルカリ金属および/またはアルカリ土類金属を含有するガラス相とセラミックフィラーとを含有し、前記ガラス相中における前記SiO 2 の含有量が50乃至65重量%、前記アルカリ金属および/またはアルカリ土類金属の含有量が前記ガラス相中のSiO 2 100重量部に対して酸化物換算による総量で5乃至400重量部であるとともに、開気孔率が2%以下であり、かつ25℃、4.1MPaのHeガス中に2時間晒したときのHe吸着量が5×10−8atm・cc/sec以下であるガラスセラミックスからなることを特徴とするものである。
【0014】
ここで、前記ガラスセラミックス中に、特に、エンスタタイト、スラウソナイト、アノーサイト、セルジアン、コージェライト、スピネル、ガーナイト、クォーツ、アケーメナイト、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、チタン酸マグネシウム、フォルステライト、ストロンチウムシリケート、カルシウムシリケート、バリウムシリケート、リチウムシリケート、リチウムアルミノシリケート、カリウムシリケート、カリウムアルミノシリケート、ナトリウムシリケート、ナトリウムアルミノシリケートの群から選ばれる少なくとも1種をガラスから析出した結晶相として具備することが望ましい。
【0015】
また、前記ガラス相中のPbOおよび/またはB2O3の含有量が総量で40重量%以下であることが望ましい。
【0016】
さらに、前記セラミックフィラーが、Al2O3、SiO2、エンスタタイト、スラウソナイト、アノーサイト、セルジアン、コージェライト、スピネル、アケーメナイト、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、チタン酸マグネシウム、フォルステライト、ストロンチウムシリケート、カルシウムシリケート、バリウムシリケート、リチウムシリケート、リチウムアルミノシリケート、カリウムシリケート、カリウムアルミノシリケート、ナトリウムシリケート、ナトリウムアルミノシリケートの群から選ばれる少なくとも1種からなることが望ましい。
【0017】
また、前記絶縁基板の表面および/または内部にCuまたはAgを主成分とする導体配線層を具備することが望ましい。
【0018】
また、本発明の素子収納用パッケージの製造方法は、少なくともSiO2を主成分とし、B 2 O 3 および/またはAl 2 O 3 と、アルカリ金属および/またはアルカリ土類金属とを含有するとともに、平均粒径が2μm以下の粉末からなるガラス50乃至95重量%と、セラミックフィラー5乃至50重量%との比率で含有する混合物、または少なくともSiO2を主成分とし、B 2 O 3 および/またはAl 2 O 3 を含有するとともに、平均粒径が2μm以下の粉末からなるガラス50乃至95重量%と、アルカリ金属および/またはアルカリ土類金属を含有する複合酸化物とセラミックフィラーとの合計で5乃至50重量%との比率で含有する混合物を成形してグリーンシートを作製し、少なくとも前記ガラスの軟化点より10℃低い温度以上における昇温速度を10℃/分以下でガラスの軟化点以上に昇温して焼成しガラスセラミックスからなる絶縁基板を作製した後、該絶縁基板表面の半導体素子実装部を含む前記絶縁基板表面を蓋体にて封止することを特徴とするものである。
【0020】
【発明の実施の形態】
本発明の素子収納用パッケージの一例についての概略断面図を図1に示した。
図1によれば、素子収納用パッケージAは、ガラスセラミックスからなる絶縁基板1の表面には、Au、Ag、Cuなどの低融点金属からなる導体配線層2が被着形成され、導体配線層2は絶縁基板1の表面に搭載される半導体素子3とワイヤボンディング4などによって電気的に接続されている。
【0021】
本発明によれば、絶縁基板1がSiO2を主成分とし、アルカリ金属および/またはアルカリ土類金属を含有するガラス相とセラミックフィラーとを含有するガラスセラミックスからなるとともに、絶縁基板1の開気孔率が2%以下、特に1%以下、さらに0.5%以下であることが重要である。
【0022】
すなわち、上記ガラスセラミックスの開気孔率が2%より多いと、絶縁基板内にトラップされるHe量が多くなりパッケージの正確な気密封止性を評価することができないためであり、また、ガラス相がSiO2を主成分とする、特にガラス相中のSiO2の含有量が55重量%以上、特に60重量%以上の場合、アルカリ金属および/またはアルカリ土類金属を含有しないとガラス相中のSi−Oのネットワーク中に存在する空隙内にトラップされるHe量が増加してパッケージの正確な気密封止性を評価することができないためである。
【0023】
なお、ガラス相中のSiO2の含有量が増加するとガラスセラミックスのミリ波等の高周波帯における誘電損失が低下でき、導体配線層2および導体配線層5に高周波信号を伝送した場合でも信号の伝送損失を低減することができる。また、ガラス相中のHeトラップ量を低減する点で、ガラス相中のSiO2の含有量は70重量%以下、特に65重量%以下であることが望ましい。
【0024】
さらに、Si−Oネットワーク中に存在する空隙径を小さくするとともに、高周波帯でのガラスセラミックスの誘電損失を低減する点で、ガラス相中のアルカリ金属(Li、Na、K、Rb)およびアルカリ土類金属(Mg、Ca、Sr、Ba)の含有量は酸化物換算による総量で5〜50重量%、特に9〜30重量%であることが望ましく、特にアルカリ金属の含有量は10重量%以下、さらに1重量%以下であること、アルカリ土類金属の中でもSrを必須として含有することが望ましい。
【0025】
なお、本発明における上記開気孔率とは、絶縁基板表面の走査型電子顕微鏡写真(SEM)から求められる気孔20個についての面積比率に基づくものである。
【0026】
また、このガラス相中には、Si、アルカリ金属およびアルカリ土類金属以外に、用いるガラスやフィラーによって、Al、B、Zr、Ti、Znなどの種々の金属元素が含まれる場合もあるが、Si量、アルカリ金属およびアルカリ土類金属量が上記の範囲を逸脱しなければ、前記他の金属が含まれていても問題はない。
【0027】
さらに、上記ガラスセラミックスの高周波帯での誘電損失を低減するためには、ガラス相中のPbO、P2O5およびB2O3の含有量は、酸化物換算による総量で40重量%以下、特に20重量%以下、さらにPbOの含有量が10重量%以下、特に5重量%以下、さらに1重量%以下であることが望ましい。
【0028】
なお、上記ガラスセラミックス中には、ガラスから、例えば、エンスタタイト(MgSiO3)、スラウソナイト(SrAl2Si2O8)、アノーサイト(CaAl2Si2O8)、セルジアン(BaAl2Si2O8)、コージェライト(Mg2Al4Si5O18)、スピネル(MgAl2O4)、ガーナイト(ZnAl2O4)、クォーツ(SiO2)、アケーメナイト(Sr2MgSi2O7)、チタン酸ストロンチウム(SrTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸バリウム(BaTiO3)、チタン酸マグネシウム(MgTiO3)、フォルステライト(MgSiO4)、ストロンチウムシリケート(SrSiO3)、カルシウムシリケート(CaSiO3)、バリウムシリケート(BaSiO3)、リチウムシリケート(Li2SiO3)、リチウムアルミノシリケート、カリウムシリケート(K2SiO3)、カリウムアルミノシリケート、ナトリウムシリケート(Na2SiO3)、ナトリウムアルミノシリケートの群から選ばれる少なくとも1種の結晶相が析出することが望ましく、これによって、Heガス分子トラップ(吸着)の原因となるとともに高周波特性を決定するガラス相中の各成分の含有比率を適正化し、低誘電損失化、高強度化、誘電率および熱膨張係数の調整が可能となるとの作用効果を有する。
【0029】
また、上述した結晶相のうち、ミリ波帯での誘電損失が低く導体配線層2を伝送する高周波信号の伝送損失を低減するために、アノーサイト、スラウソナイト、セルジアン、アケーメナイト、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、ストロンチウムシリケート、カルシウムシリケート、バリウムシリケートの群から選ばれる少なくとも1種、さらにスラウソナイトが好適に使用される。
【0030】
一方、セラミックフィラーとしては、Al2O3、SiO2、エンスタタイト、スラウソナイト、アノーサイト、セルジアン、コージェライト、スピネル、アケーメナイト、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、フォルステライト、ストロンチウムシリケート、カルシウムシリケート、バリウムシリケートの群から選ばれる少なくとも1種が好適である。
【0031】
また、絶縁基板1の裏面には、他の電気回路と半田などのロウ材によって接続するための導体配線層5が形成されている。また、この導体配線層5には、適宜、半田ボールやリードピンなどの接続端子を取付けて他の電気回路と接続する場合もある。この導体配線層5は、絶縁基板1の表面に形成された導体配線層2とスルーホール導体6等によって電気的に接続されている。
【0032】
導体配線層2および導体配線層5にて800MHz以上、望ましくは1GHz以上、特に20GHz以上の高周波信号を伝送する場合には、導体配線層2および導体配線層5は伝送損失を低減するためにストリップ線路、マイクロストリップ線路、コプレーナ線路および導波管線路のうちの1種にて構成されることが望ましい。
【0033】
蓋体7は、絶縁材料、特に絶縁基板1と同じガラスセラミックス、またはコバー(Fe−Ni−Co、熱膨張係数5〜6×10-6/℃)、42アロイ(熱膨張係数9〜10×10-6/℃)、50アロイ(熱膨張係数6.5〜7.5×10-6/℃)、銅(熱膨張係数19×10-6/℃)等の金属等によって構成され、半田などの封止用金属層8によって封止のために形成された導体配線層2に対して接合されるが、絶縁基板1の熱膨張係数と蓋体7の熱膨張係数との差は半導体素子3が収納されるキャビティ9の気密封止性を向上する点で1×10-6/℃以下であることが望ましい。
【0034】
さらに、半導体素子3が実装される絶縁基板1の裏面にパッチアンテナ、平面アンテナ、スロットアンテナ等のアンテナ素子、フィルタ、コンデンサ、共振器等の他の電子部品を実装することもできる。
【0035】
このようなパッケージを作製するには、SiO2を含有するガラス、例えば、SiO2、B2O3およびAl2O3を含有するガラス粉末を50〜95重量%、アルカリ金属および/またはアルカリ土類金属酸化物を含有するセラミックフィラー粉末を5〜50重量%の割合で添加混合する。ガラス粉末とセラミックフィラー粉末との配合比率は、パッケージ作製時に導体配線層を銅、銀などの低融点金属によって構成し、ガラスの軟化点以上の温度で、かつ導体配線層と同時焼成するに適した温度、例えば、800〜1000℃の温度で相対密度95%以上で、特に開気孔率2%以下に緻密化できるように決定される。
【0036】
ガラス粉末量が50重量%よりも少なく、セラミック粉末量が50重量%よりも多いと、焼結不良となり、緻密化できない場合が多く、ガラス粉末量が95重量%よりも多く、セラミックフィラー量が5重量%よりも少ないと、焼成収縮がより低温から進行するため、導体配線層を銅によって形成した場合にN2+H2Oなどの雰囲気中での十分な有機バインダーの除去が難しくなるためである。
【0037】
SiO2を含有するガラスとしては、特に800〜1000℃の温度で焼結可能なホウケイ酸系結晶化ガラスが好適に採用でき、SiO2、B2O3、Al2O3以外に、Li2O、Na2O、K2Oなどのアルカリ金属酸化物、CaO、MgO、BaOなどのアルカリ土類金属、さらにはZrO2、ZnO、TiO2などを含有してもよい。
【0038】
ガラス中のB2O3は、低温での液相の生成を助長し、低温での焼結性を促進する成分であり、また、Al2O3は、後述するアルカリ土類金属酸化物やSiO2との反応によって、結晶相の析出の促進と、非晶質相中のSiO2量を低減する作用をなす。
【0039】
従って、ガラス原料中には、SiO2を30〜70重量%、B2O3を5〜20重量%、Al2O3を10〜40重量%の割合で含有することが望ましい。また、ガラス粉末の粒径は、焼結性を向上し、開気孔率を低下させ、ガラス相のSi−Oネットワーク中へのアルカリ金属および/アルカリ土類金属の分散性を向上させるために、3μm以下、特に1.8μm以下であることが望ましい。
【0040】
一方、アルカリ土類金属酸化物を含むセラミックフィラーとしては、特に、ホウケイ酸系ガラスとの反応性が高い点において、CaZrO3、CaTiO3、SrTiO3、SrZrO3、SrSiO3、BaTiO3およびMgTiO3のうちの少なくとも1種が好適である。これらのフィラーは焼成時にホウケイ系結晶化ガラスと反応してアルカリ土類金属酸化物が分解し、分解したアルカリ土類金属酸化物は、ガラス中のSiO2やAl2O3と反応して、アノーサイト(CaO・Al2O3・2SiO2)やコージェライト(2MgO・2Al2O3・5SiO2)などのSiO2−Al2O3−アルカリ土類金属酸化物系の複合酸化物結晶相を析出する。このような反応による前記複合酸化物結晶相の析出によって、最終焼結体中の結晶相間に存在する非晶質相中のSiO2量を調整することができる。
【0041】
また、上記結晶相が析出する場合、焼結体中に含まれるアルカリ土類金属が結晶相としてすべて消費されず、非晶質相中に残存させるためには、焼結体中のアルカリ土類金属量を結晶化に消費される量よりも多くのアルカリ土類金属を含有させることにより、非晶質相中のアルカリ土類金属量を増加させることが可能となる。
【0042】
このようにして調製された混合粉末に、成形用の有機バインダー、可塑剤、溶剤を添加混合してスラリーを作製する。有機バインダーとしては、低温での熱分解性に優れたメタクリル酸系の樹脂が好適である。また可塑剤にはフタル酸ジブチル、溶剤にはトルエンを使用することが好適である。
【0043】
次に、得られたスラリーをドクターブレード法でグリーンシートに成形し、グリーンシートに、適宜パンチング、マイクロドリル、レーザーなどによってビアホールとキャビティなどの加工を行い、ビアホールに、Au、Ag、Cuなどの低融点金属粉末を含有する導体ペーストを充填した後、同様の導体ペーストを用いて配線パターンをスクリーン印刷法などによって印刷する。絶縁基板表層となるグリーンシートには、蓋体を接合するための封止用金属層パターン状に導体ペーストが印刷塗布される。
【0044】
導体ペースト中には、前記低融点金属粉末に加え、焼成時の反りや導体の接合強度を改善するために軟化点を調整したガラス、さらには有機バインダー、溶媒を添加混合する。Cuを導体材料とする場合は非酸化性の雰囲気下での脱バインダーが必要となるため、導体ペーストのバインダーにはグリーンシートと同様に熱分解性に優れたメタクリル酸系の樹脂を使用することが望ましい。
【0045】
上記のように、作製されたグリーンシートを複数層積層一体化した後、ガラスの軟化温度より10℃以上低い温度、例えば、700〜800℃にて脱バインダーを行った。その後に、この脱バインダー温度以上で、すなわちガラスの軟化温度より10℃以上、特に20℃以上、さらに30℃以上低い温度以上の昇温速度を10℃/分以下、特に6℃/分、さらに4℃/分の速度にて800℃以上、特に800〜1050℃、さらに850〜1000℃の温度で焼成する。
【0046】
ここで、上記ガラスの軟化温度より10℃以上低い温度以上の昇温速度が10℃/分より速いと、絶縁基板1を構成するガラスセラミックス中にボイドが発生し絶縁基板1の開気孔率が2%を越える結果、絶縁基板1内へのHeトラップ量が5×10-8atm・cc/secを越えてしまい、パッケージの封止性を正確に評価することができないためである。
【0047】
なお、上記焼成については、Agを主成分とする導体材料とする場合は大気中で焼成し、Cuを主成分とする導体材料とする場合は窒素に水蒸気を混合した雰囲気で焼成することが望ましい。その後、焼成された基板に対して、Cuを導体材料とする場合は、NiやCu等の下地メッキの上にAuメッキを施す。
【0048】
そして、Si、GaAs、SiGe等の半導体素子やフィルタ素子等の素子を基板表面にフリップチップ実装やワイヤーボンディング実装した後、該素子を覆うように基板表面に蓋体を接合する。蓋体の接合は、Au−GeやAu−Sn等のAu系ろう材や、Pb−Sn等の半田、またはPb系のガラスを用いて、基板表面に封止用金属層に接合することにより、半導体素子を気密に封止した半導体装置を作製することができる。
【0049】
【実施例】
表1に示す成分および平均粒径からなるガラス粉末を準備した。
【0050】
【表1】
【0051】
表1のガラス粉末に対して、表2、3に示すような割合でセラミックフィラーを配合し、有機バインダーとしてメタクリル酸イソブチル樹脂を固形分で12重量%、可塑剤としてフタル酸ジブチルを6重量%添加し、トルエン及び酢酸エチルを溶媒としてボールミルにより40時間混合しスラリーを作製した。そして、このスラリーを用いてドクターブレード法によりシート状に成形し厚さ0.3mmのガラスセラミックグリーンシートを作製した。
【0052】
次に、上記グリーンシートの所定位置にビアホールを開口し、導体ペーストを充填し、該グリーンシート表面の所定位置にスクリーン印刷法にて所定パターンのメタライズ導体配線層を形成した後、該グリーンシート10〜20枚を重ねて加圧積層した。
【0053】
そして、上記積層体を、水蒸気を含む窒素雰囲気中で750℃にて3時間脱バインダ処理を行った後、表2、3に示す昇温速度、温度で焼成し、50mm×50mmサイズの配線基板を作製した。
【0054】
作製した配線基板に対して、その表面の走査型電子顕微鏡(SEM)写真からルーゼックス解析法によって開気孔率を測定した。また、絶縁基板のX線回折測定を行い、検出された結晶相およびリートベルト法によって磁器中のガラス相の比率を算出した。さらに、絶縁基板の結晶相の粒界に存在するガラス相の組成を透過型電子顕微鏡写真にて観察しながら、エネルギー分散型X線スペクトル分析(EDS)および電子エネルギーロススペクトル分析(EELS)によって分析を行い、ガラス相中のSiO2の比率を算出した。
【0055】
そして、このセラミック基板を4.1MPaのHeガス中に2時間晒した後に、真空中に保持してHeリークディテクターにてガラスセラミック基板から放出されたHe量を測定し、その結果をHe吸着量として表2、3に示した。なお、試料No.13、19は参考例である。
【0056】
また、上述したグリーンシートを10〜15枚積層して上記と同様の条件にてガラスセラミックスを作製し、直径50mm、厚み1mmの形状に切り出して2GHzにてネットワークアナライザ、シンセサイズドスイーパーを用いて空洞共振器法により誘電率、誘電損失を測定した。測定では、非放射性誘電体線路にて誘電体共振器の励起を行い、TE011モードの共振特性により誘電率、誘電損失を算出した。
【0057】
また、室温(25℃)から400℃における熱膨張曲線をとり、熱膨張係数を算出した。結果は、表2、3に示した。
【0058】
【表2】
【0059】
【表3】
【0060】
表2、表3の結果、Siを主成分とするガラス相中にアルカリ金属またはアルカリ土類金属を含有しない試料No.1では、開気孔率は小さいもののHeのトラップ量が1×10-8atm・cc/分より多くなり、また、ガラス原料の比率が50重量%より少ない試料No.11、12および14では、絶縁基板の開気孔率が大きくなりHeトラップ量が多くなった。さらに、ガラス原料の軟化点より10℃低い温度以上の昇温速度が10℃/分より速い試料No.9、16では、ガラス相中へのアルカリ土類金属の拡散速度が遅く、また、ガラスセラミックス中のボイド量が増加してHe吸着量が多くなった。
【0061】
これに対して、少なくともSiを主成分とするガラス原料50重量%以上と所定のセラミック成分とを混合して、ガラス原料の軟化点より少なくとも10℃以下の低温以上の昇温速度を10℃/分より遅くして前記ガラスの軟化点以上の温度にて焼成した試料No.2〜8、10、15、17、18では、いずれも開気孔率が2%以下、He吸着量が5×10−8atm・cc/sec以下となった。
【0062】
また、上述のHeトラップ性評価試験でHeの放出量が1×10−8atm・cc/s以下の配線基板(No.2〜8、10、15、17、18)について、外辺サイズ:8mm×8mm、厚み:1.5mm、キャビティサイズ:6mm×6mm、キャビティ深さ:1mmのパッケージを作製した。パッケージの表層のキャビティの周囲にCu導体による封止用金属層を設けた。この封止用金属層にNi−Auメッキを施した後、50アロイまたは42アロイ製金属蓋体(それぞれの熱膨張係数6.9×10−6/℃、9.5×10−6/℃)をAu−Snろう材にて接合した。
【0063】
そして、作製したパッケージを4.1MPaのHeガス中に2時間晒し、20分間放置した後にHeリークディテクターにて真空中にてパッケージよりリークするHe量を測定した。リーク量は試料No.2〜8、10、15、17、18のいずれのパッケージも1×10−8atm・cc/sec以下であり、パッケージの気密性の判定基準である5×10−8atm・cc/sec以下を満足した。
【0064】
【発明の効果】
以上詳述したように、本発明の素子収納用パッケージは、絶縁基板が、少なくともSiO2を主成分とし、アルカリ金属および/またはアルカリ土類金属を含有するガラス相とセラミックフィラーとを含有し、前記ガラス相中における前記SiO 2 の含有量が50乃至65重量%、前記アルカリ金属および/またはアルカリ土類金属の含有量が前記ガラス相中のSiO 2 100重量部に対して酸化物換算による総量で5乃至400重量部であるとともに、開気孔率が2%以下であり、かつ25℃、4.1MPaのHeガス中に2時間晒したときのHe吸着量が5×10 −8 atm・cc/sec以下であるガラスセラミックスからなることによって、絶縁基板中へのHeのトラップ量を低減することができるために、Cuなどの低融点金属からなる導体配線層を具備するセラミックパッケージに対する気密性の評価及び品質の保証を行うことができる。
【図面の簡単な説明】
【図1】本発明の素子収納用パッケージの一例を説明するための概略断面図である。
【符号の説明】
A 素子収納用パッケージ
1 絶縁基板
2,5 導体配線層
3 半導体素子
4 ワイヤボンディング
6 スルーホール導体
7 蓋体
8 封止用金属層
9 キャビティ
Claims (8)
- 表面に素子が実装される絶縁基板と、該絶縁基板表面に設けられ前記素子を気密に封止する蓋体とを具備する素子収納用パッケージであって、前記絶縁基板が、少なくともSiO2を主成分とし、アルカリ金属および/またはアルカリ土類金属を含有するガラス相とセラミックフィラーとを含有し、前記ガラス相中における前記SiO 2 の含有量が50乃至65重量%、前記アルカリ金属および/またはアルカリ土類金属の含有量が前記ガラス相中のSiO 2 100重量部に対して酸化物換算による総量で5乃至400重量部であるとともに、開気孔率が2%以下であり、かつ25℃、4.1MPaのHeガス中に2時間晒したときのHe吸着量が5×10−8atm・cc/sec以下であるガラスセラミックスからなることを特徴とする素子収納用パッケージ。
- 前記ガラスセラミックス中に、ガラスから析出した結晶相を有することを特徴とする請求項1に記載の素子収納用パッケージ。
- 前記ガラスから析出した結晶相が、エンスタタイト、スラウソナイト、アノーサイト、セルジアン、コージェライト、スピネル、ガーナイト、クォーツ、アケーメナイト、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、チタン酸マグネシウム、フォルステライト、ストロンチウムシリケート、カルシウムシリケート、バリウムシリケート、リチウムシリケート、リチウムアルミノシリケート、カリウムシリケート、カリウムアルミノシリケート、ナトリウムシリケート、ナトリウムアルミノシリケートの群から選ばれる少なくとも1種を含有することを特徴とする請求項1または2に記載の素子収納用パッケージ。
- 前記ガラス相中のPbOおよび/またはB2O3の含有量が総量で40重量%以下であることを特徴とする請求項1乃至3のいずれかに記載の素子収納用パッケージ。
- 前記セラミックフィラーが、Al2O3、SiO2、エンスタタイト、スラウソナイト、アノーサイト、セルジアン、コージェライト、スピネル、アケーメナイト、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、チタン酸マグネシウム、フォルステライト、ストロンチウムシリケート、カルシウムシリケート、バリウムシリケート、リチウムシリケート、リチウムアルミノシリケート、カリウムシリケート、カリウムアルミノシリケート、ナトリウムシリケート、ナトリウムアルミノシリケートの群から選ばれる少なくとも1種からなることを特徴とする請求項1乃至4のいずれかに記載の素子収納用パッケージ。
- 前記絶縁基板の表面および/または内部にCuまたはAgを主成分とする導体配線層を具備することを特徴とする請求項1乃至5のいずれかに記載の素子収納用パッケージ。
- 少なくともSiO2を主成分とし、B 2 O 3 および/またはAl 2 O 3 と、アルカリ金属および/またはアルカリ土類金属とを含有するとともに、平均粒径が2μm以下の粉末からなるガラス50乃至95重量%と、セラミックフィラー5乃至50重量%との比率で含有する混合物を成形してグリーンシートを作製し、少なくとも前記ガラスの軟化点より10℃低い温度以上における昇温速度を10℃/分以下でガラスの軟化点以上に昇温して焼成しガラスセラミックスからなる絶縁基板を作製した後、該絶縁基板表面の半導体素子実装部を含む前記絶縁基板表面を蓋体にて封止することを特徴とする素子収納用パッケージの製造方法。
- 少なくともSiO2を主成分とし、B 2 O 3 および/またはAl 2 O 3 を含有するとともに、平均粒径が2μm以下の粉末からなるガラス50乃至95重量%と、アルカリ金属および/またはアルカリ土類金属を含有する複合酸化物とセラミックフィラーとの合計で5乃至50重量%との比率で含有する混合物を成形してグリーンシートを作製し、少なくとも前記ガラスの軟化点より10℃低い温度以上における昇温速度を10℃/分以下でガラスの軟化点以上に昇温して焼成しガラスセラミックスからなる絶縁基板を作製した後、該絶縁基板表面の半導体素子実装部を含む前記絶縁基板表面を蓋体にて封止することを特徴とする素子収納用パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000197386A JP4412820B2 (ja) | 2000-06-29 | 2000-06-29 | 素子収納用パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000197386A JP4412820B2 (ja) | 2000-06-29 | 2000-06-29 | 素子収納用パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016165A JP2002016165A (ja) | 2002-01-18 |
JP4412820B2 true JP4412820B2 (ja) | 2010-02-10 |
Family
ID=18695719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000197386A Expired - Fee Related JP4412820B2 (ja) | 2000-06-29 | 2000-06-29 | 素子収納用パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4412820B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3878901B2 (ja) * | 2002-10-18 | 2007-02-07 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
JP4549029B2 (ja) * | 2003-02-25 | 2010-09-22 | 京セラ株式会社 | ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板 |
JP4549028B2 (ja) * | 2003-02-25 | 2010-09-22 | 京セラ株式会社 | ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板 |
US7417001B2 (en) | 2004-03-01 | 2008-08-26 | Murata Manufacturing Co., Ltd | Glass ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component |
KR100744621B1 (ko) | 2004-03-01 | 2007-08-01 | 가부시키가이샤 무라타 세이사쿠쇼 | 절연체 세라믹 조성물, 절연성 세라믹 소결체 및 적층형세라믹 전자부품 |
US7439202B2 (en) | 2004-03-01 | 2008-10-21 | Murata Manufacturing Co., Ltd. | Glass ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component |
US7368408B2 (en) | 2004-03-01 | 2008-05-06 | Murata Manufacturing Co., Ltd. | Glass-ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component |
KR101038772B1 (ko) * | 2008-12-05 | 2011-06-03 | 한국과학기술연구원 | 저온소성용 저유전율 세라믹 유전체 조성물 및 저유전율 세라믹 유전체 |
CN102365249B (zh) * | 2009-03-26 | 2014-06-04 | 日立金属株式会社 | 介电陶瓷组合物、多层介电基板、电子部件和介电陶瓷组合物的制备方法 |
JP2012154802A (ja) * | 2011-01-26 | 2012-08-16 | Denso Corp | 加速度角速度センサ装置の製造方法 |
-
2000
- 2000-06-29 JP JP2000197386A patent/JP4412820B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002016165A (ja) | 2002-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3297569B2 (ja) | 低温焼成磁器組成物 | |
JP3793560B2 (ja) | 低温焼成磁器およびその製造方法 | |
JP4412820B2 (ja) | 素子収納用パッケージおよびその製造方法 | |
JP3517062B2 (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
JP2001240470A (ja) | 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法 | |
JP2001342063A (ja) | 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法 | |
JP3771733B2 (ja) | ガラスセラミック焼結体及びセラミックパッケージ | |
JP2001261432A (ja) | 高周波用磁器組成物および高周波用磁器 | |
JP4202117B2 (ja) | 高周波用低温焼成磁器組成物及びその製造方法 | |
JP5004548B2 (ja) | 低温焼成磁器およびその製造方法、ならびにそれを用いた配線基板 | |
JP4540297B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
JPH10297960A (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP3865967B2 (ja) | 磁器およびそれを用いた配線基板 | |
JP3827491B2 (ja) | 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法 | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP3792355B2 (ja) | 高強度セラミック焼結体及びその製造方法並びに配線基板 | |
JP3441924B2 (ja) | 配線基板およびその実装構造 | |
JP2002255636A (ja) | 低温焼成磁器およびその製造方法 | |
JP3556475B2 (ja) | 高周波用磁器組成物および高周波用磁器の製造方法 | |
JP2005015284A (ja) | 低温焼成磁器およびその製造方法、並びに配線基板 | |
JP2004247599A (ja) | 素子収納用パッケージ | |
JP3401147B2 (ja) | 低温焼成磁器組成物 | |
JP4395320B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
JP3643264B2 (ja) | 導体ペーストおよびこれを用いた配線基板 | |
JPH10158032A (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4412820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |