JP2002255636A - 低温焼成磁器およびその製造方法 - Google Patents

低温焼成磁器およびその製造方法

Info

Publication number
JP2002255636A
JP2002255636A JP2001053166A JP2001053166A JP2002255636A JP 2002255636 A JP2002255636 A JP 2002255636A JP 2001053166 A JP2001053166 A JP 2001053166A JP 2001053166 A JP2001053166 A JP 2001053166A JP 2002255636 A JP2002255636 A JP 2002255636A
Authority
JP
Japan
Prior art keywords
crystal phase
porcelain
low
less
average particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001053166A
Other languages
English (en)
Other versions
JP3904838B2 (ja
Inventor
Yoshitake Terashi
吉健 寺師
Hiromi Iwachi
裕美 岩地
Tsutae Iryo
伝 井料
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001053166A priority Critical patent/JP3904838B2/ja
Publication of JP2002255636A publication Critical patent/JP2002255636A/ja
Application granted granted Critical
Publication of JP3904838B2 publication Critical patent/JP3904838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】 【課題】800〜1050℃にて焼成可能で、高周波領
域において低誘電損失、磁器強度250MPa以上、か
つSi、Ga−As等のチップ部品やプリント基板との
実装信頼性が良好な配線基板の絶縁層用の磁器組成物と
その製造方法を提供する。 【解決手段】ガラスおよび/または平均粒径1μm以下
の結晶相からなるマトリックス2中に、平均粒径3μm
以上のセラミック粒子を分散してなる磁器1であって、
磁器1表面から圧痕4を挿入して圧痕4からクラック5
を50μm以上進展させた時、クラック5の先端から圧
痕4に向かって30μmの直線長さの経路に位置するセ
ラミック粒子3のうち粒内破断する比率が70%以下で
ある低温焼成磁器を配線基板の絶縁基板として用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子収納用
パッケージや多層配線基板等の配線基板用の絶縁基板と
して好適であり、特に、銅や銀と同時焼成が可能であ
り、かつ磁器強度の高い低温焼成磁器およびその製造方
法並びに該磁器を絶縁基板とする配線基板に関するもの
である。
【0002】
【従来技術】従来、セラミック多層配線基板としては、
アルミナ質焼結体からなる絶縁基板の表面または内部に
タングステンやモリブデンなどの高融点金属からなる配
線層が形成されたものが最も普及している。
【0003】また、最近に至り、高度情報化時代を迎
え、使用される周波数帯域はますます高周波化に移行し
つつある。このような、高周波の信号の伝送を必要とす
る高周波配線基板においては、高周波信号を損失なく伝
送する上で、配線層を形成する導体の抵抗が小さいこ
と、また絶縁基板の高周波領域での誘電損失が小さいこ
とが要求される。
【0004】ところが、従来のタングステン(W)や、
モリブデン(Mo)などの高融点金属は導体抵抗が大き
く、信号の伝搬速度が遅く、また、1GHz以上の高周
波領域の信号伝搬も困難であることから、W、Moなど
の金属に代えて銅、銀、金などの低抵抗金属を使用する
ことが必要となっている。
【0005】このような低抵抗金属からなるメタライズ
配線層は、融点が低く、アルミナと同時焼成することが
不可能であるため、最近では、ガラス、またはガラスと
セラミックスとの複合材料からなる、いわゆるガラスセ
ラミックス等の低温焼成磁器を絶縁基板として用いた配
線基板が開発されつつある。
【0006】低温焼成磁器は、ガラスまたは平均粒径が
1μm以下の微結晶マトリックスを主として、所望によ
り、強度向上を図る目的等から、フィラー(骨材)成分
としてセラミックス粒子を分散した組織形態からなる。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の低温焼成磁器では、圧痕法等によりクラックの進展
経路を観察すると、クラックの進展を抑制するはずのセ
ラミック(フィラー)粒子が粒界破断ではなく粒内破断
を起こしてしまい、結果的に磁器強度を向上することが
できないという問題があり、磁器の薄層化を妨げたり、
絶縁基板表面に形成した配線層にピンやワイヤボンディ
ング等の金具付けを行った場合には、磁器表面に引っ張
り応力がかかって配線層が絶縁基板ごともげてしまいメ
タライズ強度を高めることができないという問題があっ
た。
【0008】したがって、本発明は、金、銀、銅を配線
層を構成する導体として該導体との同時焼成が可能であ
るとともに、磁器強度が高い低温焼成磁器およびその製
造方法並びにそれを用いた配線基板を提供することを目
的とする。
【0009】
【課題を解決するための手段】本発明者らは、上記課題
を鋭意検討した結果、低温焼成磁器中に含有せしめるセ
ラミック粒子の粒径、粒子の強度を適正化することによ
って、磁器中に分散するセラミック粒子がクラックの進
展経路をジグザグに歪ませることによって、結果的に磁
器強度を向上できることを知見した。
【0010】すなわち、本発明の低温焼成磁器は、ガラ
スおよび/または平均粒径1μm以下の結晶相からなる
マトリックス中に、平均粒径2.5μm以上のセラミッ
ク粒子を分散してなる磁器であって、前記磁器表面に圧
子によって圧痕を形成して該圧痕からクラックを直線長
さで50μm以上進展させた時、該クラックの先端から
前記圧痕に向かって30μmの直線長さの経路に位置す
る前記セラミック粒子のうち粒内破断している比率が7
0%以下であることを特徴とするものである。
【0011】ここで、前記セラミック粒子の圧裂強さが
2MPa以上であること、前記平均粒径2.5μm以上
のセラミック粒子がAl23であることが望ましい。
【0012】また、前記平均粒径が1μm以下の結晶相
が、ディオプサイド結晶相、スピネル結晶相、ガーナイ
ト結晶相、コージェライト結晶相、ムライト結晶相、エ
ンスタタイト結晶相、ウイレマイト結晶相、アノーサイ
ト結晶相、スラウソナイト結晶相、セルシアン結晶相、
ヘキサセルシアン結晶相、モンティセライト結晶相、メ
リライト結晶相、アケーマナイト結晶相、フォルステラ
イト結晶相の群から選ばれる少なくとも1種を含有する
こと、前記マトリックス中の平均粒径が1μm以下の結
晶相の含有量が、前記セラミック粒子を除いた前記低温
焼成磁器全量に対して30重量%以上であることが望ま
しい。
【0013】さらに、前記磁器は、開気孔率が1%以下
であり、かつ閉気孔率が0.5〜7%であること、閉気
孔の平均気孔径が6μm以下であることが望ましい。
【0014】また、本発明の低温焼成磁器の製造方法
は、ガラス粉末30〜90重量%と、平均粒径3μm以
上で圧裂強さが2MPa以上のセラミック粉末10〜7
0重量%とを混合し、成形後、1050℃以下で焼成す
ることを特徴とするものである。
【0015】ここで、前記焼成により、前記ガラスから
平均粒径1μm以下の結晶相が析出すること、前記ガラ
スの軟化点が550〜950℃であることが望ましい。
【0016】さらに、本発明の配線基板は、絶縁基板の
表面および/または内部に、メタライズ配線層が配設さ
れたものであって、前記絶縁基板が前記低温焼成磁器か
らなることを特徴とするものであ離、特に、前記メタラ
イズ配線層が、CuまたはAgを主成分とすることが望
ましい。
【0017】
【発明の実施の形態】本発明の低温焼成磁器について、
圧痕法に基づいて該磁器表面に圧子を圧入することによ
って、磁器表面に圧痕を刻設するとともに該圧痕の先部
にクラックを進展させた時の模式図である図1に基づい
て説明する。図1によれば、低温焼成磁器(以下、磁器
と称す。)1は、ガラスおよび/または平均粒径1μm
以下の結晶相からなるマトリックス2中に、平均粒径3
μm以上のセラミック粒子3を分散してなるものからな
る。
【0018】本発明によれば、磁器1の表面から圧子を
圧入して圧痕4を形成し、圧痕4からクラック5を直線
長さで50μm以上進展させた時、クラック5の先端か
ら前記圧痕4に向かって30μmの直線長さの経路に位
置するセラミック粒子3のうち粒内破断しているセラミ
ック粒子3aの個数の比率が、70%以下、特に65%
以下、さらに45%以下であることが大きな特徴であ
り、これによって、クラック5の経路を、特に粒界破断
しているセラミック粒子3bによってジグザグに歪ませ
てクラック5の進展に必要なエネルギー量を高くするこ
とによって、クラック5の直線的な進展長さを小さくす
ることができる結果、磁器1の磁器強度を向上させるこ
とができる。
【0019】すなわち、クラック5の経路に位置するセ
ラミック粒子3のうち、粒内破断する比率が70%より
多い場合には、小さなエネルギー量で直線的なクラック
が長く進展してしまう結果、磁器1の磁器強度が低下し
て磁器1自体の機械的信頼性が低下し、特に、磁器1を
配線基板の絶縁基板として用いる場合には、配線基板に
実装される半導体素子等の実装(一次実装)や配線基板
のマザーボードへの実装(二次実装)の実装信頼性が低
下したり、また、磁器1表面に形成する配線(メタライ
ズ)層のメタライズ強度が低下する。
【0020】また、本発明によれば、磁器強度を高める
ために、セラミック粒子3の圧裂強さが2MPa以上、
特に2.5MPa以上、さらに3MPa以上、さらには
4MPa以上であることが望ましく、特にマトリックス
2とのなじみの点では、セラミック粒子3が酸化物であ
ること、さらにはアルミナを主として含有することが望
ましい。
【0021】また、セラミック粒子3としては、アルミ
ナ以外にも、ムライト、フォルステライト、エンスタタ
イト、コージェライト、シリカ(クォーツ、クリストバ
ライト、トリジマイト)、ジルコニア、チタニア、窒化
ケイ素、炭化ケイ素および窒化アルミニウムの群から選
ばれる少なくとも1種、特に、磁器強度を高めるととも
に誘電率を低減する点で、フォルステライト、コージェ
ライトおよびクォーツの群から選ばれる少なくとも1種
が含有されていてもよい。
【0022】さらに、磁器1の機械的強度を高める点
で、マトリックス2中の前記平均粒径が1μm以下の結
晶相の含有比率がセラミック粒子を除く磁器1全体に対
して、50重量%以上、特に80重量%以上、さらに9
0重量%以上、さらには95重量%以上であること、ま
たはマトリックス2中のガラスの含有量がセラミック粒
子を除く磁器1全体に対して、50重量%以下、特に2
0重量%以下、さらに10重量%以下、さらには5重量
%以下とすることが望ましい。
【0023】また、平均粒径1μm以下の結晶相として
は、磁器1の高周波帯での誘電率や熱膨張係数の調整、
高周波帯での誘電損失の低減の点で、ディオプサイド結
晶相、スピネル結晶相、ガーナイト結晶相、コージェラ
イト結晶相、ムライト結晶相、エンスタタイト結晶相、
ウイレマイト結晶相、アノーサイト結晶相、スラウソナ
イト結晶相、セルシアン結晶相、ヘキサセルシアン結晶
相、モンティセライト結晶相、メリライト結晶相および
アケーマナイト結晶相の群から選ばれる少なくとも1
種、特にディオプサイド結晶相、スピネル結晶相、ガー
ナイト結晶相、コージェライト結晶相、エンスタタイト
結晶相、アノーサイト結晶相、スラウソナイト結晶相、
セルシアン結晶相、ヘキサセルシアン結晶相の群から選
ばれる少なくとも1種、さらには、セラミック粒子3と
してアルミナを用いる際には、セラミック粒子3とマト
リックス2とのなじみを高くするために、ディオプサイ
ド結晶相を主として含有することが望ましい。
【0024】さらに、本発明によれば、磁器1の強度を
高めるとともに磁器1の吸水を防止するためには、磁器
1の開気孔率が1%以下であることが望ましく、かかる
点では、磁器1中のセラミック粒子3の平均粒径は3〜
10μm、特に3.5〜5μmであることが望ましい。
また、磁器1中のセラミック粒子3の含有比率は、磁器
強度を高めるとともに、磁器1の開気孔率を小さくする
点で、磁器1全体に対して、30〜80重量%、特に4
0〜70重量%であることが望ましい。
【0025】なお、磁器1の誘電率を低める点では、磁
器1の閉気孔率を0.5〜7%とすることが望ましい。
さらに、かかる閉気孔6についても、磁器1の強度を高
める上では、平均閉気孔径が6μm以下、特に5μm以
下、さらに3μm以下であることが望ましい。
【0026】上記態様の磁器は、JISR−1601に
基づく3点曲げ強度が250MPa以上、特に300M
Pa以上、さらに350MPa以上の優れた機械的信頼
性を有するものとなり、また、特に60GHzにおける
誘電率が9.5以下、特に7以下、誘電損失が30×1
-4以下、特に20×10-4以下と、特に配線基板の絶
縁基板として高周波帯でも優れた特性を有するものとな
る。 (製造方法)次に、本発明の低温焼成磁器を製造する方
法について説明する。まず、出発原料として、例えば、
ガラス粉末30〜90重量%と平均粒径が2.5μm以
上のセラミック粉末10〜70重量%とを混合する。こ
こで、上記混合粉末の望ましい混合比率は、1050℃
以下の焼成によって磁器の開気孔率を1%以下に緻密化
するため、磁器の機械的強度を高めるために、ガラス粉
末の添加量が、特に40〜70重量%、さらに50〜6
0重量%、セラミック粒子の添加量が、特に30〜60
重量%、さらに40〜50重量%となることが望まし
い。
【0027】ここで、本発明によれば、上記セラミック
粉末の平均粒径が2.5μm以上であること、平均粒径
2.5μm以上のセラミック粉末の添加量が10〜70
重量%であることに加えて、セラミック粉末の圧裂強さ
が2MPa以上であることが重要であり、これによっ
て、後述する1050℃以下での焼成によって作製され
る磁器の機械的強度を高めることができる。
【0028】なお、本発明におけるセラミック粉末の圧
裂強さとは、山本靖則,ニューセラミックス,Vol.11 N
o.10(1998)にて開示されるセラミック粉末の圧裂強さ測
定法に基づくものであり、セラミック粉末を支持体と平
面圧子との間に挟持した状態で前記平面圧子に負荷をか
けてその変位量を観測することによってセラミック粉末
の破壊荷重を求めることによって得られる値である。
【0029】また、本発明において、上記セラミック粉
末の圧裂強さを2MPa以上とするには、セラミック粉
末を作製する際の焼成温度を調整する必要があり、例え
ば、アルミナの場合、粉末を作製する際の焼成温度を1
300〜1500℃に調整することが重要である。すな
わち、アルミナ粉末を作製する際の焼成温度が1300
℃よりも低いと粉末の圧裂強さが高いα−アルミナ結晶
相以外のγ−アルミナ等の他の結晶形態のアルミナ結晶
相が残存してアルミナ粉末の圧裂強さが低下してしま
い、逆にアルミナ粉末を作製する際の焼成温度が150
0℃を越える場合には、アルミナ粉末が過焼結を起こし
て粉末の表面にすじ状のひび割れ等が生じたり、アルミ
ナ粉末が粒成長することによって粒径が大きくなりすぎ
てこれを再度長時間粉砕することによって粉末にマイク
ロクラックが生じてしまう恐れがあり、粉末の圧裂強さ
が低下するためである。
【0030】また、セラミック粉末の圧裂強さを高める
ためには、セラミック粉末の平均粒径が10μm以下、
特に8μm以下、さらに6μm以下であることが望まし
い。
【0031】一方、ガラス粉末としては、平均粒径0.
1〜5μmで、例えば、SiO2、Al23およびMO
(M:アルカリ土類金属元素)を含有するガラスが好適
に使用できる。また、脱バインダの容易性およびガラス
粉末の結晶化度を高めるためには、ガラスの軟化点が5
50〜950℃、特に650〜900℃、さらに700
〜850℃であることが望ましい。
【0032】そして、この混合粉末を用いてドクターブ
レード法やカレンダーロール法、あるいは圧延法、プレ
ス成形法の周知の成型法により所定形状の成形体を作製
した後、該成形体を500〜750℃で脱バインダ処理
し、1050℃以下、特に800〜1050℃、さらに
850〜950℃の酸化性雰囲気または不活性雰囲気中
で焼成することにより作製することができる。
【0033】ここで、焼成温度を上記範囲に限定した理
由は、1050℃を越えると、CuやAg等の低抵抗金
属との同時焼成ができないためであり、また、磁器の開
気孔率を1%以下とし、磁器のマトリックス中の平均粒
径1μm以下の結晶相の含有比率を高めるためには焼成
温度が800℃以上であることが望ましい。
【0034】なお、1050℃以下での焼成で磁器を緻
密化させるためには、焼成時の昇温速度を1000℃/
時間以下で、かつ焼成時間を10分以上とすることが望
ましく、また、磁器中の結晶相の結晶化度を高めるため
には、焼成時の昇温速度を1000℃/時間以下とする
ことが望ましい。
【0035】(配線基板の製造方法)また、上記低温焼
成磁器を絶縁基板として用いて配線層を具備する配線基
板を作製するには、前記混合粉末に、適当な有機溶剤、
溶媒を用い混合してスラリーを調製し、これを従来周知
のドクターブレード法やカレンダーロール法、あるいは
圧延法、プレス成形法により、シート状に成形する。そ
して、このシート状成形体に所望によりスルーホールを
形成した後、スルーホール内に、銅、金、銀のうちの少
なくとも1種を含む金属ペーストを充填する。そして、
シート状成形体表面には、高周波信号が伝送可能な高周
波線路パターン等に前記金属ペーストを用いてスクリー
ン印刷法、グラビア印刷法などによって配線層の厚みが
5〜30μmとなるように、印刷塗布する。
【0036】その後、複数のシート状成形体を位置合わ
せして積層圧着し、窒素ガスや窒素−酸素混合ガス等の
非酸化性雰囲気中、上述した条件で焼成することによ
り、高周波用配線基板を作製することができる。
【0037】なお、導体として銅等の焼成により酸化す
る恐れもあるものについては脱バインダ処理を水蒸気含
有雰囲気等の弱酸化性雰囲気、焼成を窒素、窒素−水素
あるいは窒素−不活性ガス等の非酸化性雰囲気中にて焼
成する。
【0038】そして、この配線基板の表面において、表
面に形成された配線層の表面に、所望によりNiメッキ
膜やCuメッキ膜を形成し、さらにこれらのメッキ膜の
表面にAuメッキ膜を施した後、該適宜半導体素子等の
チップ部品が搭載され配線層と信号の伝達が可能なよう
に接続する。
【0039】接続方法としては、配線層上に直接搭載さ
せて接続させたり、あるいは樹脂、Ag−エポキシ、A
g−ガラス、Au−Si等の樹脂、金属、セラミックス
等の厚み50μm程度の接着剤によりチップ部品を絶縁
基板表面に固着し、ワイヤーボンディング、TABテー
プなどにより配線層と半導体素子とを接続する。なお、
半導体素子としては、Si系やGa−As系等のチップ
部品の実装に有効である。また、半導体素子以外にもア
ンテナやフィルタ、コンデンサ等の各種電子部品を実装
することも可能である。
【0040】さらに、半導体素子が搭載された配線基板
表面に、絶縁基板と同種の絶縁材料や、その他の絶縁材
料、あるいは放熱性が良好な金属等からなり、電磁波遮
蔽性を有するキャップをガラス、樹脂、ロウ材等の接着
剤により接合してもよく、これにより半導体素子を気密
に封止することができる。
【0041】(配線基板の構成)本発明の磁器組成物を
好適に使用しうる高周波用配線基板の一例である半導体
素子収納用パッケージの具体的な構造とその実装構造に
ついて図2をもとに説明する。図2は、半導体収納用パ
ッケージ、特に、接続端子がボール状端子からなるボー
ルグリッドアレイ(BGA)型パッケージの概略断面図
である。図2によれば、パッケージAは、絶縁材料から
なる絶縁基板11と蓋体12によりキャビティ13が形
成されており、そのキャビティ13内には、Si、Ga
−As等のチップ部品14が前述の接着剤等により実装
されている。
【0042】本発明によれば、絶縁基板11が上述した
低温焼成磁器からなるために、磁器強度が高く、半導体
素子等の電子部品の実装に伴い、熱膨張係数差に起因し
て発生する熱応力によるクラックや電気的接続不良を防
止し、メタライズ強度を高め、配線基板の機械的信頼性
および電気的信頼性を高めることができる。
【0043】また、絶縁基板11の表面および内部に
は、チップ部品14と電気的に接続された配線層15が
形成されている。この配線層15は、配線抵抗を小さく
するため、特に高周波信号の伝送時に導体損失を極力低
減するために、Cu、Ag、Auなどの低抵抗金属、特
にCuまたはAgからなることが望ましい。また、この
配線層15に1GHz以上の高周波信号を伝送する場合
には、高周波信号が損失なく伝送されることが必要とな
るため、配線層15は周知のストリップ線路、マイクロ
ストリップ線路、コプレーナ線路、誘電体導波管線路の
うちの少なくとも1種から構成される。
【0044】さらに、図2のパッケージAにおいて、絶
縁基板11の底面には、接続用電極層16が被着形成さ
れており、パッケージA内の配線層15と接続されてい
る。そして、接続用電極層16には、半田などのロウ材
17によりボール状端子18が被着形成されている。
【0045】また、上記パッケージAを外部回路基板B
に実装するには、図2に示すように、ポリイミド樹脂、
エポキシ樹脂、フェノール樹脂などの有機樹脂を含む絶
縁材料からなる絶縁基板19の表面に配線導体20が形
成された外部回路基板Bに対して、ロウ材を介して実装
される。具体的には、パッケージAにおける絶縁基板1
1の底面に取付けられているボール状端子18と、外部
回路基板Bの配線導体20とを当接させてPb−Snな
どの半田21によりロウ付けして実装される。また、ボ
ール状端子18自体を溶融させて配線導体20と接続さ
せてもよい。
【0046】さらに、本発明によれば、磁器強度が高い
ことから絶縁基板11表面の配線層15のメタライズ強
度を高めることができ、また、高周波帯での誘電率およ
び誘電損失が低いことから高周波信号を低損失で良好に
伝送することが可能である。また、Ga−As等のチッ
プ部品14のロウ付けや接着剤により実装されるような
表面実装型パッケージにおいて、Ga−As等のチップ
部品14の絶縁基板11との熱膨張差を従来のセラミッ
ク材料よりも小さくできることから、かかる実装構造に
対して、熱サイクルが印加された場合においても実装部
での応力の発生を抑制することができる結果、実装構造
の長期信頼性を高めることができる。なお、図2のボー
ル状端子18に代えて柱状端子を用いる(ランドグリッ
ドアレイ(LGA))ことも可能である。
【0047】
【実施例】下記の組成 ガラスA:SiO250重量%−Al235.5重量%
−MgO18.5重量%−CaO26重量% ガラスB:SiO244重量%−Al2329重量%−
MgO11重量%−ZnO7重量%−B239重量% ガラスC:SiO225重量%−Al2316重量%−
BaO25.5重量%−CaO3.9重量%−MgO
0.7重量%−SrO5重量%−ZnO12重量%−B
2311重量%−SnO20.9重量% ガラスD:SiO279.7重量%−K2O2重量%−B
aO18.3重量% からなる平均粒径2μmの4種のガラス粉末を準備し
た。
【0048】上記ガラス粉末に対して、セラミック粉末
の作製時の焼成温度および粉砕条件を変えて表1、2に
示す平均粒径、圧裂強さのセラミック粉末(純度99
%)を表1に示す比率で添加した。なお、セラミック粉
末の圧裂強さは、島津微小圧縮試験機MCTMを用い
て、平面圧子を用い、9.8mN〜4.9Nの微小荷重
を速度7.75mN/secにて測定試料に負荷として
与え圧縮変位を測定し、粉末30個の平均値を圧裂強さ
として求めた。また、粉末のSEM観察からセラミック
粉末の平均粒径を測定した。結果は表1に示した。
【0049】なお、試料No.2についてはアルミナ粉
末作製時の焼成温度を1100℃とし、試料No.3に
ついてはアルミナ粉末作製時の焼成温度を1700℃と
したものを用い、それ以外の試料No.1、4〜26に
ついてはアルミナ粉末作製時の焼成温度を1500〜1
600℃に調整して作製した。
【0050】そして、この混合物に有機バインダ、可塑
剤、トルエンを添加し、スラリーを調製した後、このス
ラリーを用いてドクターブレード法により厚さ200μ
mのグリーンシートを作製した。そして、このグリーン
シートを10〜15枚積層し、50℃の温度で10MP
aの圧力を加えて熱圧着した。得られた積層体を水蒸気
含有/窒素雰囲気中、700℃で脱バインダ処理を行っ
た後、乾燥窒素中で表1の条件で焼成し絶縁基板用磁器
を得た。なお、焼成に際しては、昇温速度、降温速度を
300℃/時間(h)とした。
【0051】得られた磁器について誘電率、誘電損失を
以下の方法で評価した。測定は形状、直径2〜7mm、
厚み1.5〜2.5mmの形状に切り出し、60GHz
にてネットワークアナライザー、シンセサイズドスイー
パーを用いて誘電体円柱共振器法により行った。測定で
は、NRDガイド(非放射性誘電体線路)で、誘電体共
振器の励起を行い、TE021、TE031モードの共振特性
より、誘電率、誘電損失(tanδ)を算出した。
【0052】また、アルキメデス法により開気孔率を測
定した。さらに、焼結体中における結晶相をX線回折チ
ャートから同定するとともに、リートベルト法によって
非晶質相の含有比率を平均粒径3μm以上のセラミック
粒子を除く磁器全量に対して算出した(表中、ガラス量
と記載)。また、JIS−R1601に基づき、磁器の
3点曲げ強度を測定した(表中、磁器強度と記載)。さ
らに、40〜400℃における平均熱膨張係数を測定し
た。また、磁器断面のSEM写真から画像解析法によっ
てセラミック粒子の平均粒径を、また閉気孔率を画像解
析法によって測定し、また、1視野にて観察される閉気
孔30個以上の全面積/個数にて開気孔の平均面積Sp
を算出し、Sp=πr2の式から平均気孔径rを算出し
た。結果は表1、2に示した。
【0053】さらに、表1の組成物を用いて、ドクター
ブレード法により厚み500μmのグリーンシートを作
製し、このシート表面に厚み10μmのCuメタライズ
ペーストをスクリーン印刷法を用いて塗布しメタライズ
配線層を形成した。また、グリーンシートの所定箇所に
スルーホールを形成しその中にもCuメタライズペース
トを充填した。そして、メタライズペーストが塗布され
たグリーンシートをスルーホール間で位置合わせしなが
ら6枚積層し圧着した。この積層体を上述した焼成条件
でメタライズ配線層と絶縁基板とを同時焼成し、表面に
メタライズ配線層が形成された配線基板を作製した。
【0054】得られた配線基板表面の2mm角のメタラ
イズ配線層の表面にニッケルメッキおよび金メッキを施
し、該メッキ膜上に銅リード線を半田付けした後、該リ
ード線をメタライズ配線層と垂直に10mm/秒の速度
で引っ張ってメタライズ配線層が剥がれまたは破損する
引っ張り荷重(F)を測定し、メタライズ配線層の形成
面積(S)との比であるF/S(MPa)をメタライズ
強度として算出した。結果は表1に示した。
【0055】また、配線基板表面の磁器部について、J
ISR−1607(1995)に準じて磁器表面に圧痕
4つの先端からクラックをそれぞれ50μm程度の直線
長さ発生させた。そして、走査型電子顕微鏡(SEM)
にて、このクラックの先端から前記圧痕の先端に向かっ
て30μmの直線長さの経路に位置するセラミック粒子
の破断状態を観察し、粒内破断と粒界破断した個数を数
えて、粒内破断した個数/(粒内破断+粒界破断)した
個数によって粒内破断したセラミック粒子の比率を算出
した。結果は表1、2に示した。
【0056】
【表1】
【0057】
【表2】
【0058】表1、2の結果から明らかなように、平均
粒径2.5μm以上のセラミック粒子が存在しない試料
No.1では、磁器強度が低いものであった。また、圧
裂強さが3MPaより低いセラミック粉末を用いた試料
No.2、3、26では、セラミック粒子の粒内破断す
る比率が70%より多く、磁器強度が低いものであっ
た。さらに、セラミック粒子の含有量が10重量%より
少ない試料No.7では、セラミック粒子の粒内破断す
る比率が70%より多く、また、セラミック粉末の含有
量が70重量%を越える試料No.13では磁器を緻密
化することができず磁器強度が低いものであった。さら
に、セラミック粒子の平均粒径が3μmより小さい試料
No.14、15では、1050℃以下の焼成温度で磁
器を緻密化することができず、セラミック粒子の粒内破
断する比率が70%より多くなった。
【0059】これに対して、圧裂強さが2MPa以上
で、かつ平均粒径が3μm以上のセラミック粉末を10
〜70重量%の比率で含有せしめた試料No.4〜6、
8〜12、16〜28では、磁器強度250MPa以
上、メタライズ強度が20MPa以上で、誘電率9.5
以下、誘電損失30×10-4以下の優れた特性を有する
ものであった。
【0060】
【発明の効果】以上詳述した通り、本発明の低温焼成磁
器によれば、低温焼成磁器中に含有せしめるセラミック
粒子の粒径、粒子の強度を適正化することによって、磁
器中に分散するセラミック粒子がクラックの進展経路を
ジグザグに歪ませることによって、結果的に磁器強度を
向上でき、かつ磁器表面に配線層を形成した場合におい
ても、該配線層のメタライズ強度を高めることができ
る。
【0061】また、本発明によれば、また、高周波帯で
の誘電率および誘電損失が低いことから高周波信号を低
損失で良好に伝送することが可能である。さらに、磁器
の熱膨張係数を調整することが可能であることから電子
部品をロウ付けや接着剤により絶縁基板表面に実装する
ような表面実装型パッケージにおいて、電子部品や外部
回路基板と絶縁基板との熱膨張差を従来のセラミック材
料よりも小さくできることから、かかる実装構造に対し
て、熱サイクルが印加された場合においても実装部での
応力の発生を抑制することができる結果、実装構造の長
期信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の低温焼成磁器について、該磁器表面に
圧痕を形成した際のクラックの進展状態を説明するため
の図である。
【図2】本発明の組成物を焼成した磁器を用いた高周波
用配線基板の一例である半導体素子収納用パッケージの
実装構造の一例を説明するための概略断面図である。
【符号の説明】
1 低温焼成磁器(磁器) 2 マトリックス 3 セラミック粒子 3a 粒内破断しているセラミック粒子 3b 粒界破断しているセラミック粒子 4 圧痕 5 クラック 6 閉気孔 A 半導体素子収納用パッケージ B 外部回路基板 11 絶縁基板 12 蓋体 13 キャビティ 14 チップ部品 15 配線層 16 接続用電極層 17 ロウ材 18 ボール状端子 19 絶縁基板 20 配線導体 21 半田

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】ガラスおよび/または平均粒径1μm以下
    の結晶相からなるマトリックス中に、平均粒径2.5μ
    m以上のセラミック粒子を分散してなる磁器であって、
    前記磁器表面に圧子によって圧痕を形成して該圧痕から
    クラックを直線長さで50μm以上進展させた時、該ク
    ラックの先端から前記圧痕に向かって30μmの直線長
    さの経路に位置する前記セラミック粒子のうち粒内破断
    している比率が70%以下であることを特徴とする低温
    焼成磁器。
  2. 【請求項2】前記セラミック粒子の圧裂強さが2MPa
    以上であることを特徴とする請求項1記載の低温焼成磁
    器。
  3. 【請求項3】前記平均粒径2.5μm以上のセラミック
    粒子がAl23であることを特徴とする請求項1または
    2記載の低温焼成磁器。
  4. 【請求項4】前記平均粒径が1μm以下の結晶相が、デ
    ィオプサイド結晶相、スピネル結晶相、ガーナイト結晶
    相、コージェライト結晶相、ムライト結晶相、エンスタ
    タイト結晶相、ウイレマイト結晶相、アノーサイト結晶
    相、スラウソナイト結晶相、セルシアン結晶相、ヘキサ
    セルシアン結晶相、モンティセライト結晶相、メリライ
    ト結晶相、アケーマナイト結晶相、フォルステライト結
    晶相の群から選ばれる少なくとも1種を含有することを
    特徴とする請求項1乃至3いずれか記載の低温焼成磁
    器。
  5. 【請求項5】前記マトリックス中の平均粒径が1μm以
    下の結晶相の含有量が、前記セラミック粒子を除いた前
    記低温焼成磁器全量に対して30重量%以上であること
    を特徴とする請求項1乃至4のいずれか記載の低温焼成
    磁器。
  6. 【請求項6】開気孔率が1%以下であり、かつ閉気孔率
    が0.5〜7%であることを特徴とする請求項1乃至4
    のいずれか記載の低温焼成磁器。
  7. 【請求項7】閉気孔の平均気孔径が6μm以下であるこ
    とを特徴とする請求項1乃至6のいずれか記載の低温焼
    成磁器。
  8. 【請求項8】ガラス粉末30〜90重量%と、平均粒径
    3μm以上で圧裂強さが2MPa以上のセラミック粉末
    10〜70重量%とを混合し、成形後、1050℃以下
    で焼成することを特徴とする低温焼成磁器の製造方法。
  9. 【請求項9】前記焼成により、前記ガラスから平均粒径
    1μm以下の結晶相が析出することを特徴とする請求項
    8記載の低温焼成磁器の製造方法。
  10. 【請求項10】前記ガラスの軟化点が550〜950℃
    であることを特徴とする請求項8または9記載の低温焼
    成磁器の製造方法。
  11. 【請求項11】絶縁基板の表面および/または内部に、
    メタライズ配線層が配設された配線基板において、前記
    絶縁基板が請求項1乃至5いずれか記載の低温焼成磁器
    からなることを特徴とする配線基板。
  12. 【請求項12】前記メタライズ配線層が、CuまたはA
    gを主成分とすることを特徴とする請求項11記載の配
    線基板。
JP2001053166A 2001-02-27 2001-02-27 低温焼成磁器およびその製造方法 Expired - Fee Related JP3904838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001053166A JP3904838B2 (ja) 2001-02-27 2001-02-27 低温焼成磁器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001053166A JP3904838B2 (ja) 2001-02-27 2001-02-27 低温焼成磁器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002255636A true JP2002255636A (ja) 2002-09-11
JP3904838B2 JP3904838B2 (ja) 2007-04-11

Family

ID=18913670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001053166A Expired - Fee Related JP3904838B2 (ja) 2001-02-27 2001-02-27 低温焼成磁器およびその製造方法

Country Status (1)

Country Link
JP (1) JP3904838B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006096587A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 誘電体磁器組成物およびその製造方法ならびに配線基板
JP2007151875A (ja) * 2005-12-06 2007-06-21 Ogiso:Kk 磁器製食器
JP2012243845A (ja) * 2011-05-17 2012-12-10 Tcst Tech Co Ltd 電子部品を封止するために用いる高密度ltccパッケージ構造及びその高密度ltcc材料
WO2015141100A1 (ja) * 2014-03-19 2015-09-24 日本碍子株式会社 セラミック素地及びその製造方法
JP2017186223A (ja) * 2017-01-19 2017-10-12 Tdk株式会社 誘電体組成物、誘電体磁器および積層複合電子部品

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006096587A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 誘電体磁器組成物およびその製造方法ならびに配線基板
JP4594021B2 (ja) * 2004-09-28 2010-12-08 京セラ株式会社 誘電体磁器組成物およびその製造方法ならびに配線基板
JP2007151875A (ja) * 2005-12-06 2007-06-21 Ogiso:Kk 磁器製食器
JP2012243845A (ja) * 2011-05-17 2012-12-10 Tcst Tech Co Ltd 電子部品を封止するために用いる高密度ltccパッケージ構造及びその高密度ltcc材料
WO2015141100A1 (ja) * 2014-03-19 2015-09-24 日本碍子株式会社 セラミック素地及びその製造方法
CN106458761A (zh) * 2014-03-19 2017-02-22 日本碍子株式会社 陶瓷基体及其制造方法
CN106458761B (zh) * 2014-03-19 2019-08-06 日本碍子株式会社 陶瓷基体及其制造方法
JP2017186223A (ja) * 2017-01-19 2017-10-12 Tdk株式会社 誘電体組成物、誘電体磁器および積層複合電子部品

Also Published As

Publication number Publication date
JP3904838B2 (ja) 2007-04-11

Similar Documents

Publication Publication Date Title
JP3793560B2 (ja) 低温焼成磁器およびその製造方法
JP2005306714A (ja) ガラスセラミック組成物、ガラスセラミック焼結体およびその製造方法、並びにそれを用いた配線基板、薄膜配線基板
JP2001240470A (ja) 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法
JP3904838B2 (ja) 低温焼成磁器およびその製造方法
JP3793559B2 (ja) 高周波用磁器組成物および高周波用磁器
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
JP3865967B2 (ja) 磁器およびそれを用いた配線基板
JP3827491B2 (ja) 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP2005015284A (ja) 低温焼成磁器およびその製造方法、並びに配線基板
JP2005101095A (ja) 磁器用組成物及び磁器、並びに磁器の製造方法
JP3441924B2 (ja) 配線基板およびその実装構造
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP3793558B2 (ja) 高周波用磁器
JP2004115290A (ja) 複合酸化物焼結体及びその製造方法並びに配線基板
JP3663335B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP2005179137A (ja) 高周波伝送特性に優れた磁器
JP3441950B2 (ja) 配線基板およびその実装構造
JP3663300B2 (ja) 高周波用磁器組成物、高周波用磁器およびその製造方法
JP2003137657A (ja) ガラスセラミックスおよびその製造方法、並びに配線基板
JP3610226B2 (ja) 配線基板およびその実装構造
JP3764626B2 (ja) 配線基板
JP4028673B2 (ja) 配線基板
JP2003165765A (ja) ガラスセラミック組成物およびガラスセラミックスの製造方法、並びに配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3904838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees