JP5921586B2 - ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 - Google Patents

ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 Download PDF

Info

Publication number
JP5921586B2
JP5921586B2 JP2014022064A JP2014022064A JP5921586B2 JP 5921586 B2 JP5921586 B2 JP 5921586B2 JP 2014022064 A JP2014022064 A JP 2014022064A JP 2014022064 A JP2014022064 A JP 2014022064A JP 5921586 B2 JP5921586 B2 JP 5921586B2
Authority
JP
Japan
Prior art keywords
hole
millimeter
wave band
circuit board
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014022064A
Other languages
English (en)
Other versions
JP2015149420A (ja
Inventor
一考 高木
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014022064A priority Critical patent/JP5921586B2/ja
Priority to EP14177700.3A priority patent/EP2911234B1/en
Priority to US14/334,791 priority patent/US20150228592A1/en
Priority to TW103129899A priority patent/TWI549351B/zh
Priority to KR1020140116102A priority patent/KR101630058B1/ko
Priority to CN201410452961.6A priority patent/CN104835805B/zh
Publication of JP2015149420A publication Critical patent/JP2015149420A/ja
Application granted granted Critical
Publication of JP5921586B2 publication Critical patent/JP5921586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Aerials (AREA)
  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

本発明の実施形態は、ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置に関する。
３０ＧＨｚ以上のミリ波帯などにおいて動作する半導体チップが実装される従来のミリ波帯用半導体パッケージは、半導体チップが載置される基体、一端が半導体チップに接続され、他端がアンテナとして機能する信号線、および半導体チップを覆うように、基体上に設けられた蓋体、を有する。このような従来のミリ波帯用半導体パッケージは、外部電気回路等に接続される導波管内に、信号線を挿入することにより使用される。
しかしながら、従来のミリ波帯用半導体パッケージと導波管とは別部品であるため、パッケージに対する導波管の取り付け状態は、導波管を取り付ける毎に変化する。従って、ミリ波帯用半導体パッケージを備えたミリ波帯用半導体装置の再現性は悪い、という問題がある。
さらに特に、ミリ波帯では金属表面の平坦性が損失に影響するため、金属部品を安価な鋳造でつくることができず、切削や金属金型鋳造（アルミダイカスト）を用いていた。しかし、切削は少量でも対応できるがコストが高い。アルミダイカストは金属金型が高価なため少量生産時にはやはりコストが高くなる、という問題がある。
特開平１０−６５０３８号公報 特許第３４６４１１８号公報 特許第３４８５５２０号公報
実施形態は、再現性に優れたミリ波帯用半導体パッケージおよびミリ波帯用半導体装置を提供することを目的とする。
第１の実施形態に係るミリ波帯用半導体パッケージは、金属製の基体、回路基板、および金属製の蓋体、を具備する。前記基体は、それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する。前記回路基板は、前記基体上に配置されており、表面には、入力用信号線路および出力用信号線路が設けられている。前記蓋体は、前記回路基板上に配置されており、それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する。この前記蓋体は、前記第１の非貫通穴が前記基体の前記第１の貫通孔の直上に配置されるとともに、前記第２の非貫通穴が前記基体の前記第２の貫通孔の直上に配置されるように前記回路基板上に配置される。そして、前記第１の非貫通穴および前記第１の貫通孔は第１の導波管を構成するとともに、前記第２の非貫通穴および前記第２の貫通孔は第２の導波管を構成する。
また、第２の実施形態に係るミリ波帯用半導体パッケージは、金属製の基体、回路基板、および金属製の蓋体、を具備する。前記基体は、それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する。前記回路基板は、前記基体上に配置されており、表面には、入力用信号線路および出力用信号線路が設けられている。前記蓋体は、前記回路基板上に配置されており、それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する。この前記蓋体は、前記第１の貫通孔が前記基体の前記第１の非貫通穴の直上に配置されるとともに、前記第２の貫通孔が前記基体の前記第２の非貫通穴の直上に配置されるように前記回路基板上に配置される。そして、前記第１の貫通孔および前記第１の非貫通穴は第１の導波管を構成するとともに、前記第２の貫通孔および前記第２の非貫通穴は第２の導波管を構成する。
また、第１の実施形態に係るミリ波帯用半導体装置は、金属製の基体、回路基板、金属製の蓋体、および半導体チップ、を具備する。前記基体は、それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する。前記回路基板は、前記基体上に配置されており、一部に貫通孔を有し、表面には入力用信号線路および出力用信号線路が設けられている。前記蓋体は、前記回路基板上に配置され、それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する。この前記蓋体は、前記第１の非貫通穴が前記基体の前記第１の貫通孔の直上に配置されるとともに、前記第２の非貫通穴が前記基体の前記第２の貫通孔の直上に配置されるように前記回路基板上に配置される。そして、前記第１の非貫通穴および前記第１の貫通孔は第１の導波管を構成するとともに、前記第２の非貫通穴および前記第２の貫通孔は第２の導波管を構成する。前記半導体チップは、前記回路基板の貫通孔内に配置されるように前記基体の表面上に載置され、前記入力用信号線路および前記出力用信号線路に電気的に接続されている。
また、第２の実施形態に係るミリ波帯用半導体装置は、金属製の基体、回路基板、金属製の蓋体、および半導体チップ、を具備する。前記基体は、それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する。前記回路基板は、前記基体上に配置されており、一部に貫通孔を有し、表面には入力用信号線路および出力用信号線路が設けられている。前記蓋体は、前記回路基板上に配置され、それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する。この前記蓋体は、前記第１の貫通孔が前記基体の前記第１の非貫通穴の直上に配置されるとともに、前記第２の貫通孔が前記基体の前記第２の非貫通穴の直上に配置されるように前記回路基板上に配置される。そして、前記第１の貫通孔および前記第１の非貫通穴は第１の導波管を構成するとともに、前記第２の貫通孔および前記第２の非貫通穴は第２の導波管を構成する。前記半導体チップは、前記回路基板の貫通孔内に配置されるように前記基体の表面上に載置され、前記入力用信号線路および前記出力用信号線路に電気的に接続されている。
第１の実施形態に係るミリ波帯用半導体装置を斜め上方から見た場合の模式的な分解斜視図である。 第１の実施形態に係るミリ波帯用半導体装置を斜め下方から見た場合の模式的な分解斜視図である。 第１の実施形態に係るミリ波帯用半導体パッケージの基体を模式的に示す図であって、同図（ａ）は、基体を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ａ−Ａ´に沿って示す基体の模式的な断面図である。 第１の実施形態に係るミリ波帯用半導体パッケージの回路基板を模式的に示す図であって、同図（ａ）は、回路基板を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、回路基板を上方から見た場合の模式的な平面図であり、同図（ｃ）は、回路基板を下方から見た場合の模式的な平面図であり、同図（ｄ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿って示す回路基板の模式的な断面図である。 第１の実施形態に係るミリ波帯用半導体パッケージの蓋体を模式的に示す図であって、同図（ａ）は、蓋体を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ｃ−Ｃ´に沿って示す蓋体の模式的な断面図である。 第１の実施形態に係るミリ波帯用半導体装置を示す、図３（ｂ）、図４（ｄ）、図５（ｂ）に対応する断面図である。 第２の実施形態に係るミリ波帯用半導体パッケージの基体を模式的に示す図であって、同図（ａ）は、基体を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ａ−Ａ´に沿って示す基体の模式的な断面図である。 第２の実施形態に係るミリ波帯用半導体パッケージの蓋体を模式的に示す図であって、同図（ａ）は、蓋体を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ｃ−Ｃ´に沿って示す蓋体の模式的な断面図である。 第２の実施形態に係るミリ波帯用半導体装置を示す、図７（ｂ）、図８（ｂ）に対応する断面図である。 第２の実施形態に係るミリ波帯用半導体パッケージの蓋体の変形例を模式的に示す図であって、同図（ａ）は、変形例に係る蓋体を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ｃ−Ｃ´に沿って示す蓋体の模式的な断面図である。
各実施形態に係るミリ波帯用半導体パッケージおよびミリ波帯用半導体装置は、ミリ波を導波する導波管をミリ波帯用体用半導体パッケージに内蔵させることにより、ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置の再現性を向上させることができるものである。さらに平坦化膜を用いることで、砂鋳型鋳造などの安価な製造方法を用いてもミリ波帯での損失を発生させないものである。以下、この実施形態に係るミリ波帯用半導体パッケージおよびミリ波帯用半導体装置について説明する。
（第１の実施形態）
図１は、第１の実施形態に係るミリ波帯用半導体装置を斜め上方から見た場合の模式的な分解斜視図である。また、図２は、第１の実施形態に係るミリ波帯用半導体装置を斜め下方から見た場合の模式的な分解斜視図である。図１、図２に示すように、第１の実施形態に係るミリ波帯用半導体装置１０は、基体２１、信号線路２２等を備える回路基板２３、および蓋体２４、を有するミリ波帯用半導体パッケージ２０内部に、半導体チップ１１が実装されたものである。
ミリ波帯用半導体パッケージ２０を構成する基体２１および蓋体２４はそれぞれ、直方体状の金属ブロックである。また、回路基板２３は、誘電体基板２５の表面上に所望の回路パターン等が形成されるとともに、裏面上に所望のパターンが形成されたものである。
以下に、このようなミリ波帯用半導体パッケージ２０について詳細に説明する。
図３はそれぞれ、第１の実施形態に係るミリ波帯用半導体パッケージ２０の基体２１を模式的に示す図である。同図（ａ）は、基体２１を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ａ−Ａ´に沿って示す基体２１の模式的な断面図である。
図３（ａ）（ｂ）に示すように、直方体状の金属ブロックである基体２１には、表面２１ａから側面２１ｂ、２１ｃに向かって基体２１を貫通するＬ字状の第１の貫通孔２６および第２の貫通孔２７がそれぞれ設けられている。第１の貫通孔２６は、表面２１ａから第１の側面２１ｂに向かって基体２１を貫通し、第２の貫通孔２７は、表面２１ａから第１の側面２１ｂに対向する第２の側面２１ｃに向かって基体２１を貫通するように設けられている。これらの貫通孔２６、２７はそれぞれ、後述する蓋体２４の非貫通穴３５、３６とともに、ミリ波を導波する導波管１２を構成する。
各々の貫通孔２６、２７はそれぞれ、図３（ａ）に示すように、その断面が横長形状である、いわゆるＥ面ベンド型の貫通孔であるが、断面形状が縦長形状である、いわゆるＨ面ベンド型の貫通孔であってもよい。しかしながら、貫通孔２６、２７をそれぞれＨ面ベンド型とすると基体２１が厚くなる。従って、各々の貫通孔２６、２７はそれぞれ、図示するように、いわゆるＥ面ベンド型の貫通孔であることが好ましい。
また、基体２１は、金属製であればよいが、基体２１の表面２１ａ上に載置される半導体チップ１１（図１および図２）から発せられる熱の放熱性を良好にするために、例えば銅（Ｃｕ）等の熱伝導性に優れた金属からなることが好ましい。
以上に説明した基体２１は、例えば切削加工した金属製の板を貼り合わせることにより製造可能であるが、このように製造すると製造コストが高くなり、量産性に劣る。そこで、量産化を可能とするために、基体２１は、砂鋳型または石膏鋳型を用いた鋳造法により製造される。しかし、基体２１を鋳造により製造すると、砂鋳型で例えば２００μｍ程度、石膏鋳型で例えば２５μｍ程度と、製造された基体２１の表面粗さが大きくなる。従って、貫通孔２６、２７内面の表面粗さも大きくなる。貫通孔２６、２７は、導波管１２の一部となるため、貫通孔２６、２７内面の表面粗さが大きいと、導波管１２内を導波するミリ波の損失が大きくなる。
そこで、ミリ波の損失を低減するために、貫通孔２６、２７の内面には、平坦化膜２６ａ、２７ａが設けられている。平坦化膜２６ａ、２７ａは、例えばＡｇナノ粒子を含む膜である。このような平坦化膜２６ａ、２７ａを設けることにより、貫通孔２６、２７の内面の表面粗さを鋳造のみの場合の１／１０程度まで低減することができる。
なお、表面粗さが比較的小さい鋳造法として、ダイカストが知られているが、ダイカストは、使用される金型の制約から、Ａｌのような融点が低い金属にのみ適用できる鋳造方法であり、Ｃｕのような熱伝導性に優れているが、融点が高い金属には適用することができない。
図４はそれぞれ、本実施形態に係るミリ波帯用半導体パッケージ２０の回路基板２３を模式的に示す図である。同図（ａ）は、回路基板２３を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、回路基板２３を上方から見た場合の模式的な平面図であり、同図（ｃ）は、回路基板２３を下方から見た場合の模式的な平面図であり、同図（ｄ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿って示す回路基板２３の模式的な断面図である。
図４各図に示すように、回路基板２３は、誘電体基板２５の表面上に所望の回路パターン等が形成されるとともに、裏面上に所望のパターンが形成されたものである。
誘電体基板２５は、例えばセラミック等からなる板状のものであり、略中央領域には、半導体チップ１１等を配置するための略長方形状の貫通孔２８が設けられている。
図４（ａ）、（ｂ）、（ｄ）に示すように、この誘電体基板２５の表面上には、入出力用信号線路２２ａ、２３ｂ、複数のバイアス供給線路２９、および第１の接地パターン３０、を含む回路パターンが、例えば銅（Ｃｕ）等の金属薄膜により設けられている。
入力用信号線路２２ａは、誘電体基板２５の表面上において、略長方形状の貫通孔２８の長辺上から、誘電体基板２５の一方に向かって所定距離だけ延在している。この入力用信号線路２２ａは、その一端において後述の導波管１２を導波されるミリ波を受信し、受信したミリ波を、他端に電気的に接続される半導体チップ１１に導波する線路である。
出力用信号線路２２ｂは、誘電体基板２５の表面上において、入力用信号線路２２ａが接する長辺に対向する上記貫通孔２８の長辺上から、入力用信号線路２２ａの延在方向と反対方向に向かって所定距離だけ延在している。この出力用信号線路２２ｂは、その一端に電気的に接続される半導体チップ１１から導波されるミリ波を、他端において導波管１２に送信する線路である。
したがって、入力用信号線路２２ａおよび出力用信号線路２２ｂにおける所定距離とはそれぞれ、これらの信号線路２２ａ、２２ｂが、導波管１２を導波されるミリ波を送受信するためのモノポールアンテナとして機能する程度の長さを意味する。
複数のバイアス供給線路２９はそれぞれ、誘電体基板２５の表面上において、略長方形状の貫通孔２８の例えば短辺上から、誘電体基板２５の周辺部に沿って伸び、誘電体基板２５の一辺に接するように延在している。これらのバイアス供給線路２９はそれぞれ、半導体チップ１１にＤＣバイアスを供給するための線路である。
第１の接地パターン３０は、入力用信号線路２２ａ、出力用信号線路２２ｂ、および複数のバイアス供給線路２９と絶縁されるように、誘電体基板２５の表面上のほぼ全面に設けられている。この第１の接地パターン３０は、入力用信号線路２２ａの一端付近において、略長方形状に除去されている、また、第１の接地パターン３０は、出力用信号線路２２ｂの他端付近において、略長方形状に除去されている。
なお、このように接地パターン３０が除去されることにより露出する誘電体基板２５の略長方形状の表面領域は、後述の導波管１２内に含まれる領域である。従って、第１の接地パターン３０を除去することにより露出される誘電体基板２５の略長方形状の表面領域を、表面導波領域３１と称する。
次に、図４（ｃ）、（ｄ）に示すように、誘電体基板２５の裏面上には、第２の接地パターン３２が、例えば銅（Ｃｕ）等の金属薄膜により設けられている。第２の接地パターン３２は、誘電体基板２５の裏面上のほぼ全面に設けられているが、表面導波領域３１に対応する領域は除去されている。接地パターン３０と接地パターン３２とは多数のスルーホール（図中では省略している）により電気的に接続されている。
なお、このように接地パターン３２が除去されることにより露出する誘電体基板２５の略長方形状の裏面領域も、表面領域と同様に、後述の導波管１２内に含まれる領域である。従って、第２の接地パターン３２を除去することにより露出される誘電体基板２５の略長方形状の裏面領域を、裏面導波領域３３と称する。
図５はそれぞれ、本実施形態に係るミリ波帯用半導体パッケージ２０の蓋体２４を模式的に示す図である。同図（ａ）は、蓋体２４を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ｃ−Ｃ´に沿って示す蓋体の模式的な断面図である。
直方体状の金属ブロックである蓋体２４は、上述の回路基板２３上に配置されるものであるが、蓋体２４とバイアス供給線路２９との接触を抑制するために、図５（ａ）（ｂ）および図２にそれぞれ示すように、蓋体２４の裏面のうち、バイアス供給線路２９が配置される領域に対応するリング状の領域３４は、浅くくり抜かれている。
このようなリング状の領域３４を有する蓋体２４には、図５（ｂ）および図２に示すように、第１の非貫通穴３５および第２の非貫通穴３６がそれぞれ設けられている。
第１の非貫通穴３５および第２の非貫通穴３６はそれぞれ、裏面から表面方向に所定距離だけ延在し、蓋体２４を貫通しないように設けられている。上述したように、これらの非貫通穴３５、３６はそれぞれ、基体２１の貫通孔２６、２７とともに、ミリ波を導波する導波管１２を構成する。
なお、第１の非貫通穴３５および第２の非貫通穴３６における所定距離とは、蓋体２４が回路基板２３上に載置された際に、回路基板２３の表面から非貫通穴３５、３６の底面までの距離Ｌ１（図６）が、λ／４（ただしλは、使用されるミリ波の波長である）となる距離を意味する。
また、図５（ｂ）および図２に示すように、蓋体２４の裏面において、第１の非貫通穴３５と第２の非貫通穴３６との間には、半導体チップ１１を配置するための第１の凹部３７が設けられており、また、各々の非貫通穴３５、３６と第１の凹部３７とを連結するように第２の凹部３８が設けられている。
以上に説明した蓋体２４も、基体２１と同様に、量産化を可能とするために、砂鋳型または石膏鋳型を用いた鋳造法により製造される。このため、非貫通穴３５、３６の内面にも、平坦化膜３５ａ、３６ａが設けられている。平坦化膜３５ａ、３６ａを設けることにより、非貫通穴３５、３６の内面の表面粗さを鋳造のみの場合の１／１０程度まで低減することができる。
図６は、上述のミリ波帯用半導体パッケージ２０に半導体チップ１１が搭載されたミリ波帯用半導体装置１０を示す、図３（ｂ）、図４（ｄ）、図５（ｂ）に対応する断面図である。
図６に示すように、回路基板２３は、この裏面に設けられた裏面導波領域３３が、基体２１の第１の貫通孔２６および第２の貫通孔２７の上端上に配置され、回路基板２３裏面の第２の接地パターン３２が、基体２１の表面２１ａに接触するように、基体２１の表面２１ａ上に載置される。また、蓋体２４は、第１の非貫通穴３５および第２の非貫通穴３６が、回路基板２３の表面導波領域３１上に配置され、裏面が回路基板２３表面の第１の接地パターン３０に接触するように、回路基板２３上に載置される。
そして、基体２１、回路基板２３、および蓋体２４のそれぞれには、図１および図２に示すように各々を貫通するネジ穴１４が設けられており、これらのネジ孔１４に固定用のネジを挿入することにより、基体２１、回路基板２３、および蓋体２４は相互に固定される。
このように構成されたミリ波帯用半導体パッケージ２０において、基体２１の第１の貫通孔２６と蓋体２４の第１の非貫通穴３５とは、内部に回路基板２３の表面導波領域３１および裏面導波領域３３を含む第１の導波管１２ａを構成する。同様に、基体２１の第２の貫通孔２７と蓋体２４の第２の非貫通穴３６とは、内部に回路基板２３の表面導波領域３１および裏面導波領域３３を含む第２の導波管１２ｂを構成する。
また、このように構成されたミリ波帯用半導体パッケージ２０において、回路基板２３の入出力用信号線路２２ａ、２２ｂはそれぞれ、このような導波管１２ａ、１２ｂ内に、Ｌ２＝λ／４（ただしλは、使用されるミリ波の波長である）だけ挿入された状態となり、モノポールアンテナとして機能する。
以上に説明したミリ波帯用半導体パッケージ２０内には、ミリ波において動作する半導体チップ１１が実装されている。半導体チップ１１は、例えばミリ波の電力を増幅する電界効果トランジスタ（ＦＥＴ）である。
半導体チップ１１は、金属製のチップマウントプレート１５を介して基体２１の表面上に載置される。この半導体チップ１１は、チップマウントプレート１５ともに、基体２１の表面、回路基板２３の貫通孔２８の側面、および蓋体２４の第１の凹部３７によって略囲まれる空間Ｓ１内に配置されるように、基板２１の表面上に載置される。
なお、蓋体２４の第１の凹部３７内には、例えばセラミック等の誘電体からなる凹状のチップカバー体１６が配置されている。従って、より詳細には、半導体チップ１１は、チップマウントプレート１５ともに、基体２１の表面、回路基板の２３貫通孔２８の側面、およびチップカバー体１６によって略囲まれる空間Ｓ２内に配置されるように、基板２１の表面上に載置される。
このように載置された半導体チップ１１は、回路基板２３の入力用信号線路２２ａの他端と、例えばワイヤー１３等の接続導体によって、電気的に接続されるとともに、回路基板２３の出力用信号線路２２ｂの一端と、例えばワイヤー１３等の接続導体によって、電気的に接続される。
このようにミリ波帯用半導体パッケージ２０に半導体チップ１１が実装されることにより構成されるミリ波帯用半導体装置１０において、図６の矢印ＩＮ方向から第１の導波管１２ａ内にミリ波が入力されると、そのミリ波は、第１の導波管１２ａ内を導波され、第１の導波管１２ａ内に挿入配置された入力用信号線路２２ａにおいて受信される。
受信されたミリ波は、入力用信号線路２２ａを介して半導体チップ１１に入力され、半導体チップ１１内において所望の信号処理（例えば電力増幅）がなされる。
信号処理がなされたミリ波が半導体チップ１１から出力用信号線路２２ｂに出力されると、そのミリ波は、出力用信号線路２２ｂから第２の導波管１２ｂ内に送信される。第２の導波管１２ｂ内に送信されたミリ波は、第２の導波管１２ｂ内を導波され、図６の矢印ＯＵＴ方向に出力される。
以上に説明した第１の実施形態に係るミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０によれば、ミリ波を導波する導波管１２ａ、１２ｂがミリ波帯用体用半導体パッケージ２０に内蔵されるため、例えば入出力用信号線路２２ａ、２２ｂと導波管１２ａ、１２ｂとの相対位置が変化することが抑制され、再現性に優れたミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０を提供することができる。
なお、入出力用信号線路２２ａ、２２ｂと導波管１２ａ、１２ｂとの相対位置が例えば０．５ｍｍずれただけで、ミリ波は３ｄＢ程度（半分程度）の電力を損失する。従って、再現性に優れ、したがって、例えば入出力用信号線路２２ａ、２２ｂを導波管１２ａ、１２ｂに対して所望の位置に高精度に配置することができることは、ミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０においては極めて重要である。
また、第１の実施形態に係るミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０によれば、ミリ波を導波する導波管１２ａ、１２ｂの内面に平坦化膜２６ａ、２７ａ、３５ａ、３６ａが設けられているため、平坦度が劣る安価な鋳造方法を用いて金属部品を製造しても、導波されるミリ波の損失を少なくすることができ、ミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０を安価で提供することができる。
また、第１の実施形態に係るミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０によれば、基体２１に設けられ、導波管１２ａ、１２ｂの主体を構成する第１、第２の貫通孔２６、２７は、表面２１ａから側面２１ｂ、２１ｃに向かって基体２１を貫通する。従って、基体２１の裏面を放熱フィン等の冷却機構に固定することができる。この結果、放熱性を向上させることもできる。
（第２の実施形態）
第２の実施形態に係るミリ波帯用半導体パッケージおよびミリ波帯用半導体装置は、導波管を構成する貫通孔が蓋体に設けられ、非貫通穴が基体に設けられる点において、第１の実施形態に係るミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０と異なる。以下に、第２の実施形態に係るミリ波帯用半導体パッケージおよびミリ波帯用半導体装置について説明する。なお、第１の実施形態に係るミリ波帯用半導体パッケージ２０およびミリ波帯用半導体装置１０と同一の構成については同一符号を付すとともに、説明を省略する。
図７はそれぞれ、第２の実施形態に係るミリ波帯用半導体パッケージ６０の基体６１を模式的に示す図である。同図（ａ）は、基体６１を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ａ−Ａ´に沿って示す基体６１の模式的な断面図である。
図７（ａ）（ｂ）に示すように、直方体状の金属ブロックである基体６１には、表面から裏面方向に向かって所定距離だけ延在し、基体６１を貫通しないように、第１の非貫通穴６２および第２の非貫通穴６３が設けられている。これらの非貫通穴６２、６３はそれぞれ、後述する蓋体６４の貫通孔６５、６６とともに、ミリ波を導波する導波管５１を構成する。
なお、第１の非貫通穴６２および第２の非貫通穴６３における所定距離とは、基体６１の表面上に回路基板２３が載置された際に、回路基板２３の表面から非貫通穴６２、６３の底面までの距離Ｌ１（図９）が、λ／４（ただしλは、使用されるミリ波の波長である）となる距離を意味する。
また、以上に説明した基体６１の非貫通穴６２、６３の内面にも、第１の実施形態に係るミリ波帯用半導体パッケージ２０の基体２１と同様の理由により、平坦化膜６２ａ、６３ａが設けられている。平坦化膜６２ａ、６３ａを設けることにより、非貫通穴６２、６３の内面の表面粗さを１／１０程度まで低減することができる。
図８はそれぞれ、第２の実施形態に係るミリ波帯用半導体パッケージ６０の蓋体６４を模式的に示す図である。同図（ａ）は、蓋体６４を斜め上方から見た場合の模式的な斜視図であり、同図（ｂ）は、同図（ａ）の一点鎖線Ｃ−Ｃ´に沿って示す蓋体６４の模式的な断面図である。
直方体状の金属ブロックである蓋体６４には、裏面６４ａから側面６４ｂ、６４ｃに向かって蓋体６４を貫通するＬ字状の第１の貫通孔６５および第２の貫通孔６６がそれぞれ設けられている。第１の貫通孔６５は、裏面６４ａから第１の側面６４ｂに向かって蓋体６４を貫通し、第２の貫通孔６６は、裏面６４ａから第１の側面６４ｂに対向する第２の側面６４ｃに向かって蓋体６４を貫通するように設けられている。これらの貫通孔６５、６６はそれぞれ、基体６１の非貫通穴６２、６３とともに、ミリ波を導波する導波管５１を構成する。
各々の貫通孔６５、６６はそれぞれ、図８（ａ）に示すように、その断面が横長形状である、いわゆるＥ面ベンド型の貫通孔であるが、断面形状が縦長形状である、いわゆるＨ面ベンド型の貫通孔であってもよい。
以上に説明した蓋体６４の貫通孔６５、６６の内面にも、第１の実施形態に係るミリ波帯用半導体パッケージ２０の蓋体２４と同様の理由により、平坦化膜６５ａ、６６ａが設けられている。平坦化膜６５ａ、６６ａを設けることにより、貫通孔６５、６６の内面の表面粗さを１／１０程度まで低減することができる。
図９は、上述の基体６１および蓋体６４を有するミリ波帯用半導体パッケージ６０に半導体チップ１１が搭載されたミリ波帯用半導体装置５０を示す、図７（ｂ）、図８（ｂ）に対応する断面図である。
図９に示すように、回路基板２３は、この裏面に設けられた裏面導波領域３３が、基体６１の第１の非貫通穴６２および第２の非貫通穴６３の上端上に配置され、回路基板２３裏面の第２の接地パターン３２が、基体６１の表面に接触するように、基体６１の表面上に載置される。また、蓋体６４は、第１の貫通孔６５および第２の貫通孔６６が、回路基板２３の表面導波領域３１上に配置され、裏面６４ａが回路基板２３表面の第１の接地パターン３０に接触するように、回路基板２３上に載置される。
そして、基体６１、回路基板２３、および蓋体６４のそれぞれには、図１および図２と同様に各々を貫通するネジ孔１４（図７（ａ）、図８（ａ））が設けられており、これらのネジ孔１４に固定用のネジを挿入することにより、基体６１、回路基板２３、および蓋体６４は相互に固定される。
このように構成されたミリ波帯用半導体パッケージ６０において、基体６１の第１の非貫通穴６２と蓋体６４の第１の貫通孔６５とは、内部に回路基板２３の表面導波領域３１および裏面導波領域３３を含む第１の導波管５１ａを構成する。同様に、基体６１の第２の非貫通穴６３と蓋体６４の第２の貫通孔６６とは、内部に回路基板２３の表面導波領域３１および裏面導波領域３３を含む第２の導波管５１ｂを構成する。
また、このように構成されたミリ波帯用半導体パッケージ６０において、回路基板２３の入出力用信号線路２２ａ、２２ｂはそれぞれ、このような導波管５１ａ、５１ｂ内に、Ｌ２＝λ／４（ただしλは、使用されるミリ波の波長である）だけ挿入された状態となり、モノポールアンテナとして機能する。
以上に説明したミリ波帯用半導体パッケージ６０内には、第１の実施形態に係るミリ波帯用半導体装置１０と同様に、ミリ波において動作する半導体チップ１１が実装されている。
このようにミリ波帯用半導体パッケージ６０に半導体チップ１１が実装されることにより構成されるミリ波帯用半導体装置５０において、図９の矢印ＩＮ方向から第１の導波管５１ａ内にミリ波が入力されると、そのミリ波は、第１の導波管５１ａ内を導波され、第１の導波管５１ａ内に挿入配置された入力用信号線路２２ａにおいて受信される。
受信されたミリ波は、入力用信号線路２２ａを介して半導体チップ１１に入力され、半導体チップ１１内において所望の信号処理（例えば電力増幅）がなされる。
信号処理がなされたミリ波が半導体チップ１１から出力用信号線路２２ｂに出力されると、そのミリ波は、出力用信号線路２２ｂから第２の導波管５１ｂ内に送信される。第２の導波管５１ｂ内に送信されたミリ波は、第２の導波管５１ｂ内を導波され、図９の矢印ＯＵＴ方向に出力される。
以上に説明した第２の実施形態に係るミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０においても、ミリ波を導波する導波管５１ａ、５１ｂがミリ波帯用体用半導体パッケージ６０に内蔵されるため、再現性に優れたミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０を提供することができる。
また、第２の実施形態に係るミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０においても、ミリ波を導波する導波管５１ａ、５１ｂの内面に平坦化膜６２ａ、６３ａ、６５ａ、６６ａが設けられているため、導波されるミリ波の損失を少なくすることができるミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０を提供することができる。
また、第２の実施形態に係るミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０においては、導波管５１ａ、５１ｂの主体を構成する第１、第２の貫通孔６５、６６は、蓋体６４に設けられている。従って、基体６１の裏面を放熱フィン等の冷却機構に固定することができる。この結果、放熱性を向上させることもできる。
さらに、第２の実施形態に係るミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０によれば、導波管５１ａ、５１ｂの主体を構成する第１、第２の貫通孔６５、６６は、蓋体６４に設けられている。従って、さらに放熱性に優れたミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０を提供することができる。
すなわち、第１の実施形態において説明したように、導波管１２ａ、１２ｂの主体を構成する第１、第２の貫通孔２６、２７を基体２１に設け、第１、第２の非貫通穴３５、３６を蓋体２４に設けても、導波管１２ａ、１２ｂが内蔵されたミリ波用半導体パッケージ２０およびミリ波帯用半導体装置１０を提供することができる。しかしながら、半導体チップ１１において発せられる熱の放熱板としても作用する基体２１に、導波管の主体を構成する第１、第２の貫通孔２６、２７を設けると、第１、第２の貫通孔２６、２７が放熱経路を制限し、放熱性が劣化する。
これに対して第２の実施形態のように、導波管５１ａ、５１ｂの主体を構成する第１、第２の貫通孔６５、６６を蓋体６４に設けることにより、貫通孔６５、６６より体積が小さい第１、第２の非貫通穴６２、６３を基体６１に設けることができ、第１の実施形態の場合と比較して、導波管５１ａ、５１ｂを具備することによる放熱経路の制限を緩和することができる。従って、さらに放熱性に優れたミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０を提供することができる。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば第２の実施形態において、第１、第２の貫通孔６５´、６６´は、図１０（ａ）、（ｂ）に示すように、裏面６４ａから表面６４ｄに向かって蓋体６４´を貫通するように設けられてもよい。なお、貫通孔６５´、６６´に平坦化膜６５ａ´、６６ａ´が設けられており、これによって６５´、６６´の内面の表面粗さを１／１０程度まで低減することができる点は、第２の実施形態の蓋体６４と同様である。このように第１、第２の貫通孔６５´、６６´を設けた場合であっても、第２の実施形態に係るミリ波帯用半導体パッケージ６０およびミリ波帯用半導体装置５０と同様の効果を得ることができる。
１０、５０・・・ミリ波帯用半導体装置
１１・・・半導体チップ
１２、５１・・・導波管
１２ａ、５１ａ・・・第１の導波管
１２ｂ、５１ｂ・・・第２の導波管
１３・・・ワイヤー
１４・・・ネジ孔
１５・・・チップマウントプレート
１６・・・チップカバー体
２０、６０・・・ミリ波帯用半導体パッケージ
２１、６１・・・基体
２１ａ・・・基体の表面
２１ｂ・・・基体の第１の側面
２１ｃ・・・基体の第２の側面
２２・・・信号線路
２２ａ・・・入力用信号線路
２２ｂ・・・出力用信号線路
２３・・・回路基板
２４、６４、６４´・・・蓋体
６４ａ・・・裏面
６４ｂ・・・第１の側面
６４ｃ・・・第２の側面
６４ｄ・・・表面
２５・・・誘電体基板
２６、６５、６５´・・・第１の貫通孔
２６ａ、６５ａ、６５ａ´・・・平坦化膜
２７、６６、６６´・・・第２の貫通孔
２７ａ、６６ａ、６６ａ´・・・平坦化膜
２８・・・貫通孔
２９・・・バイアス供給線路
３０・・・第１の接地パターン
３１・・・表面導波領域
３２・・・第２の接地パターン
３３・・・裏面導波領域
３４・・・リング状の領域
３５、６２・・・第１の非貫通穴
３５ａ、６２ａ・・・平坦化膜
３６、６３・・・第２の非貫通穴
３６ａ、６３ａ・・・平坦化膜
３７・・・第１の凹部
３８・・・第２の凹部

Claims (8)

  1. それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する金属製の基体と、
    この基体上に配置され、表面に入力用信号線路および出力用信号線路が設けられた回路基板と、
    この回路基板上に配置され、それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する金属製の蓋体と、
    を具備し、
    前記蓋体は、前記第１の非貫通穴が前記基体の前記第１の貫通孔の直上に配置されるとともに、前記第２の非貫通穴が前記基体の前記第２の貫通孔の直上に配置されるように前記回路基板上に配置され、
    前記第１の非貫通穴および前記第１の貫通孔は第１の導波管を構成するとともに、前記第２の非貫通穴および前記第２の貫通孔は第２の導波管を構成することを特徴とするミリ波帯用半導体パッケージ。
  2. 前記第１、第２の貫通孔の内面に設けられた前記平坦化膜、および前記第１、第２の非貫通穴の内面に設けられた前記平坦化膜はそれぞれ、Ａｇナノ粒子を含むことを特徴とする請求項１に記載のミリ波帯用半導体パッケージ。
  3. それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する金属製の基体と、
    この基体上に配置され、表面に入力用信号線路および出力用信号線路が設けられた回路基板と、
    この回路基板上に配置され、それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する金属製の蓋体と、
    を具備し、
    前記蓋体は、前記第１の貫通孔が前記基体の前記第１の非貫通穴の直上に配置されるとともに、前記第２の貫通孔が前記基体の前記第２の非貫通穴の直上に配置されるように前記回路基板上に配置され、
    前記第１の貫通孔および前記第１の非貫通穴は第１の導波管を構成するとともに、前記第２の貫通孔および前記第２の非貫通穴は第２の導波管を構成することを特徴とするミリ波帯用半導体パッケージ。
  4. 前記第１、第２の非貫通穴の内面に設けられた前記平坦化膜、および前記第１、第２の貫通孔の内面に設けられた前記平坦化膜はそれぞれ、Ａｇナノ粒子を含むことを特徴とする請求項３に記載のミリ波帯用半導体パッケージ。
  5. それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する金属製の基体と、
    この基体上に配置され、一部に貫通孔を有し、表面に入力用信号線路および出力用信号線路が設けられた回路基板と、
    この回路基板上に配置され、それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する金属製の蓋体と、
    前記回路基板の貫通孔内に配置されるように前記基体の表面上に載置され、前記入力用信号線路および前記出力用信号線路に電気的に接続された半導体チップと、
    を具備し、
    前記蓋体は、前記第１の非貫通穴が前記基体の前記第１の貫通孔の直上に配置されるとともに、前記第２の非貫通穴が前記基体の前記第２の貫通孔の直上に配置されるように前記回路基板上に配置され、
    前記第１の非貫通穴および前記第１の貫通孔は第１の導波管を構成するとともに、前記第２の非貫通穴および前記第２の貫通孔は第２の導波管を構成することを特徴とするミリ波帯用半導体装置。
  6. 前記第１、第２の貫通孔の内面に設けられた前記平坦化膜、および前記第１、第２の非貫通穴の内面に設けられた前記平坦化膜はそれぞれ、Ａｇナノ粒子を含むことを特徴とする請求項５に記載のミリ波帯用半導体装置。
  7. それぞれの内面に平坦化膜が設けられた第１の非貫通穴および第２の非貫通穴を有する金属製の基体と、
    この基体上に配置され、一部に貫通孔を有し、表面に入力用信号線路および出力用信号線路が設けられた回路基板と、
    この回路基板上に配置され、それぞれの内面に平坦化膜が設けられた第１の貫通孔および第２の貫通孔を有する金属製の蓋体と、
    前記回路基板の貫通孔内に配置されるように前記基体の表面上に載置され、前記入力用信号線路および前記出力用信号線路に電気的に接続された半導体チップと、
    を具備し、
    前記蓋体は、前記第１の貫通孔が前記基体の前記第１の非貫通穴の直上に配置されるとともに、前記第２の貫通孔が前記基体の前記第２の非貫通穴の直上に配置されるように前記回路基板上に配置され、
    前記第１の貫通孔および前記第１の非貫通穴は第１の導波管を構成するとともに、前記第２の貫通孔および前記第２の非貫通穴は第２の導波管を構成することを特徴とするミリ波帯用半導体装置。
  8. 前記第１、第２の非貫通穴の内面に設けられた前記平坦化膜、および前記第１、第２の貫通孔の内面に設けられた前記平坦化膜はそれぞれ、Ａｇナノ粒子を含むことを特徴とする請求項７に記載のミリ波帯用半導体装置。
JP2014022064A 2014-02-07 2014-02-07 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 Expired - Fee Related JP5921586B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014022064A JP5921586B2 (ja) 2014-02-07 2014-02-07 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
EP14177700.3A EP2911234B1 (en) 2014-02-07 2014-07-18 Millimeter wave bands semiconductor device
US14/334,791 US20150228592A1 (en) 2014-02-07 2014-07-18 Millimeter wave bands semiconductor package and millimeter wave bands semiconductor device
TW103129899A TWI549351B (zh) 2014-02-07 2014-08-29 Semiconductor package for semiconductor and millimeter wavelength bands
KR1020140116102A KR101630058B1 (ko) 2014-02-07 2014-09-02 밀리파대용 반도체 패키지 및 밀리파대용 반도체 장치
CN201410452961.6A CN104835805B (zh) 2014-02-07 2014-09-05 毫米波段用半导体封装件以及毫米波段用半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014022064A JP5921586B2 (ja) 2014-02-07 2014-02-07 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置

Publications (2)

Publication Number Publication Date
JP2015149420A JP2015149420A (ja) 2015-08-20
JP5921586B2 true JP5921586B2 (ja) 2016-05-24

Family

ID=51211112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014022064A Expired - Fee Related JP5921586B2 (ja) 2014-02-07 2014-02-07 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置

Country Status (6)

Country Link
US (1) US20150228592A1 (ja)
EP (1) EP2911234B1 (ja)
JP (1) JP5921586B2 (ja)
KR (1) KR101630058B1 (ja)
CN (1) CN104835805B (ja)
TW (1) TWI549351B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9371580B2 (en) 2013-03-21 2016-06-21 Kennametal Inc. Coated body wherein the coating scheme includes a coating layer of TiAl2O3 and method of making the same
US9650712B2 (en) 2014-12-08 2017-05-16 Kennametal Inc. Inter-anchored multilayer refractory coatings
US9650714B2 (en) 2014-12-08 2017-05-16 Kennametal Inc. Nanocomposite refractory coatings and applications thereof
US9719175B2 (en) 2014-09-30 2017-08-01 Kennametal Inc. Multilayer structured coatings for cutting tools

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149650A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
SE1551226A1 (en) * 2015-09-24 2017-03-25 Gapwaves Ab A high frequency package and a method relating thereto
TWI700859B (zh) * 2018-04-26 2020-08-01 佐臻股份有限公司 整合式毫米波天線結構
JP7451325B2 (ja) * 2020-06-29 2024-03-18 株式会社小糸製作所 画像投影装置および車両用灯具

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3103454A (en) * 1957-10-01 1963-09-10 Paocsssl
JPS63157014A (ja) * 1986-12-19 1988-06-30 Toyo Kikai Kk 高速高精度平均量計測方法
US5235300A (en) * 1992-03-16 1993-08-10 Trw Inc. Millimeter module package
US5381596A (en) * 1993-02-23 1995-01-17 E-Systems, Inc. Apparatus and method of manufacturing a 3-dimensional waveguide
JPH0926457A (ja) * 1995-07-12 1997-01-28 Mitsubishi Electric Corp 半導体素子評価装置
JPH1065038A (ja) * 1996-08-22 1998-03-06 Mitsubishi Electric Corp ミリ波デバイス用パッケージ
JP3791077B2 (ja) * 1996-12-11 2006-06-28 三菱電機株式会社 高周波気密モジュール
JP3464118B2 (ja) * 1997-04-25 2003-11-05 京セラ株式会社 高周波用パッケージの接続構造
EP0874415B1 (en) * 1997-04-25 2006-08-23 Kyocera Corporation High-frequency package
JP3204241B2 (ja) * 1999-02-19 2001-09-04 日本電気株式会社 導波管接続パッケージ
JP2001105121A (ja) * 1999-09-30 2001-04-17 Aisin Takaoka Ltd 石膏鋳型を用いた鋳造方法及び鋳造装置
JP4261726B2 (ja) * 2000-03-15 2009-04-30 京セラ株式会社 配線基板、並びに配線基板と導波管との接続構造
JP3485520B2 (ja) * 2000-03-31 2004-01-13 日本無線株式会社 化合物半導体ベアチップ実装型ミリ波帯モジュール及びその製造方法
JP2002280809A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 高周波部品及び高周波伝送路変換回路の一体化構造
KR100472681B1 (ko) * 2002-10-21 2005-03-10 한국전자통신연구원 도파관 구조의 패키지 및 그 제조 방법
FR2847723B1 (fr) * 2002-11-22 2006-02-03 United Monolithic Semiconduct Composant electronique en boitier pour applications a des frequences millimetriques
KR20050055204A (ko) * 2003-12-05 2005-06-13 한국전자통신연구원 도파관 연결 장치
FR2869725A1 (fr) * 2004-04-29 2005-11-04 Thomson Licensing Sa Element de transition sans contact entre un guide d'ondes et une ligne mocroruban
JP4575247B2 (ja) * 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
KR101200813B1 (ko) * 2009-01-16 2012-11-13 한양대학교 산학협력단 금속 나노 입자를 포함하는 플래시 기억 소자 및 그 제조 방법
JP5163715B2 (ja) * 2010-08-27 2013-03-13 トヨタ自動車株式会社 光輝性を有する電磁波透過性塗膜、これを形成するための電磁波透過性塗料組成物、これを用いた電磁波透過性塗膜形成方法
WO2014189105A1 (ja) * 2013-05-23 2014-11-27 日本電気株式会社 ミリ波モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9371580B2 (en) 2013-03-21 2016-06-21 Kennametal Inc. Coated body wherein the coating scheme includes a coating layer of TiAl2O3 and method of making the same
US9903018B2 (en) 2013-03-21 2018-02-27 Kennametal Inc. Coated body wherein the coating scheme includes a coating layer of TiAl2O3 and method of making the same
US9719175B2 (en) 2014-09-30 2017-08-01 Kennametal Inc. Multilayer structured coatings for cutting tools
US9650712B2 (en) 2014-12-08 2017-05-16 Kennametal Inc. Inter-anchored multilayer refractory coatings
US9650714B2 (en) 2014-12-08 2017-05-16 Kennametal Inc. Nanocomposite refractory coatings and applications thereof

Also Published As

Publication number Publication date
TW201532339A (zh) 2015-08-16
CN104835805A (zh) 2015-08-12
US20150228592A1 (en) 2015-08-13
TWI549351B (zh) 2016-09-11
KR101630058B1 (ko) 2016-06-13
CN104835805B (zh) 2017-09-22
KR20150093571A (ko) 2015-08-18
EP2911234A1 (en) 2015-08-26
JP2015149420A (ja) 2015-08-20
EP2911234B1 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
JP5921586B2 (ja) ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
US10468323B2 (en) High frequency module
US9536843B2 (en) Semiconductor package and semiconductor module
US20150076681A1 (en) Semiconductor package and semiconductor device
TWI569379B (zh) Semiconductor package for semiconductor and millimeter wavelength bands
US9666543B2 (en) Electronic system
TWI549231B (zh) 亳米波段半導體用封裝及亳米波段用半導體裝置
US10615481B2 (en) Millimeter wave semiconductor apparatus including a microstrip to fin line interface to a waveguide member
JP6538483B2 (ja) 高周波パッケージ、送受信モジュール、およびレーダ装置
JP2007266449A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R151 Written notification of patent or utility model registration

Ref document number: 5921586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees