JPS6314484Y2 - - Google Patents
Info
- Publication number
- JPS6314484Y2 JPS6314484Y2 JP1981082038U JP8203881U JPS6314484Y2 JP S6314484 Y2 JPS6314484 Y2 JP S6314484Y2 JP 1981082038 U JP1981082038 U JP 1981082038U JP 8203881 U JP8203881 U JP 8203881U JP S6314484 Y2 JPS6314484 Y2 JP S6314484Y2
- Authority
- JP
- Japan
- Prior art keywords
- chipped
- conductor
- dielectric
- dielectric substrate
- stripline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- WMMAJCFFFQQZGX-UHFFFAOYSA-N calcium;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[Ca+2].[Ti+4] WMMAJCFFFQQZGX-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Landscapes
- Waveguides (AREA)
Description
この考案は電子通信等の分野において使用され
る高周波帯のチツプ化された分布定数線路(以下
ストリツプラインと記述)に関する。 従来、高周波帯における増幅器のチヨークや
波器、整合回路や発振回路における共振素子とし
てストリツプラインが多用されていることは周知
のとおりである。そして特に多用化されているも
のとしてはマイクロストリツプラインがある。マ
イクロストリツプラインが好まれる理由は以下に
述べる特徴を有しているからである。即ち、製
造が光学マスクや印刷マスクを介在してなされる
ために寸法精度がよく、しかも均一に製作できる
こと、多量生産時にはの製法が経済的である
こと、プリント板やセラミツク基板上に形成で
きるため、組立部品数を減少できること、集中
定数型素子に比較して耐振性や耐衝撃性に優れる
ことが多いこと、比誘電率の高い誘電体基板を
使用することにより素子の小型化がはかれること
等の特徴を有しているからである。 例えば、の例について見ると、周波数500M
Hzでj1000Ωのインピーダンスを得るためには、
320μHのインダクタンスが必要となるが、上記イ
ンダクタンスは、線径0.6mmφ、外径5mmφの密
巻きコイルでは長さ約12mmとなる。このコイルを
ぴつたり収容する直方体の体積を計算すると0.3
cm3になる。 一方これを厚さ0.635mmのアルミナ基板(比誘
電率9.7)上に線路幅0.2mm(特性インピーダンス
78Ω)のマイクロストリツプラインを形成する
と、その長さは約60mm必要となる。これを第1図
に示す形状のパターンで形成すると、その基準寸
法をa=0.7mm、b=5.8mmとした場合、外形の所
要寸法は、幅D=6mm、長さL=8mm程度とな
り、これをぴつたり収容する直方体の体積を計算
すると、0.03cm3となる故、上記コイルの場合に比
較して10分の1にも小形化できることがわかる。
実際には周辺の素子の影響を防止するために導体
上部の空間は板厚の2〜3倍を確保するので、10
分の1とは言えないにしても数分の1には小形化
ができるのである。更に、誘電体基板を例えば酸
化カルシウム−酸化チタン系(CaO−TiO2)の
化合物(比誘電率139)に選び、その基板厚を1
mmとし、線路幅を0.2mm(特性インピーダンス
24.5Ω)とすれば周波数500MHzにおいてj1000Ω
を満足するライン長は約17mmとなり、これを第1
図のパターンで形成すると、その基準寸法を前記
アルミナ基板の場合と同一にした場合において、
D=6mm、L=2mm程度で形成でき、これをぴつ
たり収容できる直方体の体積は0.012cm3となり、
アルミナ基板の場合に比較して更に約3分の1に
小形化できることになる。 このような素子の小形化指向は、最近の高周波
回路の混成集積化(HIC化)の影響を受けたもの
であり、今後ますますその需要が増すものと想像
される。 今まで述べてきたように、高周波回路素子とし
てのマイクロストリツプラインの有用性は大きな
ものであるが、しかしこれにも次のような欠点が
存在する。それらは、分布定数回路であるため
に周波数に対応してライン長を変化する必要があ
ること、そのために基板上にマイクロストリツプ
ラインを構成した場合には、周波数に対応してパ
ターンを変更するか、周波数範囲を適当に分割し
てその分割周波数毎に基板を用意する必要がある
こと、小形化をはかるために比誘電率の高い基
板を使用すると、高誘電体基板を必要としない回
路部分までこの基板を使用することになり経済性
が損われること等である。 そこでこれら欠点を克服する方法として考えら
れるものにチツプ化マイクロストリツプラインが
ある。これは第2図に示されるような構造のもの
であり、チツプ化部品を主構成品とするHIC用と
して便利に取扱うことができるものである。第2
図aはチツプ化マイクロストリツプラインの斜視
図、同図bはA面における断面図を表わす。この
図を用いて簡単に説明すると、チツプ(微小細
片)形状の誘電体基板1上にストリツプ線路2が
配置され、また線路2の両端には端子板3および
3′が設置されている。更に、誘電体基板1の下
面には接地導体4が設けられている。2つの端子
板3と3′は誘電体基板1の上面からそれぞれ両
側の縁端を回り下面にかけて誘電体基板1の面を
蔽うように設けられており、これによつてHICへ
の組み込みの際の接続を容易にしている。ただ
し、誘電体基板1の下面において上記端子板3,
3′の端は接地導体4の端に接触しないよう間隔
をもたせている。このようなチツプ化マイクロス
トリツプラインの使用は前記欠点を克服する手段
として有効である。 しかし、この場合にもまた次に述べるような欠
点を有している。それらはマイクロストリツプラ
イン構造に起因する問題である。即ち、ストリ
ツプライン上部が電磁気的に遮蔽されていないの
で周辺外部よりの影響を受け易く、またその反対
に周辺へ影響を与えること、ストリツプライン
の上部が空気で満たされる場合が多く、したがつ
て高誘電率基板を使用しても実効誘電率(εe)
は数10%低下してしまい、小形化に不利を生じて
いること等である。 の場合、実効誘電率は一般に次式で示される
計算式で算出される。 εe=εr+1/2+εr−1/2(1+10h/w
)1/2 ここで、εrは誘電体基板の比誘電率であり、hは
誘電体基板厚、wはマイクロストリツプラインの
幅である。今、w=1mm、h=1mmの場合のεrと
εeの関係を上式にもとづいて計算し、結果を表
1に示す。
る高周波帯のチツプ化された分布定数線路(以下
ストリツプラインと記述)に関する。 従来、高周波帯における増幅器のチヨークや
波器、整合回路や発振回路における共振素子とし
てストリツプラインが多用されていることは周知
のとおりである。そして特に多用化されているも
のとしてはマイクロストリツプラインがある。マ
イクロストリツプラインが好まれる理由は以下に
述べる特徴を有しているからである。即ち、製
造が光学マスクや印刷マスクを介在してなされる
ために寸法精度がよく、しかも均一に製作できる
こと、多量生産時にはの製法が経済的である
こと、プリント板やセラミツク基板上に形成で
きるため、組立部品数を減少できること、集中
定数型素子に比較して耐振性や耐衝撃性に優れる
ことが多いこと、比誘電率の高い誘電体基板を
使用することにより素子の小型化がはかれること
等の特徴を有しているからである。 例えば、の例について見ると、周波数500M
Hzでj1000Ωのインピーダンスを得るためには、
320μHのインダクタンスが必要となるが、上記イ
ンダクタンスは、線径0.6mmφ、外径5mmφの密
巻きコイルでは長さ約12mmとなる。このコイルを
ぴつたり収容する直方体の体積を計算すると0.3
cm3になる。 一方これを厚さ0.635mmのアルミナ基板(比誘
電率9.7)上に線路幅0.2mm(特性インピーダンス
78Ω)のマイクロストリツプラインを形成する
と、その長さは約60mm必要となる。これを第1図
に示す形状のパターンで形成すると、その基準寸
法をa=0.7mm、b=5.8mmとした場合、外形の所
要寸法は、幅D=6mm、長さL=8mm程度とな
り、これをぴつたり収容する直方体の体積を計算
すると、0.03cm3となる故、上記コイルの場合に比
較して10分の1にも小形化できることがわかる。
実際には周辺の素子の影響を防止するために導体
上部の空間は板厚の2〜3倍を確保するので、10
分の1とは言えないにしても数分の1には小形化
ができるのである。更に、誘電体基板を例えば酸
化カルシウム−酸化チタン系(CaO−TiO2)の
化合物(比誘電率139)に選び、その基板厚を1
mmとし、線路幅を0.2mm(特性インピーダンス
24.5Ω)とすれば周波数500MHzにおいてj1000Ω
を満足するライン長は約17mmとなり、これを第1
図のパターンで形成すると、その基準寸法を前記
アルミナ基板の場合と同一にした場合において、
D=6mm、L=2mm程度で形成でき、これをぴつ
たり収容できる直方体の体積は0.012cm3となり、
アルミナ基板の場合に比較して更に約3分の1に
小形化できることになる。 このような素子の小形化指向は、最近の高周波
回路の混成集積化(HIC化)の影響を受けたもの
であり、今後ますますその需要が増すものと想像
される。 今まで述べてきたように、高周波回路素子とし
てのマイクロストリツプラインの有用性は大きな
ものであるが、しかしこれにも次のような欠点が
存在する。それらは、分布定数回路であるため
に周波数に対応してライン長を変化する必要があ
ること、そのために基板上にマイクロストリツプ
ラインを構成した場合には、周波数に対応してパ
ターンを変更するか、周波数範囲を適当に分割し
てその分割周波数毎に基板を用意する必要がある
こと、小形化をはかるために比誘電率の高い基
板を使用すると、高誘電体基板を必要としない回
路部分までこの基板を使用することになり経済性
が損われること等である。 そこでこれら欠点を克服する方法として考えら
れるものにチツプ化マイクロストリツプラインが
ある。これは第2図に示されるような構造のもの
であり、チツプ化部品を主構成品とするHIC用と
して便利に取扱うことができるものである。第2
図aはチツプ化マイクロストリツプラインの斜視
図、同図bはA面における断面図を表わす。この
図を用いて簡単に説明すると、チツプ(微小細
片)形状の誘電体基板1上にストリツプ線路2が
配置され、また線路2の両端には端子板3および
3′が設置されている。更に、誘電体基板1の下
面には接地導体4が設けられている。2つの端子
板3と3′は誘電体基板1の上面からそれぞれ両
側の縁端を回り下面にかけて誘電体基板1の面を
蔽うように設けられており、これによつてHICへ
の組み込みの際の接続を容易にしている。ただ
し、誘電体基板1の下面において上記端子板3,
3′の端は接地導体4の端に接触しないよう間隔
をもたせている。このようなチツプ化マイクロス
トリツプラインの使用は前記欠点を克服する手段
として有効である。 しかし、この場合にもまた次に述べるような欠
点を有している。それらはマイクロストリツプラ
イン構造に起因する問題である。即ち、ストリ
ツプライン上部が電磁気的に遮蔽されていないの
で周辺外部よりの影響を受け易く、またその反対
に周辺へ影響を与えること、ストリツプライン
の上部が空気で満たされる場合が多く、したがつ
て高誘電率基板を使用しても実効誘電率(εe)
は数10%低下してしまい、小形化に不利を生じて
いること等である。 の場合、実効誘電率は一般に次式で示される
計算式で算出される。 εe=εr+1/2+εr−1/2(1+10h/w
)1/2 ここで、εrは誘電体基板の比誘電率であり、hは
誘電体基板厚、wはマイクロストリツプラインの
幅である。今、w=1mm、h=1mmの場合のεrと
εeの関係を上式にもとづいて計算し、結果を表
1に示す。
【表】
表1より明らかなように、εeはεrの60〜70%程
度であり、波長短縮量は√eに反比例すること
を考えると、小形化の面において約15〜20%程度
の不利を生じている。 本考案は、前記チツプ化マイクロストリツプラ
インの利点を損うことなく、しかもその欠点を克
服するためになされたものである。すなわち、チ
ツプ化マイクロストリツプラインよりも小形化で
き、しかも外部の影響を受けない、チツプ化スト
リツプラインを構成できるものである。 以下第3図に示す一例により本考案を説明す
る。第3図aはチツプ化ストリツプラインの斜視
図を示しており、図中10は下部誘電体基板、1
0′は上部誘電体基板、11と11′は内部厚膜印
刷導電体に接続している電極対、12は外部厚膜
印刷導電体のうち上面に設置されたもの、13,
14は上下の外部厚膜印刷導電体を接続する導体
を表わす。また同図b中の15は内部厚膜印刷導
電体を表わす。このような構造にすると、内部導
電体15は周辺を誘電体基板で蔽われてしまうの
で、波長短縮量は√rに比例することになり、前
記のチツプ化マイクロストリツプラインに比較し
て波長短縮効果が15〜20%程度優れることにな
る。また、チツプの外面の大部分を外部導電体が
蔽うので、例えば最も多く使用されるような外部
導電体接地型で考えても明らかなように、外部へ
の影響や外部からの影響をほとんど受けないこと
がわかる。このチツプ化ストリツプラインの占有
体積は、一見チツプ化マイクロストリツプライン
より大きいように考えられるが、前記の波長短縮
効果の差と、マイクロストリツプラインにおいて
必要な空間部体積を考慮すると、チツプ化ストリ
ツプラインの方が有利となるわけである。 このような誘電体基板を積層化して構成する手
段は最近の多層化基板製造技術の進歩により、特
に技術的、経済的な面でこの考案の実現を妨げる
ものはない。一般的製法ではグリーンシートの段
階で容易に2層化、および必要な部分の電気的接
続がなされてしまうし、また一枚の基板単位か
ら、このチツプ化ストリツプラインを多数個取り
する技術も既に一般化した技術であると言える。
参考までに第3図中の導体11,13,14部の
接続手段を、第5図において下部誘電体部におけ
る電極間接続を一例として説明する。この接続手
段は外部導電体の相互接続手段としても当然使用
できるものである。第5図aは内部導電体と下面
の接続にスルーホールを3個使用し、スルーホー
ル20,20′,20″の内面全部を接続導体とし
て使用した場合を示している。そして多数個取り
の場合のスクライブ個所はスルーホールからはず
れた部分に設けられている。これに対し、同図b
の場合には両部をスルーホールで接続することは
同図aの場合と同一であるが、スクライブ個所は
スルホール部を横切るように設けた場合である。
この場合に接続部の導体面積は同図aの場合に比
較して半分となる欠点はあるが、同図aにくらべ
てチツプの小形化には適した方法である。 第4図に示した実施例は、チツプ化ストリツプ
ラインを縦型実装ができるような構造にしたもの
を示している。同図aは斜視図、同図bはa図中
にBで示されている一点鎖線で切断した場合の断
面図を示している。すなわち断面は2層に積層さ
れている誘電体基板の接合面である。 第4図aの上面を実装面とすることにより、縦
型実装ができる。このような実装法は、縦型実装
部品を多く使用する装置構成の場合に有利となる
わけである。 以上述べたように、本考案によるチツプ化スト
リツプラインは今後のHIC化に対して、小形化、
周波数対応の容易さ等の面でその効果が大きいも
のである。さらに、平面状の導電端子対を備えて
いるので小型化に伴う導電端子の電気的接触不良
が防止できる。
度であり、波長短縮量は√eに反比例すること
を考えると、小形化の面において約15〜20%程度
の不利を生じている。 本考案は、前記チツプ化マイクロストリツプラ
インの利点を損うことなく、しかもその欠点を克
服するためになされたものである。すなわち、チ
ツプ化マイクロストリツプラインよりも小形化で
き、しかも外部の影響を受けない、チツプ化スト
リツプラインを構成できるものである。 以下第3図に示す一例により本考案を説明す
る。第3図aはチツプ化ストリツプラインの斜視
図を示しており、図中10は下部誘電体基板、1
0′は上部誘電体基板、11と11′は内部厚膜印
刷導電体に接続している電極対、12は外部厚膜
印刷導電体のうち上面に設置されたもの、13,
14は上下の外部厚膜印刷導電体を接続する導体
を表わす。また同図b中の15は内部厚膜印刷導
電体を表わす。このような構造にすると、内部導
電体15は周辺を誘電体基板で蔽われてしまうの
で、波長短縮量は√rに比例することになり、前
記のチツプ化マイクロストリツプラインに比較し
て波長短縮効果が15〜20%程度優れることにな
る。また、チツプの外面の大部分を外部導電体が
蔽うので、例えば最も多く使用されるような外部
導電体接地型で考えても明らかなように、外部へ
の影響や外部からの影響をほとんど受けないこと
がわかる。このチツプ化ストリツプラインの占有
体積は、一見チツプ化マイクロストリツプライン
より大きいように考えられるが、前記の波長短縮
効果の差と、マイクロストリツプラインにおいて
必要な空間部体積を考慮すると、チツプ化ストリ
ツプラインの方が有利となるわけである。 このような誘電体基板を積層化して構成する手
段は最近の多層化基板製造技術の進歩により、特
に技術的、経済的な面でこの考案の実現を妨げる
ものはない。一般的製法ではグリーンシートの段
階で容易に2層化、および必要な部分の電気的接
続がなされてしまうし、また一枚の基板単位か
ら、このチツプ化ストリツプラインを多数個取り
する技術も既に一般化した技術であると言える。
参考までに第3図中の導体11,13,14部の
接続手段を、第5図において下部誘電体部におけ
る電極間接続を一例として説明する。この接続手
段は外部導電体の相互接続手段としても当然使用
できるものである。第5図aは内部導電体と下面
の接続にスルーホールを3個使用し、スルーホー
ル20,20′,20″の内面全部を接続導体とし
て使用した場合を示している。そして多数個取り
の場合のスクライブ個所はスルーホールからはず
れた部分に設けられている。これに対し、同図b
の場合には両部をスルーホールで接続することは
同図aの場合と同一であるが、スクライブ個所は
スルホール部を横切るように設けた場合である。
この場合に接続部の導体面積は同図aの場合に比
較して半分となる欠点はあるが、同図aにくらべ
てチツプの小形化には適した方法である。 第4図に示した実施例は、チツプ化ストリツプ
ラインを縦型実装ができるような構造にしたもの
を示している。同図aは斜視図、同図bはa図中
にBで示されている一点鎖線で切断した場合の断
面図を示している。すなわち断面は2層に積層さ
れている誘電体基板の接合面である。 第4図aの上面を実装面とすることにより、縦
型実装ができる。このような実装法は、縦型実装
部品を多く使用する装置構成の場合に有利となる
わけである。 以上述べたように、本考案によるチツプ化スト
リツプラインは今後のHIC化に対して、小形化、
周波数対応の容易さ等の面でその効果が大きいも
のである。さらに、平面状の導電端子対を備えて
いるので小型化に伴う導電端子の電気的接触不良
が防止できる。
第1図はマイクロストリツプ線路の構成例を示
す平面図、第2図aおよびbはチツプ化マイクロ
ストリツプラインのそれぞれ斜視図および断面
図、第3図aおよびbは本考案による実施例の斜
視図および2層基板の接合部で分離した一方の基
板の斜視図、第4図a及びbは本考案の他の実施
例の斜視図および2層基板の接合部の平面図、お
よび第5図aおよびbは内部導電体と電極との接
続法を説明するための要部拡大斜視図である。 図において、1……誘電体基板、2……マイク
ロストリツプ線路、3,3′……端子板、4……
接地導体、10,10′……2層基板を構成する
ための誘電体基板、11,11′……内部導電体
と接続された電極対、12……誘電体外部に設け
られた外部導電体、13,14……外部導電体を
相互に電気的に接続する手段を有する接続部、1
5……内部導電体、20,20′,20″……スル
ホール、21,21′,21″……それぞれ2分割
されたスルーホールを示している。
す平面図、第2図aおよびbはチツプ化マイクロ
ストリツプラインのそれぞれ斜視図および断面
図、第3図aおよびbは本考案による実施例の斜
視図および2層基板の接合部で分離した一方の基
板の斜視図、第4図a及びbは本考案の他の実施
例の斜視図および2層基板の接合部の平面図、お
よび第5図aおよびbは内部導電体と電極との接
続法を説明するための要部拡大斜視図である。 図において、1……誘電体基板、2……マイク
ロストリツプ線路、3,3′……端子板、4……
接地導体、10,10′……2層基板を構成する
ための誘電体基板、11,11′……内部導電体
と接続された電極対、12……誘電体外部に設け
られた外部導電体、13,14……外部導電体を
相互に電気的に接続する手段を有する接続部、1
5……内部導電体、20,20′,20″……スル
ホール、21,21′,21″……それぞれ2分割
されたスルーホールを示している。
Claims (1)
- 2層に積層された第1および第2の誘電体基板
と、前記第1および第2の誘電体基板間に設けら
れた内部導電体と、前記第1および第2の誘電体
基板の外面を蔽うごとく設けた外部導電体と、前
記内部導電体の両端部にそれぞれ接続されそれぞ
れ前記第1および第2の誘電体基板の少なくとも
一つの外面に前記外部導電体と電気的に絶縁して
設けられた平面状の導電端子対とを含むことを特
徴とするチツプ化ストリツプライン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981082038U JPS6314484Y2 (ja) | 1981-06-03 | 1981-06-03 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981082038U JPS6314484Y2 (ja) | 1981-06-03 | 1981-06-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57195201U JPS57195201U (ja) | 1982-12-10 |
JPS6314484Y2 true JPS6314484Y2 (ja) | 1988-04-22 |
Family
ID=29877526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981082038U Expired JPS6314484Y2 (ja) | 1981-06-03 | 1981-06-03 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6314484Y2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS414897Y1 (ja) * | 1964-04-18 | 1966-03-18 | ||
JPS5623409U (ja) * | 1979-07-31 | 1981-03-03 | ||
JPS5623002A (en) * | 1979-08-03 | 1981-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Microwave strip line |
JPS5619028B2 (ja) * | 1973-03-06 | 1981-05-02 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5619028U (ja) * | 1979-07-23 | 1981-02-19 |
-
1981
- 1981-06-03 JP JP1981082038U patent/JPS6314484Y2/ja not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS414897Y1 (ja) * | 1964-04-18 | 1966-03-18 | ||
JPS5619028B2 (ja) * | 1973-03-06 | 1981-05-02 | ||
JPS5623409U (ja) * | 1979-07-31 | 1981-03-03 | ||
JPS5623002A (en) * | 1979-08-03 | 1981-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Microwave strip line |
Also Published As
Publication number | Publication date |
---|---|
JPS57195201U (ja) | 1982-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4376493B2 (ja) | プリント回路ボード | |
US8050045B2 (en) | Electronic component and method of manufacturing the same | |
US6452473B1 (en) | Multilayer inductor and method of manufacturing the same | |
US5392019A (en) | Inductance device and manufacturing process thereof | |
JPH07193403A (ja) | 共振器 | |
JP3663898B2 (ja) | 高周波モジュール | |
US5105176A (en) | Dielectric resonator and a manufacturing method thereof | |
US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
JP2005317725A (ja) | 電子部品 | |
JPH0210598B2 (ja) | ||
JPS6314484Y2 (ja) | ||
JP2000278036A (ja) | 積層チップアンテナ | |
KR100279729B1 (ko) | 적층형 칩 인덕터 | |
JPH07226331A (ja) | 積層セラミックコンデンサー | |
JP3852373B2 (ja) | 2ポート型非可逆回路素子および通信装置 | |
US6930566B2 (en) | Small nonreciprocal circuit element that can be easily wired | |
JPH09306738A (ja) | インダクタ素子 | |
JP2780166B2 (ja) | ストリップラインフィルタの帯域幅調整方法 | |
JPH10150337A (ja) | Lcローパスフィルタの反射特性調整方法 | |
JP2666094B2 (ja) | 誘電体帯域阻止フィルタ | |
TW478204B (en) | Antenna device and assembly of antenna device | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JPH0338813A (ja) | Lc複合部品 | |
JPH01102990A (ja) | 小形電子部品実装回路 | |
JP3717384B2 (ja) | サーキュレータ |