JPS6314484Y2

JPS6314484Y2 -

Info

Publication number: JPS6314484Y2
Application number: JP1981082038U
Authority: JP
Priority date: 1981-06-03
Filing date: 1981-06-03
Publication date: 1988-04-22
Also published as: JPS57195201U

Description

【考案の詳細な説明】

この考案は電子通信等の分野において使用され
る高周波帯のチツプ化された分布定数線路（以下
ストリツプラインと記述）に関する。従来、高周波帯における増幅器のチヨークや
波器、整合回路や発振回路における共振素子とし
てストリツプラインが多用されていることは周知
のとおりである。そして特に多用化されているも
のとしてはマイクロストリツプラインがある。マ
イクロストリツプラインが好まれる理由は以下に
述べる特徴を有しているからである。即ち、製
造が光学マスクや印刷マスクを介在してなされる
ために寸法精度がよく、しかも均一に製作できる
こと、多量生産時にはの製法が経済的である
こと、プリント板やセラミツク基板上に形成で
きるため、組立部品数を減少できること、集中
定数型素子に比較して耐振性や耐衝撃性に優れる
ことが多いこと、比誘電率の高い誘電体基板を
使用することにより素子の小型化がはかれること
等の特徴を有しているからである。例えば、の例について見ると、周波数500M
Hzでj1000Ωのインピーダンスを得るためには、
320μHのインダクタンスが必要となるが、上記イ
ンダクタンスは、線径0.6mmφ、外径５mmφの密
巻きコイルでは長さ約12mmとなる。このコイルを
ぴつたり収容する直方体の体積を計算すると0.3
cm³になる。一方これを厚さ0.635mmのアルミナ基板（比誘
電率9.7）上に線路幅0.2mm（特性インピーダンス
78Ω）のマイクロストリツプラインを形成する
と、その長さは約60mm必要となる。これを第１図
に示す形状のパターンで形成すると、その基準寸
法をａ＝0.7mm、ｂ＝5.8mmとした場合、外形の所
要寸法は、幅Ｄ＝６mm、長さＬ＝８mm程度とな
り、これをぴつたり収容する直方体の体積を計算
すると、0.03cm³となる故、上記コイルの場合に比
較して10分の１にも小形化できることがわかる。
実際には周辺の素子の影響を防止するために導体
上部の空間は板厚の２〜３倍を確保するので、10
分の１とは言えないにしても数分の１には小形化
ができるのである。更に、誘電体基板を例えば酸
化カルシウム−酸化チタン系（CaO−TiO₂）の
化合物（比誘電率139）に選び、その基板厚を１
mmとし、線路幅を0.2mm（特性インピーダンス
24.5Ω）とすれば周波数500MHzにおいてj1000Ω
を満足するライン長は約17mmとなり、これを第１
図のパターンで形成すると、その基準寸法を前記
アルミナ基板の場合と同一にした場合において、
Ｄ＝６mm、Ｌ＝２mm程度で形成でき、これをぴつ
たり収容できる直方体の体積は0.012cm³となり、
アルミナ基板の場合に比較して更に約３分の１に
小形化できることになる。このような素子の小形化指向は、最近の高周波
回路の混成集積化（HIC化）の影響を受けたもの
であり、今後ますますその需要が増すものと想像
される。今まで述べてきたように、高周波回路素子とし
てのマイクロストリツプラインの有用性は大きな
ものであるが、しかしこれにも次のような欠点が
存在する。それらは、分布定数回路であるため
に周波数に対応してライン長を変化する必要があ
ること、そのために基板上にマイクロストリツプ
ラインを構成した場合には、周波数に対応してパ
ターンを変更するか、周波数範囲を適当に分割し
てその分割周波数毎に基板を用意する必要がある
こと、小形化をはかるために比誘電率の高い基
板を使用すると、高誘電体基板を必要としない回
路部分までこの基板を使用することになり経済性
が損われること等である。そこでこれら欠点を克服する方法として考えら
れるものにチツプ化マイクロストリツプラインが
ある。これは第２図に示されるような構造のもの
であり、チツプ化部品を主構成品とするHIC用と
して便利に取扱うことができるものである。第２
図ａはチツプ化マイクロストリツプラインの斜視
図、同図ｂはＡ面における断面図を表わす。この
図を用いて簡単に説明すると、チツプ（微小細
片）形状の誘電体基板１上にストリツプ線路２が
配置され、また線路２の両端には端子板３および
３′が設置されている。更に、誘電体基板１の下
面には接地導体４が設けられている。２つの端子
板３と３′は誘電体基板１の上面からそれぞれ両
側の縁端を回り下面にかけて誘電体基板１の面を
蔽うように設けられており、これによつてHICへ
の組み込みの際の接続を容易にしている。ただ
し、誘電体基板１の下面において上記端子板３，
３′の端は接地導体４の端に接触しないよう間隔
をもたせている。このようなチツプ化マイクロス
トリツプラインの使用は前記欠点を克服する手段
として有効である。しかし、この場合にもまた次に述べるような欠
点を有している。それらはマイクロストリツプラ
イン構造に起因する問題である。即ち、ストリ
ツプライン上部が電磁気的に遮蔽されていないの
で周辺外部よりの影響を受け易く、またその反対
に周辺へ影響を与えること、ストリツプライン
の上部が空気で満たされる場合が多く、したがつ
て高誘電率基板を使用しても実効誘電率（ε_e）
は数10％低下してしまい、小形化に不利を生じて
いること等である。の場合、実効誘電率は一般に次式で示される
計算式で算出される。 ε_e＝ε_r＋１／２＋ε_r−１／２（１＋10ｈ／ｗ
）^1/2 ここで、ε_rは誘電体基板の比誘電率であり、ｈは
誘電体基板厚、ｗはマイクロストリツプラインの
幅である。今、ｗ＝１mm、ｈ＝１mmの場合のε_rと
ε_eの関係を上式にもとづいて計算し、結果を表
１に示す。

【表】表１より明らかなように、ε_eはε_rの60〜70％程
度であり、波長短縮量は√_eに反比例すること
を考えると、小形化の面において約15〜20％程度
の不利を生じている。本考案は、前記チツプ化マイクロストリツプラ
インの利点を損うことなく、しかもその欠点を克
服するためになされたものである。すなわち、チ
ツプ化マイクロストリツプラインよりも小形化で
き、しかも外部の影響を受けない、チツプ化スト
リツプラインを構成できるものである。以下第３図に示す一例により本考案を説明す
る。第３図ａはチツプ化ストリツプラインの斜視
図を示しており、図中１０は下部誘電体基板、１
０′は上部誘電体基板、１１と１１′は内部厚膜印
刷導電体に接続している電極対、１２は外部厚膜
印刷導電体のうち上面に設置されたもの、１３，
１４は上下の外部厚膜印刷導電体を接続する導体
を表わす。また同図ｂ中の１５は内部厚膜印刷導
電体を表わす。このような構造にすると、内部導
電体１５は周辺を誘電体基板で蔽われてしまうの
で、波長短縮量は√_rに比例することになり、前
記のチツプ化マイクロストリツプラインに比較し
て波長短縮効果が15〜20％程度優れることにな
る。また、チツプの外面の大部分を外部導電体が
蔽うので、例えば最も多く使用されるような外部
導電体接地型で考えても明らかなように、外部へ
の影響や外部からの影響をほとんど受けないこと
がわかる。このチツプ化ストリツプラインの占有
体積は、一見チツプ化マイクロストリツプライン
より大きいように考えられるが、前記の波長短縮
効果の差と、マイクロストリツプラインにおいて
必要な空間部体積を考慮すると、チツプ化ストリ
ツプラインの方が有利となるわけである。このような誘電体基板を積層化して構成する手
段は最近の多層化基板製造技術の進歩により、特
に技術的、経済的な面でこの考案の実現を妨げる
ものはない。一般的製法ではグリーンシートの段
階で容易に２層化、および必要な部分の電気的接
続がなされてしまうし、また一枚の基板単位か
ら、このチツプ化ストリツプラインを多数個取り
する技術も既に一般化した技術であると言える。
参考までに第３図中の導体１１，１３，１４部の
接続手段を、第５図において下部誘電体部におけ
る電極間接続を一例として説明する。この接続手
段は外部導電体の相互接続手段としても当然使用
できるものである。第５図ａは内部導電体と下面
の接続にスルーホールを３個使用し、スルーホー
ル２０，２０′，２０″の内面全部を接続導体とし
て使用した場合を示している。そして多数個取り
の場合のスクライブ個所はスルーホールからはず
れた部分に設けられている。これに対し、同図ｂ
の場合には両部をスルーホールで接続することは
同図ａの場合と同一であるが、スクライブ個所は
スルホール部を横切るように設けた場合である。
この場合に接続部の導体面積は同図ａの場合に比
較して半分となる欠点はあるが、同図ａにくらべ
てチツプの小形化には適した方法である。第４図に示した実施例は、チツプ化ストリツプ
ラインを縦型実装ができるような構造にしたもの
を示している。同図ａは斜視図、同図ｂはａ図中
にＢで示されている一点鎖線で切断した場合の断
面図を示している。すなわち断面は２層に積層さ
れている誘電体基板の接合面である。第４図ａの上面を実装面とすることにより、縦
型実装ができる。このような実装法は、縦型実装
部品を多く使用する装置構成の場合に有利となる
わけである。以上述べたように、本考案によるチツプ化スト
リツプラインは今後のHIC化に対して、小形化、
周波数対応の容易さ等の面でその効果が大きいも
のである。さらに、平面状の導電端子対を備えて
いるので小型化に伴う導電端子の電気的接触不良
が防止できる。

【図面の簡単な説明】

第１図はマイクロストリツプ線路の構成例を示
す平面図、第２図ａおよびｂはチツプ化マイクロ
ストリツプラインのそれぞれ斜視図および断面
図、第３図ａおよびｂは本考案による実施例の斜
視図および２層基板の接合部で分離した一方の基
板の斜視図、第４図ａ及びｂは本考案の他の実施
例の斜視図および２層基板の接合部の平面図、お
よび第５図ａおよびｂは内部導電体と電極との接
続法を説明するための要部拡大斜視図である。図において、１……誘電体基板、２……マイク
ロストリツプ線路、３，３′……端子板、４……
接地導体、１０，１０′……２層基板を構成する
ための誘電体基板、１１，１１′……内部導電体
と接続された電極対、１２……誘電体外部に設け
られた外部導電体、１３，１４……外部導電体を
相互に電気的に接続する手段を有する接続部、１
５……内部導電体、２０，２０′，２０″……スル
ホール、２１，２１′，２１″……それぞれ２分割
されたスルーホールを示している。

Claims

【実用新案登録請求の範囲】

２層に積層された第１および第２の誘電体基板
と、前記第１および第２の誘電体基板間に設けら
れた内部導電体と、前記第１および第２の誘電体
基板の外面を蔽うごとく設けた外部導電体と、前
記内部導電体の両端部にそれぞれ接続されそれぞ
れ前記第１および第２の誘電体基板の少なくとも
一つの外面に前記外部導電体と電気的に絶縁して
設けられた平面状の導電端子対とを含むことを特
徴とするチツプ化ストリツプライン。