KR20040041088A - 고주파 모듈 기판 장치 - Google Patents

고주파 모듈 기판 장치 Download PDF

Info

Publication number
KR20040041088A
KR20040041088A KR10-2003-7007461A KR20037007461A KR20040041088A KR 20040041088 A KR20040041088 A KR 20040041088A KR 20037007461 A KR20037007461 A KR 20037007461A KR 20040041088 A KR20040041088 A KR 20040041088A
Authority
KR
South Korea
Prior art keywords
wiring
high frequency
capacitance
layer
electrode portion
Prior art date
Application number
KR10-2003-7007461A
Other languages
English (en)
Other versions
KR100917508B1 (ko
Inventor
다쯔야 오기노
아끼히꼬 오꾸보라
다까유끼 히라바야시
다까히꼬 고세무라
구니유끼 하야시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040041088A publication Critical patent/KR20040041088A/ko
Application granted granted Critical
Publication of KR100917508B1 publication Critical patent/KR100917508B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

본 발명은, 고주파 신호의 변복조 처리를 행하는 고주파 송수신 회로를 구비한 고주파 모듈 기판 장치이고, 주면이 빌드업면(2a)으로서 구성되는 베이스 기판(2)과, 베이스 기판(2)의 빌드업면 상에 형성되고, 내부에 수동 소자가 형성되어 있는 고주파 회로부(3)를 갖고, 베이스 기판(2)이, 제4 배선층(8b)으로부터 하층에 배선 비형성 영역(29)을 구비하고, 고주파 회로부(3)가, 배선 비형성 영역(29)에 대응하는 위치에 상전극부(36)와 하전극부(35)를 형성함으로써, 배선 비형성 영역(29)의 바로 윗쪽에, 캐패시턴스(18)를 구비함으로써, 캐패시턴스(18)가 그라운드 패턴(14)으로부터 받는 기생 용량이 저감되어, 캐패시턴스(18)의 특성 향상을 도모할 수 있다.

Description

고주파 모듈 기판 장치{HIGH-FREQUENCY MODULE BOARD DEVICE}
음악, 음성 혹은 화상 등의 각종 정보는, 데이터의 디지탈화에 따라 퍼스널 컴퓨터나 모바일 컴퓨터 등의 소형의 정보 처리 장치에 의해서도 손쉽게 취급할 수 있게 되어 있다. 이들 정보는, 음성 코덱 기술이나 화상 코덱 기술에 의해 대역 압축이 도모되고, 디지털 통신이나 디지털 방송에 의해 각종의 통신 단말기기에 대하여 용이하게 또한 효율적으로 배신되는 환경이 구비되어 있다. 예를 들면, 오디오 데이터 및 비디오 데이터(이하, AV 데이터라고 함)는, 휴대 전화기에 의해서 옥외에서의 수신도 가능하다.
그런데, 데이터 등의 송수신 시스템은, 가정을 비롯하여 소규모인 지역 내에서도 적합한 네트워크 시스템의 구축에 따라 여러 가지로 활용되고 있다. 네트워크 시스템으로서는, 예를 들면 IEEE802.11a에서 제안되어 있는 5 GHz 대의 협대역 무선 통신 시스템, IEEE802.11b에서 제안되어 있는 2.45 GHz 대의 무선 LAN 시스템이나 Bluetooth라 불리우는 근거리 무선 통신 시스템이 주목받고 있다.
데이터 등의 송수신 시스템은, 이러한 무선 네트워크 시스템을 유효하게 이용하여, 가정 내나 옥외 등의 여러가지 장소에서 손쉽게 또한 중계 장치 등을 통하지 않고 여러가지 데이터의 수수, 여러가지의 통신 네트워크에의 액세스나 데이터의 송수신이 가능해진다.
한편, 송수신 시스템은, 상술한 통신 기능을 갖는 소형 경량이고 또한 휴대 가능한 통신 단말기기의 실현이 필수가 된다. 통신 단말기기는, 송수신부에서 아날로그의 고주파 신호의 변복조 처리를 행하는 것이 필요하기 때문에, 일반적으로 송수신 신호로부터 일단 중간 주파수로 변환하도록 한 슈퍼헤테로다인 방식에 의한 고주파 송수신 회로가 구비된다.
고주파 송수신 회로(100)는, 도 1에 도시한 바와 같이, 안테나나 전환 스위치를 갖고 정보 신호를 수신 혹은 송신하는 안테나부(101)와, 송신과 수신과의 전환을 행하는 송수신 전환기(102)를 구비하고 있다. 고주파 송수신 회로(100)는, 주파수 변환 회로부(103)나 복조 회로부(104) 등으로 이루어지는 수신 회로부(105)가 설치되고, 또한 파워 증폭기(106)나 드라이브 증폭기(107) 및 변조 회로부(108) 등으로 이루어지는 송신 회로부(109)가 설치되어 있다. 더욱, 고주파 송수신 회로(100)는, 수신 회로부(105)나 송신 회로부(109)에 기준 주파수를 공급하는 기준 주파수 생성 회로부를 구비하고 있다.
이상과 같은 구성을 구비하는 고주파 송수신 회로(100)는, 상세를 생략하지만, 각 단 사이에 각각 개삽된 여러가지의 필터, 국부 발진 장치(VCO : voltage controlled oscillator), SAW필터(surface acoustic wave filter) 등의 대형 기능 부품이나, 정합 회로 혹은 바이어스 회로 등의 고주파 아날로그 회로에 특유한 인덕터, 레지스터, 캐패시터 등의 다수의 수동 부품을 구비하고 있다. 따라서, 고주파 송수신 회로(100)는, 전체로서 대형이 되어, 이 회로(100)를 이용하는 통신 단말기기의 소형화 및 경량화를 도모하는 것이 곤란하게 하고 있다.
통신 단말기기에는, 도 2에 도시한 바와 같이, 중간 주파수에의 변환을 행하지 않고서 정보 신호의 송수신을 행하도록 한 다이렉트 컨버전 방식에 따른 고주파 송수신 회로(110)도 이용된다. 고주파 송수신 회로(110)에 있어서는, 안테나부(111)에 의해서 수신된 정보 신호가 송수신 전환기(112)를 통하여 복조 회로부(113)에 공급되어 직접 기저 대역 처리가 행하여진다. 고주파 송수신 회로(110)는, 소스원에서 생성된 정보 신호가 변조 회로부(114)에 있어서 중간 주파수로 변환되지 않고 직접 소정의 주파수 대역으로 변조되어, 증폭기(115)와 송수신 전환기(112)를 통하여 안테나부(111)로부터 송신된다.
상술한 고주파 송수신 회로(110)는, 정보 신호에 대하여 중간 주파수의 변환을 행하지 않고 다이렉트 검파를 행함으로써 송수신하는 구성을 구비하기 때문에, 필터 등의 부품 개수가 저감되어 전체의 구성이 간소화되어, 1 칩화에 가까운 구성으로 하는 것이 가능하다. 그러나, 고주파 송수신 회로(110)는, 후단에 배치된 필터 혹은 정합 회로가 필요해진다. 고주파 송수신 회로(110)는, 고주파단에서 한번의 증폭을 행함으로써 충분한 게인을 얻는 것이 곤란해져서, 기저 대역부에서도 증폭 조작을 행할 필요가 있다. 따라서, 고주파 송수신 회로(110)는, DC 오프셋의 캔슬 회로나 여분의 저역 통과 필터를 필요로 하여, 더욱 전체의 소비 전력이 커져 버린다.
종래의 고주파 송수신 회로는, 상술한 바와 같이 슈퍼헤테로다인 방식 및 다이렉트 컨버전 방식 중 어느쪽에서도, 통신 단말기기의 소형화와 함께 경량화를 도모하는 것 외에 송수신 회로로서의 충분한 특성을 얻을 수 없다. 이 때문에, 고주파 송수신 회로에는, 예를 들면 Si-CMOS 회로 등을 베이스로 한 간이한 구성으로 소형화를 도모한 모듈화에 대하여 여러가지의 시도가 도모되고 있다. 즉, 그 하나로서, 예를 들면 특성이 좋은 수동 소자를 Si 기판 상에 형성함과 함께 필터 회로나 공진기 등을 LSI 상에 형성하고, 또한 기저 대역 부분의 로직 LSI도 집적화함으로써, 소위 1 칩화된 고주파 모듈 기판 장치를 제작하는 방법이 있다.
이러한 1 칩화된 고주파 모듈 기판 장치는, 얼마나 성능이 좋은 수동 소자를 LSI 상에 형성하는가가 중요하게 된다. 그래서, 도 3A 및 도 3B에, 고성능인 수동 소자를 갖는 고주파 모듈 기판(120)을 도시한다. 이 고주파 모듈 기판(120)은, Si 기판(122) 및 SiO2절연층(123)의 인덕터 형성부(124)에 대응하여 큰 오목부(125)가 형성되고, 이 오목부(125)의 개구부측을 덮도록 하여 인덕턴스(121)가 형성되어 있다. 즉, 이 인덕턴스(121)는, 오목부(124)의 개구부를 폐색하도록 형성된 코일부(128)를 갖는다. 코일부(127)는, 오목부(124) 내에 돌출하도록 제1 배선층(126)에 접속되고, 절연층(123) 상으로 연장된 제2 배선층(127)에 접속되어 있다. 이와 같이 구성된 고주파 모듈 기판(120)은, 인덕턴스(121)의 형성 공정이 복잡하고, 형성 공정의 증가에 의해서 제조 비용이 증가한다.
종래의 고주파 모듈 기판 장치에 있어서는, 아날로그 회로의 회로부와, 디지털 회로의 베이스 대역 회로부 사이에 개재하는 Si 기판의 전기적 간섭이 큰 문제로 되어있다.
이상과 같은 문제점을 개선하는 회로 기판 장치로서, 예를 들면 도 4에 도시한 바와 같은 Si 기판을 베이스 기판으로 이용한 고주파 모듈 기판 장치(130)나, 도 5에 도시한 바와 같은 유리 기판을 베이스 기판으로 이용한 고주파 모듈 기판 장치(140)가 제안되어 있다.
도 4에 도시하는 고주파 모듈 기판 장치(130)는, Si 기판(131) 상에 SiO2층(132)을 형성한 후에, 리소그래피 기술에 의해서 고주파 회로부(133)가 성막 형성되어 있다. 고주파 회로부(133)에는, 상세를 생략하지만, 그 내부에 패턴 배선(134)과 함께, 수동 소자(135)로서 예를 들면 캐패시턴스, 인덕터 등이 박막 형성 기술이나 후막 형성 기술에 의해서 다층으로 형성되어 있다.
고주파 모듈 기판 장치(130)는, 고주파 회로부(133) 상에 중계용의 관통 홀인 비아 등을 통하여 내부 패턴 배선(134)과 접속된 단자부가 형성되고, 이들 단자부에 플립 칩 실장법 등에 의해 고주파 IC나 LSI 등의 회로 소자(136)가 직접 실장되어 있다. 이 고주파 모듈 기판 장치(130)는, 예를 들면 마더 기판 등에 실장함으로써, 회로부와 기저 대역 회로부를 구분하여 양자의 전기적 간섭을 억제하는 것이 가능하게 된다.
그런데, 도 4에 도시하는 고주파 모듈 장치(130)에 있어서는, 도전성을 갖는 Si 기판(131)이, 고주파 회로부(133) 내에 각 수동 소자를 형성할 때에 기능하는데, 각 수동 소자가 양호한 고주파 특성을 실현하는 데 있어서 저해 요인이 되고 있다.
한편, 도 5에 도시하는 고주파 모듈 기판 장치(140)는, 도 4에 도시하는 고주파 모듈 기판 장치(130)를 구성하는 Si 기판(131)이 갖는 문제점을 해결하기 위해서, 베이스 기판에 유리 기판(141)이 이용되고 있다. 이 고주파 모듈 기판 장치(140)도, 유리 기판(141) 상에 리소그래피 기술에 의해서 회로부(142)가 성막 형성되어 있다. 고주파 회로부(142)에는, 상세를 생략하지만, 그 내부에 패턴 배선(143)과 함께, 수동 소자(144)로서, 캐패시턴스, 인덕턴스 등이 박막 형성 기술이나 후막 형성 기술에 의해서 다층으로 형성되어 있다.
도 5에 도시하는 고주파 모듈 기판 장치(140)는, 고주파 회로부(142) 상에 비아 등을 통하여 내부 패턴 배선과 접속된 단자부가 형성되고, 이들 단자부에 플립 칩 실장법 등에 의해 고주파 IC나 LSI 등의 회로 소자(145)가 직접 실장되어 있다. 이 고주파 모듈 기판(140)은, 도전성을 갖지 않은 유리 기판(141)을 이용하는 것으로, 유리 기판(141)과 고주파 회로부(142)와의 용량적 결합도가 억제되어 고주파 회로부(142) 내에 양호한 고주파 특성을 갖는 수동 소자를 형성하는 것이 가능하다.
이러한 고주파 모듈 기판 장치(130, 140)는, 상술한 바와 같은 Si 기판(131)이나 유리 기판(141) 상에 형성한 배선층을 개재하여 고주파 신호계의 패턴 형성과, 전원이나 접지의 공급 배선 혹은 제어계 신호 배선이 행하여진다. 이 때문에, 이들 고주파 모듈 기판 장치(130, 140)에서는, 각 배선 간에 전기적 간섭이 생김과함께, 배선층을 다층으로 형성함에 따른 제조 비용의 증가나, 배선 패턴을 둘러침에 따라서 장치 자체의 대형화를 초래하게 된다.
상술한 고주파 모듈 기판 장치(130)는, 도 6에 도시한 바와 같이, 인터포저 기판(151) 상에 탑재하도록 패키지(150)가 형성되어 있다. 패키지(150)는, 인터포저 기판(151)의 한쪽의 면 상에 고주파 모듈 기판 장치(130)를 탑재함과 함께 전체가 절연 수지(152)에 의해서 밀봉되어 있다. 패키지(150)는, 인터포저 기판(151)의 표리 양면에 패턴 배선(153)이나 입출력 단자부(154)가 각각 형성되어 있음과 함께, 고주파 모듈 기판 장치(130)의 탑재 영역의 주위에 다수의 전극부(155)가 형성되어 이루어진다.
패키지(150)는, 인터포저 기판(151) 상에 고주파 모듈 기판 장치(130)를 실장한 상태에서, 이 고주파 모듈 기판 장치(130)와 전극부(155)를 와이어 본딩법에 의해 와이어(156)에 의해서 전기적으로 접속함으로써, 외부 전원으로부터의 전원 공급이 행하여져, 외부 회로와의 사이에서 신호의 수수가 가능하게 된다. 따라서, 도 4에 도시하는 고주파 모듈 기판 장치(130)에는, 고주파 IC나 LSI 등의 회로 소자(136) 등을 실장한 표면층에 패턴 배선(134)이나 와이어(156)가 접속되는 전극(137) 등이 형성된다. 도 5에 도시하는 고주파 모듈 기판 장치(140)에 대해서도, 마찬가지로 하여 패키지화가 도모된다.
이들 고주파 모듈 기판 장치(130, 140)는, 상술한 바와 같이 인터포저 기판(151) 상에 탑재되어 패키지화가 도모되는데, 패키지(150)의 두께나 면적을 커지게 한다. 어느 쪽의 고주파 모듈 기판 장치(130, 140)도, 패키지(150)의 비용을증가시킨다.
패키지(150)에는, 고주파 모듈 기판 장치(130, 140)에 탑재한 고주파 IC나 LSI 등의 회로 소자(136, 145)를 덮어, 전자파 노이즈의 영향을 저감시키는 실드 커버(157)가 부착된다. 이 때문에, 패키지(150)에 있어서, 회로 소자(136, 145) 등으로부터 발생하는 열이 실드 커버(157) 내에 축열되어, 고주파 모듈 기판 장치로서의 특성을 열화시키기 때문에 방열 기구를 설치할 필요가 있다.
이러한 패키지(150)는, 고주파 모듈 기판 장치(130, 140)에 Si 기판(131)이나 유리 기판(141)이 이용됨으로써, 이들 기판측으로부터의 방열을 행하는 방열 기구를 설치하는 것이 곤란하고 장치 자체의 대형화를 초래하게 된다.
고주파 모듈 기판 장치(130, 140)는, 베이스 기판에 비교적 고가의 Si 기판(131)이나 유리 기판(141)이 이용됨으로써, 비용이 증가하여 염가로 제공하는 것이 곤란하다.
본 발명은 베이스 기판과 고주파 회로부로 이루어지는 고주파 모듈 기판 장치에 관한 것이다.
도 1은 슈퍼헤테로다인 방식을 채용한 고주파 송수신 회로를 도시하는 블록도.
도 2는 다이렉트 변환 방식을 채용한 고주파 송수신 회로를 도시하는 블록도.
도 3A는 종래의 고주파 모듈 기판 장치가 구비하는 인덕터를 도시하는 사시도이고, 도 3B는 그 종단면도.
도 4는 고주파 모듈 기판 장치의 베이스 기판에 실리콘 기판을 이용한 구성을 도시하는 종단면도.
도 5는 고주파 모듈 기판 장치의 베이스 기판에 유리 기판을 이용한 구성을 도시하는 종단면도.
도 6은 고주파 모듈 기판 장치를 인터포저 기판에 실장한 패키지를 도시하는 종단면도.
도 7은 본 발명을 적용한 고주파 모듈 기판 장치의 일례를 도시하는 단면도.
도 8은 본 발명에 따른 고주파 모듈 기판 장치에서의 배선 금지 영역 및 캐패시턴스의 형성 부분을 확대하여 도시하는 주요부 단면도.
도 9A 내지 도 9D는 베이스 기판의 각층에서의 배선 비형성 영역의 구조를 도시하는 평면도로서, 도 9A는 제4 배선층에서의 배선 비형성 구역을 도시하고, 도 9B는 제3 배선층에서의 배선 비형성 구역을 도시하고, 도 9C는 제2 배선층에서의 배선 비형성 구역을 도시하고, 도 9D는 제1 배선층에서의 그라운드 패턴을 도시하는 도면.
도 10은 그라운드 패턴의 바로 위쪽에 형성된 캐패시턴스를 도시하는 모식도.
도 11은 배선 비형성 영역의 바로 위쪽에 형성된 캐패시턴스를 도시하는 모식도.
도 12는 배선 비형성 영역 상에 형성된 캐패시턴스와, 그라운드 패턴 상에 형성된 캐패시턴스에 있어서 포트 간 용량과 주파수와의 관계를 도시한 특성도.
도 13은 본 발명에 따른 고주파 모듈 기판 장치에서의 배선 금지 영역 및 캐패시턴스의 형성 부분을 확대하여 도시하는 주요부 단면도.
도 14는 캐패시턴스와 인접하는 그라운드 패턴에만 형성된 배선 비형성 영역 형성된 캐패시턴스를 도시하는 모식도.
도 15는 하층의 그라운드 패턴 전체에 형성된 배선 비형성 영역의 바로 위쪽에 형성된 캐패시턴스를 도시하는 모식도.
도 16은 캐패시턴스와 이웃하는 그라운드 패턴에만 형성된 배선 비형성 영역 형성된 캐패시턴스와, 하층의 그라운드 패턴 전체에 형성된 배선 비형성 영역의 바로 위쪽에 형성된 캐패시턴스에 있어서 포트 간 용량과 주파수와의 관계를 도시한 특성도.
도 17은 본 발명에 따른 고주파 모듈 기판 장치에서의 배선 금지 영역 및 전극부가 3층 구조인 캐패시턴스의 형성 부분을 확대하여 도시하는 주요부 단면도.
도 18은 전극부가 3층 구조인 캐패시턴스와, 전극부가 2층 구조인 캐패시턴스에 있어서 포트 간 용량과 캐패시턴스 형성 면적과의 관계를 도시한 특성도.
본 발명의 목적은, 상술한 바와 같은 종래의 고주파 모듈 기판 장치가 갖는 문제점을 해결할 수 있는 신규인 고주파 모듈 기판 장치를 제공하는 것에 있다.
본 발명의 다른 목적은, 캐패시턴스의 또 다른 특성 향상을 가능하게 하는 고주파 모듈 기판 장치를 제공하는 것에 있다.
본 발명의 또 다른 목적은, 장치 자체의 소형화를 도모함과 함께, 염가로 제공할 수 있는 고주파 모듈 기판 장치를 제공하는 것에 있다.
상술한 목적을 달성하기 위해서 제안되는 본 발명에 따른 고주파 모듈 기판장치는, 베이스 기판의 주면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 주면이 빌드업면으로서 구성되어 이루어지는 베이스 기판과, 베이스 기판의 빌드업면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 배선층 내에 수동 소자가 형성되어 있는 고주파 회로부를 구비한다. 베이스 기판은, 빌드업면으로부터 헤아려서 적어도 제1층째의 배선층에 배선 비형성 영역을 갖고, 고주파 회로부가, 높이 방향으로 인접하는 상배선층 및 하배선층의 배선 비형성 영역에 대응하는 위치에 각각 상전극부 및 하전극부를 형성함으로써, 배선 비형성 영역의 바로 위쪽에, 상전극부와 하전극부 사이에 절연층을 개재시킴으로써 구성되는 캐패시턴스를 구비하고 있다.
본 발명에 따른 고주파 모듈 기판 장치는, 베이스 기판의 배선층에 구비된 배선 비형성 영역의 바로 위쪽에, 상배선층에 형성된 상전극부와 하배선층에 형성된 하전극부 사이에 절연층을 개재시킴으로써 구성되는 캐패시턴스를 갖는 구조로 되어있다. 이 고주파 모듈 기판 장치에서는, 캐패시턴스와 베이스 기판의 배선층과의 거리를 떨어뜨릴 수 있어, 캐패시턴스에 대하여 베이스 기판의 배선층에 의해 생기는 기생 용량이 저감되기 때문에, 캐패시턴스의 특성이 향상된다.
본 발명에 따른 다른 고주파 모듈 기판 장치는, 베이스 기판의 주면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 주면이 빌드업면으로서 구성되어 이루어지는 베이스 기판과, 베이스 기판의 빌드업면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 배선층 내에 수동 소자가 형성되어 있는 고주파 회로부로 구성되고, 베이스 기판이, 빌드업면으로부터 헤아려서 적어도 제2층째의배선층에 배선 비형성 영역을 구비하고, 고주파 회로부의 빌드업면과 인접하는 배선층의 배선 비형성 영역에 대응하는 위치에 상전극부를 형성함과 함께, 베이스 기판의 빌드업면으로부터 헤아려서 제1층째의 배선층의 배선 비형성 영역에 대응하는 위치에 하전극부를 형성함으로써, 배선 비형성 영역의 바로 위쪽에, 상전극부와 하전극부 사이에 절연층을 개재시킴으로써 구성되는 캐패시턴스를 구비하고 있다.
이 고주파 모듈 기판 장치는, 베이스 기판의 배선층에 구비되는 배선 비형성 영역의 바로 위쪽에, 고주파 회로부의 빌드업면과 인접하는 배선층에 형성된 상전극부와, 베이스 기판의 빌드업면으로부터 헤아려서 제1층째의 배선층에 형성된 하전극부 사이에 절연층을 개재시킴으로써 구성되는 캐패시턴스를 갖는 구조로 되어 있다. 이 고주파 모듈 기판 장치에서는, 캐패시턴스와 베이스 기판의 배선층과의 거리를 떨어뜨릴 수 있어, 캐패시턴스에 대하여 베이스 기판의 배선층에 의해 생기는 기생 용량이 저감되기 때문에, 캐패시턴스의 특성이 향상된다.
본 발명에 따른 또 다른 고주파 모듈 기판 장치는, 베이스 기판의 주면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 주면이 빌드업면으로서 구성되어 이루어지는 베이스 기판과, 베이스 기판의 빌드업면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 배선층 내에 수동 소자가 형성되어 있는 고주파 회로부로 구성되고, 베이스 기판이, 빌드업면으로부터 헤아려서 적어도 제2층째의 배선층에 배선 비형성 영역을 구비하고, 고주파 회로부의 높이 방향으로 인접하는 상배선층 및 하배선층의 배선 비형성 영역에 대응하는 위치에 각각 상전극부 및 하전극부를 형성함으로써, 배선 비형성 영역의 바로 위쪽에, 상전극부와 하전극부 사이에 절연층을 개재시킴으로써 구성되는 제1 캐패시턴스를 구비함과 함께, 베이스 기판의 빌드업면으로부터 헤아려서 제1층째의 배선층의 배선 비형성 영역에 대응한 위치에 전극부를 형성하고, 이 전극부와 제1 캐패시턴스의 상전극부를 층간 접속함으로써, 상기 배선 비형성 영역의 바로 위쪽에, 상기 제1 캐패시턴스의 하전극부와 전극부 사이에 절연층을 개재시킴으로써 구성되는 제2 캐패시턴스를 구비하고 있다.
이 고주파 모듈 기판 장치는, 베이스 기판의 배선층에 구비되는 배선 비형성 영역의 바로 위쪽에, 상배선층에 형성된 상전극부와 하배선층에 형성된 하전극부 사이에 절연층을 개재시킴으로써 구성되는 제1 캐패시턴스가 구비됨과 함께, 베이스 기판의 빌드업면으로부터 헤아려서 제1층째의 배선층에 형성된 전극부와 상전극층을 층간 접속하고, 하전극부와 전극부 사이에 절연층을 개재시킴으로써 구성되는 제2 캐패시턴스를 구비하는 구조를 갖는다. 이 고주파 모듈 기판 장치에서는, 이들 캐패시턴스와 베이스 기판의 배선층 사이의 거리를 떨어뜨릴 수 있어, 이들 캐패시턴스에 대하여 베이스 기판의 배선층에 의해 생기는 기생 용량이 각각 저감되기 때문에, 이들 캐패시턴스의 특성이 각각 향상된다.
본 발명의 또 다른 목적, 본 발명에 의해서 얻어지는 구체적인 이점은, 이하에 있어서 도면을 참조하여 설명되는 실시 형태의 설명으로부터 한층 명백해질 것이다.
이하, 본 발명이 적용된 고주파 모듈 기판 장치의 실시 형태를 도면을 참조하여 상세히 설명한다.
도 7에 도시하는 본 발명이 적용된 고주파 모듈 기판 장치(1)는, 마더 보드나 인터포저(중간 기판)에 대하여 고밀도 실장 구조를 실현하기 위한 패키지 형태를 갖고, 이 장치 자체가 하나의 기능 부품으로서 작용하는 것이다.
본 발명에 따른 고주파 모듈 기판 장치(1)는, 베이스 기판(2)과, 이 베이스 기판(2)의 최상층이 고정밀도의 평탄면으로 형성되어 빌드업면(2a)이 되고, 이 위에 빌드업된 고주파 회로부(3)로 구성되어 있다.
베이스 기판(2)은, 소위 프린트배선 기판이고, 유전 절연층이 되는 제1 코어 기판(4)의 양면에, 제1 및 제2 배선층(5a, 5b)이 패턴 형성된 제1 배선 기판(6)과, 유전 절연층이 되는 제2 코어 기판(7)의 양면에, 제3 및 제4 배선층(8a, 8b)이 패턴 형성된 제1 배선 기판(9)이, 유전 절연층이 되는 프리프레그재(접착 수지)(10)를 통하여 접합된 구조를 갖고 있다.
이 중, 제1 코어 기판(4) 및 제2 코어 기판(7)은, 저유전율로 낮은 Tanδ, 즉 고주파 특성에 우수한 재료, 예를 들면 폴리페닐렌에테르(PPE), 비스말레이드트리아진(BT-resin), 폴리테트라플루오로에틸렌, 폴리이미드, 액정폴리머(LCP), 폴리노르보르넨(PNB), 세라믹 혹은 세라믹과 유기 재료의 혼합체 등이 이용되어 형성된다. 제1 코어 기판(4) 및 제2 코어 기판(7)에는, 기계적 강도가 크고, 내열성, 내약품성에 우수하고, 예를 들면 상술한 재료에 의해서 형성된 기재보다도 더욱 염가인 에폭시계 동첩 기판 FR-5 등을 이용하여도 된다.
제1 및 제2 배선층(5a, 5b) 및 제3 및 제4 배선층(8a, 8b)은, 예를 들면 필터(11)와 같은 기능 소자와, 이 기능 소자를 연결하는 신호 배선 패턴(12)이나, 전원 패턴(13) 및 그라운드 패턴(14)이, 예를 들면 동박으로 박막 형성되어 있다. 제1 및 제2 배선층(5a, 5b) 및 제3 및 제4 배선층(8a, 8b)에는, 예를 들면 캐패시턴스, 인덕턴스나 레지스턴스와 같은 수동 소자나, 안테나 패턴 등을 패턴 형성해도 된다.
기능 소자는, 이들을 연결하는 신호 배선 패턴(12)이나, 전원 패턴(13) 및 그라운드 패턴(14)과, 제1 코어 기판(4) 및 제2 코어 기판(7)을 관통하여 형성된, 예를 들면 구리로 이루어지는 비아홀(15)이나 관통 홀(16)을 통하여 전기적으로 접속되어 있다. 이들 비아홀(15)이나 관통 홀(16)은, 베이스 기판(2)의 일부에, 이 베이스 기판(2)을 관통하는 구멍을 드릴가공이나 레이저 가공에 의해 형성하고, 이 형성된 구멍에 비아 도금이나 관통 홀 도금을 실시함으로써 형성된다.
이 베이스 기판(2)에서는, 염가인 유기 재료로 이루어지는 제1 배선 기판(6) 및 제2 배선 기판(9)을 종래와 마찬가지의 다층 기판화 기술에 의해서 적층 형성함으로써, 종래와 같은 비교적 고가가 되는 Si 기판이나 유리 기판을 이용한 경우와 비교하여, 비용의 저감화가 도모되고 있다. 이 베이스 기판(2)은, 상술한 4층 빌드업 구조의 것에 한정되지 않고, 그 적층수에 대해서는 임의적이다. 또한, 베이스 기판(2)은, 상술한 양면 배선 기판(6, 9)을 프리프레그재(10)를 개재하여 접합한 것에 한정되지 않고, 예를 들면 양면 배선 기판의 양 주면 측에 수지부착 동박을 중첩해 가는 구조의 것이어도 된다.
베이스 기판(2)은, 최상층 측, 즉 제2 코어 기판(7)의 제4 배선층(8b) 측이 고도로 평탄화되어 빌드업면(2a)을 구성하고 있다. 구체적으로는, 베이스 기판(2)의 최상층의 전면에 걸쳐, 고주파 특성에 우수한 유기 재료로 이루어지는 절연막을 성막한 후에, 이 최상층에 형성된 제4 배선층(8b)이 노출될 때까지 연마한다. 이에 따라, 베이스 기판(2)은, 제4 배선층(8b)에서의 배선간에 절연막이 매립되어, 제2 코어 기판(8) 상의 제4 배선층(8b)이 형성되어 있지 않은 부분과의 단차가 없어져, 최상층에 고도로 평탄화된 빌드업면(2a)이 구성되게 된다.
고주파 회로부(3)는, 베이스 기판(2)의 빌드업면(2a) 상에, 절연층(17)이 적층되고, 이 적층된 절연층(17)의 내층 혹은 외층에, 박막 형성 기술이나 후막 형성 기술에 의해서, 예를 들면 캐패시턴스(18, 19, 20)나, 인덕턴스(21)나, 레지스턴스(22) 등과 같은 수동 소자와, 이들을 연결하는 배선 패턴(23)이 패터닝되어 있다.
절연층(17)은, 저유전율로 낮은 Tanδ, 즉 고주파 특성에 우수한 재료, 예를 들면 폴리페닐렌에테르(PPE), 비스말레이드트리아진(BT-resin), 폴리테트라플루오로에틸렌(상표명 테프론), 폴리이미드, 액정폴리머(LCP), 폴리노르보르넨(PNB), 세라믹 혹은 세라믹과 유기 재료의 혼합체 등이 이용되어 형성된다. 그리고, 절연층(17)은, 이러한 유기 재료를, 예를 들면 스핀 코팅법이나, 커튼 코팅법, 롤-코팅법, 딥코팅법 등의 도포 균일성 및 막두께 제어에 우수한 방법을 이용하여, 베이스 기판(2) 상에 높은 정밀도로 적층 형성해 갈 수 있다.
수동 소자나 배선 패턴(23)은, 예를 들면 구리로 이루어지는 비아홀(24)이나관통 홀(25)을 통하여 상호 전기적으로 접속되어 있다. 이들 비아홀(24)이나 관통 홀(25)은, 고주파 회로부(3)의 일부에, 이 고주파 회로부(3)를 관통하는 구멍을 드릴 가공이나 레이저 가공에 의해 형성하고, 이 형성된 구멍에 비아 도금이나 관통 홀 도금을 실시함으로써 형성된다.
고주파 회로부(3)의 최상층에는, 반도체 칩(26)이 플립 칩 접속에 의해 탑재되어 있다. 여기서, 플립 칩 접속은, 반도체 칩(26)측의 전극 상에 범프(27)를 형성하고, 표리 역으로 하여 고주파 회로부(3) 측의 배선 패턴(23)의 전극(28)과 범프(27)를 위치 정렬하여, 가열 용융함으로써, 소위 페이스 다운 본딩으로 접속하는 실장 방법이다. 이 플립 칩 접속에 따르면, 예를 들면 와이어 본딩과 비교하여 와이어를 둘러칠 공간이 불필요해지고, 특히 높이를 대폭 낮게 할 수 있다.
이들 고주파 회로부(3)에 형성된 수동 소자 및 반도체 칩(26)은, 배선 패턴(23), 비아홀(24), 관통 홀(25)을 통하여, 베이스 기판(2)측의 제4 배선층(8b)과 전기적으로 접속되어 있다.
고주파 모듈 기판 장치(1)에서는, 베이스 기판(2)이 다층화됨으로써, 고주파 회로부(3)에 있어서의 적층수를 삭감할 수 있다. 즉, 고주파 모듈 기판 장치(1)에서는, 고주파 회로부(3)의 내층 혹은 외층에 형성된, 예를 들면 수동 소자나 배선 패턴(23) 등의 박막 패턴이나, 비아홀(24), 관통 홀(25) 등과는 별도로, 베이스 기판(2)의 내층 혹은 외층에, 예를 들면 기능 소자나 신호 배선 패턴(12) 등의 도체 패턴이 형성됨으로써, 이들을 종래와 같은 Si 기판이나 유리 기판 상에 통합하여 형성하는 경우에 비교하여, 고주파 회로부(3)에 관한 고밀도화의 부담을 대폭 저감할 수 있다.
이에 따라, 본 발명이 적용된 고주파 모듈 기판 장치(1)는, 고주파 회로부(3)의 적층수를 저감하는 것이 가능해져서, 장치 전체의 또 다른 소형화 및 저비용화가 가능하게 되어있다.
이 고주파 모듈 기판 장치(1)에서는, 상술한 베이스 기판(2)의 도전 패턴과 고주파 회로부(3)의 박막 패턴이 분리됨으로써, 이들의 사이에서 발생하는 전기적 간섭을 억제할 수가 있어, 그 특성의 향상을 도모할 수 있다.
또한, 본 발명이 적용된 고주파 모듈 기판 장치(1)에서는, 베이스 기판(2)의 최상층에 고도로 평탄화된 빌드업면(2a)이 구성되어 있기 때문에, 이 위에 고주파 회로부(3)를 높은 정밀도로 적층 형성해 갈 수 있다.
그런데, 본 발명이 적용된 고주파 모듈 기판 장치(1)에 있어서, 베이스 기판(2)에는, 제1 및 제2 배선층(5a, 5b) 및 제3 및 제4 배선층(8a, 8b)이 두께 방향의 동일한 위치에서 형성되어 있지 않은 영역(이하, 배선 비형성 영역이라고 함)(29, 30, 31)이 형성되어 있다. 이들 배선 비형성 영역(29∼31)은, 적어도 베이스 기판(2)의 빌드업면(2a)에 노출되어 있는 제3 배선층(8b)으로부터 두께 방향의 중도부에 걸쳐, 혹은 베이스 기판(2)을 관통하여 형성되어 있다. 이들 배선 비형성 영역(29∼31)의 바로 위쪽에는, 고주파 회로부(3) 내에 형성된 캐패시턴스(18∼20)가 각각 형성되어 있다.
예를 들면, 배선 비형성 영역(29)은, 도 8에 도시한 바와 같이, 캐패시턴스(18)가 형성된 영역에서의 제4 배선층(8b)에서 제2 배선층(5b)에 이르는두께 방향에 걸쳐 형성되어 있다. 즉, 제4 배선층(8b)에는, 도 8 및 도 9A에 도시한 바와 같이, 캐패시턴스(18)가 형성되는 영역에 대응한 제1 배선 비형성 구역(32)이 형성되어 있다. 또한, 제3 배선층(8a)에는, 도 8 및 도 9B에 도시한 바와 같이, 캐패시턴스(18)가 형성되는 영역에 대응한 제2 배선 비형성 구역(33)이 형성되어 있다. 또한, 제2 배선층(5b)에는, 도 8 및 도 9C에 도시한 바와 같이, 캐패시턴스(18)가 형성되는 영역에 대응한 제3 배선 비형성 구역(34)이 형성되어 있다.
배선 비형성 영역(29)은, 도 8 및 도 9D에 도시한 바와 같이, 이들 제1 배선 비형성 구역(32), 제2 배선 비형성 구역(33) 및 제3 배선 비형성 구역(34)을 통해서, 제1 배선층(5b)에 형성된 그라운드 패턴(14)과 캐패시턴스(18)가, 소정의 거리만큼 떨어진 상태에서 대향 배치되는 구조로 되어있다.
다른 배선 비형성 영역(30)은, 캐패시턴스(19)가 형성된 영역에서의 제3 배선층(8a)으로부터 제1 배선층(5a)에 이르는 두께 방향에 걸쳐 형성되고, 베이스 기판(2) 내에 캐패시턴스(19)에 대향 배치되는 그라운드 패턴(14)이 존재하지 않는 구조로 되어있다. 또 다른 배선 비형성 영역(31)은, 캐패시턴스(20)가 형성된 영역에서의 제3 배선층(8a)으로부터 제2 배선층(5b)에 이르는 두께 방향에 걸쳐 형성되고, 베이스 기판(2) 내에 캐패시턴스(20)에 제2 배선층(5a)에 형성된 그라운드 패턴(14)이 대향 배치되는 구조로 되어있다.
한편, 캐패시턴스(18)는, 도 8에 도시한 바와 같이, 고주파 회로부(3)의 절연층(17)의 내층 혹은 외층에 위치하여, 빌드업면(2a)과 인접하는 제1 배선패턴(23a)의 일부에 형성된 하전극부(35)와, 빌드업면(2a)으로부터 헤아려서 2층째의 제2 배선 패턴(23b)의 일부에 형성된 상전극부(36) 사이에 빌드업면(2a)으로부터 헤아려서 2층째의 제2 절연층(17b)을 개재시킴으로써 구성되어 있다. 캐패시턴스(18)는, 비아 홀(24)을 통하여 배선 패턴(23)과 전기적으로 접속된 구조로 되어 있다.
이 캐패시턴스(18)를 형성할 때는, 우선, 빌드업면(2a) 상에, 상술한 유기 재료로 이루어지는 제1 절연층(17a)을 형성한다. 다음에, 제1 절연층(17a) 상에, 예를 들면 Ni나 구리 등으로 이루어지는 도전막을 전면에 걸쳐서 성막한 후에, 포토 리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여, 이 도전막을 에칭함으로써, 배선 비형성 영역(29)의 바로 윗쪽에 하전극부(35)가 패터닝된 제1 배선 패턴(23a)의 기초층(도시 생략)을 형성한다. 다음에, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, 수㎛ 정도의 Cu로 이루어지는 도전막을 성막함으로써, 하전극부(35)를 갖는 제1 배선 패턴(23a)을 형성한다.
다음에, 제1 절연층(17a) 상에, 하전극부(35)를 갖는 제1 배선 패턴(23a)을 덮도록, 상술한 유기 재료로 이루어지는 제2 절연층(17b)을 형성한다. 다음에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여 에칭을 행하여, 하전극부(35)의 단부 부근과 접합되는 부분이 노출하는 비아(구멍)를 형성한다. 다음에, 이 포토레지스트를 남긴 채로, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, Cu로 이루어지는 도전막을 성막한 후, 포토레지스트를, 이 포토레지스트 상에 퇴적한 도전막과 함께 제거한다. 이에 따라, 제2 절연층(17b)에 매립된 비아홀(24)과, 하전극부(35)가 전기적으로 접속된다.
다음에, 제2 절연층(17b) 상에, 예를 들면 Ni나 구리 등으로 이루어지는 도전막을 전면에 걸쳐 성막한 후에, 포토 리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여, 이 도전막을 에칭함으로써, 하전극부(35)의 바로 윗쪽에 상전극부(36)가 패터닝된 제2 배선 패턴(23b)의 기초층(도시 생략)을 형성한다. 다음에, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, 수㎛ 정도의 Cu로 이루어지는 도전막을 성막함으로써, 기초층 상에 상전극부(36)를 갖는 제2 배선 패턴(23b)을 패턴 형성한다. 이와 같이 하여, 캐패시턴스(18)가 형성된다.
이상과 같이, 이 고주파 모듈 기판 장치(1)에서는, 베이스 기판(2)의 배선 비형성 영역(29)이, 적어도 베이스 기판(2a)의 빌드업면(2a)으로부터 두께 방향의 중도부에 걸쳐 제2 배선층(5b)에까지 형성되어 있다. 그리고, 고주파 모듈 기판 장치(1)는, 고주파 회로부(3)의 배선 비형성 영역(29)의 바로 윗쪽에 위치하여 캐패시턴스(18)가 형성되어 있다.
본 발명이 적용된 고주파 모듈 기판 장치(1)에서는, 캐패시턴스(18)와 그라운드 패턴(14)과의 사이의 거리를 떨어뜨릴 수 있어서, 캐패시턴스(18)에 대하여 그라운드 패턴(14)에 의해 생기는 기생 용량이 저감되기 때문에, 캐패시턴스(18)의 특성을 향상시킬 수 있다.
여기서, 종래와 같이, 도 10에 도시하는 그라운드 패턴(50)의 바로 윗쪽에 형성된 캐패시턴스(51)와, 본 발명과 같이, 도 11에 도시하는 배선 비형성영역(52)의 바로 윗쪽에 형성된 캐패시턴스(53)에 대하여 주파수를 변화시키면서 포트 간 용량의 측정을 행하였다. 도 10 및 도 11에 있어서는, 상술한 고주파 모듈 기판 장치(1)와 공통되는 구성 및 요소에 대하여 동일한 부호를 붙여 상세한 설명은 생략한다.
이하, 이들 주파수와 포트 간 용량과의 관계에 대하여 측정한 결과를 도 11에 도시한다. 또한, 도 12에서는, 종축에 포트 간 용량을 나타내고, 횡축에 주파수를 나타내고 있다. 여기서 말하는 포트 간 용량이란, 캐패시턴스를 구성하는 전극부 사이의 정전 용량의 크기를 나타내는 것이다.
도 12의 측정 결과로부터, 종래와 같이, 그라운드 패턴(50)의 바로 윗쪽에 캐패시턴스(51)를 형성한 경우에는, 도 12의 A로 도시한 바와 같이, 그라운드 패턴(50)과, 그라운드 패턴(50)에 인접하는 캐패시턴스(51)를 구성하는 전극과의 사이에 기생 용량이 발생하여, 이 기생 용량이 캐패시턴스(51)의 정전 용량에 부하되기 때문에 포트 간 용량이 커지게 되어 있는 것을 알 수 있다.
이것에 대하여, 본 발명과 같이, 배선 비형성 영역(52)의 바로 윗쪽에 캐패시턴스(53)를 형성한 경우에는, 도 12의 B로 도시한 바와 같이, 그라운드 패턴(50)과 캐패시턴스(53) 사이에 기생 용량을 발생하지 않고, 주파수 대역이 1 GHz 와 같은 비교적 낮은 영역에서 반 이하의 포트 간 용량값으로 억제되고 있는 것을 알 수 있다.
따라서, 배선 비형성 영역(52)의 바로 윗쪽에 형성된 캐패시턴스(53)에서는, 비교적 낮은 주파수 대역에서 우수한 고주파 특성을 얻을 수 있다.
다음에, 도 13에 도시한 바와 같이, 베이스 기판(2) 내의 제4 배선층(8b)의 일부에 형성된 하전극부(37)와, 고주파 회로부(3) 내의 제1 배선 패턴(23a)의 일부에 형성된 상전극부(38) 사이에 제1 절연층(17a)을 개재시킴으로써 구성된 캐패시턴스(19)에 대하여 설명한다. 캐패시턴스(19)도, 비아홀(24)을 통하여 배선 패턴(23)과 전기적으로 접속된 구조로 되어있다.
이 캐패시턴스(19)를 형성할 때는, 우선, 배선 비형성 영역(30)의 바로 윗쪽에 하전극부(37)가 형성되어 있는 제4 배선층(8b)이 노출되는 빌드업면(2a) 상에, 상술한 유기 재료로 이루어지는 제1 절연층(17a)을 형성한다. 다음에, 제1 절연층(17a) 상에, 예를 들면 Ni나 구리 등으로 이루어지는 도전막을 전면에 걸쳐서 성막한 후에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여, 이 도전막을 에칭함으로써, 하전극부(37)의 바로 윗쪽에 상전극부(38)가 패터닝된 제1 배선 패턴(23a)의 기초층(도시 생략)을 형성한다. 다음에, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, 수㎛ 정도의 Cu로 이루어지는 도전막을 성막함으로써, 상전극부(38)를 갖는 제1 배선 패턴(23a)을 패턴 형성한다.
다음에, 제1 절연층(17a) 상에, 상전극부(38)를 갖는 제1 배선 패턴(23a)을 덮도록, 상술한 유기 재료로 이루어지는 제2 절연층(17b)을 형성한다. 다음에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여 에칭을 행하여, 상전극부(38)의 단부 부근과 접합되는 부분이 노출되는 비아(구멍)를 형성한다. 다음에, 이 포토레지스트를 남긴 채로, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, Cu로 이루어지는 도전막을 성막한 후, 포토레지스트를, 이 포토레지스트 상에 퇴적된 도전막과 함께 제거한다. 이에 따라, 제2 절연층(17b)에 매립된 비아홀(24)과, 상전극부(38)가 전기적으로 접속된다.
다음에, 이 제2 절연층(17b) 상에, 예를 들면 Ni나 구리 등으로 이루어지는 도전막을 전면에 걸쳐서 성막한 후에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여, 이 도전막을 에칭함으로써, 제2 배선 패턴(23b)의 기초층(도시 생략)을 형성한다. 다음에, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, 수㎛ 정도의 Cu로 이루어지는 도전막을 성막함으로써, 비아홀(24)과 전기적으로 접속된 제2 배선 패턴(23b)을 형성한다. 이와 같이 하여, 캐패시턴스(19)가 형성된다.
이상과 같이, 이 고주파 모듈 기판 장치(1)에서는, 베이스 기판(2)의 배선 비형성 영역(30)이, 적어도 베이스 기판(2a)의 제3 배선층(8a)으로부터 두께 방향으로 베이스 기판(2)을 관통하여 형성되어 있다. 그리고, 고주파 모듈 기판 장치(1)는, 고주파 회로부(3)의 배선 비형성 영역(30)의 바로 윗쪽에 위치하여 캐패시턴스(19)가 형성되어 있다.
따라서, 고주파 모듈 기판 장치(1)에서는, 캐패시턴스(19)와 간섭하는 그라운드 패턴(14)이 존재하지 않고, 캐패시턴스(19)에 대하여 발생하는 기생 용량이 대폭 저감되기 때문에, 캐패시턴스(19)의 특성을 향상시킬 수 있다.
여기서, 도 14에 도시하는 캐패시턴스(60)와 인접하는 그라운드 패턴(61)에만 배선 비형성 영역(62)이 형성되고, 이 배선 비형성 영역(62)의 바로 윗쪽에 형성된 캐패시턴스(60)와, 도 15에 도시하는 하층의 그라운드 패턴(63) 전체에 배선 비형성 영역(64)이 형성되고, 이 배선 비형성 영역(64)의 바로 윗쪽에 형성된 캐패시턴스(65)에 대하여 주파수를 변화시키면서 포트 간 용량의 측정을 행하였다. 도 8 및 도 9에 있어서는, 상술한 고주파 모듈 기판 장치(1)와 동등한 구성, 부위에 대한 설명을 생략함과 함께, 도면에 있어서 동일한 부호를 붙이는 것으로 한다.
이하, 이들 주파수와 포트 간 용량과의 관계에 대하여 측정한 결과를 도 15에 도시한다. 또한, 도 16에서는, 종축에 포트 간 용량을 나타내고, 횡축에 주파수를 나타내고 있다. 여기서 말하는 포트 간 용량이란, 캐패시턴스를 구성하는 전극부 사이의 정전 용량의 크기를 나타내는 것이다.
도 16의 측정 결과로부터, 하층의 그라운드 패턴(63) 전체에 형성된 배선 비형성 영역(64)의 바로 윗쪽에 형성된 캐패시턴스(65)는, 도 16의 C로 도시한 바와 같은 특성을 나타내고, 캐패시턴스(60)와 인접하는 그라운드 패턴(61)에만 형성된 배선 비형성 영역(62)의 바로 윗쪽에 형성된 캐패시턴스(60)의 특성, 즉 도 16의 D로 도시한 특성에 비하여, 그라운드 패턴(63)과의 사이에 발생하는 기생 용량이 저감되어 있기 때문에 주파수 대역이 비교적 높은 영역에서 포트 간 용량이 억제되어 있는 것을 알 수 있다.
따라서, 하층의 그라운드 패턴(63) 전체에 형성된 배선 비형성 영역(64)의 바로 윗쪽에 형성된 캐패시턴스(65)에서는, 비교적 높은 주파수 대역에서 우수한 고주파 특성을 얻을 수 있다.
다음에, 도 17에 도시한 바와 같이, 고주파 회로부(3) 내의 제1 배선패턴(23a)의 일부에 형성된 상전극부(38)와, 제2 배선 패턴(23b)의 일부에 형성된 중전극부(39) 사이에 제2 절연층(17b)을 개재시킨 구조의 제1 캐패시턴스(20a)와, 베이스 기판(2) 내의 제4 배선층(8b)의 일부에 형성된 하전극부(40)와, 중전극부(39) 사이에 제1 절연층(17a)을 개재시킨 구조의 제2 캐패시턴스(20b)로 구성되는 전극부가 3층 구조인 캐패시턴스(20)에 대하여 설명한다. 캐패시턴스(20)는, 관통 홀(25)에 의해서 상전극부(38)와 하전극부(40)가 층간 접속되고, 중전극부(39)가 비아홀(24)을 통하여 배선 패턴(23)과 전기적으로 접속된 구조로 되어있다.
이 캐패시턴스(20)를 형성할 때는, 우선, 배선 비형성 영역(31)의 바로 윗쪽에 하전극부(40)가 형성되어 있는 제4 배선층(8b)이 노출하는 빌드업면(2a) 상에, 상술한 유기 재료로 이루어지는 제1 절연층(17a)을 형성한다. 다음에, 포토 리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여 에칭을 행하여, 하전극부(40)의 단부 부근과 접합되는 부분이 노출되는 비아(구멍)를 형성한다. 다음에, 이 포토레지스트를 남긴 채로, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, Cu로 이루어지는 도전막을 성막한 후, 포토레지스트를, 이 포토레지스트 상에 퇴적한 도전막과 함께 제거한다. 이에 따라, 제1 절연층(17a)에 매립된 관통 홀(25)의 중간체가 하전극부(40)의 단부 부근에 전기적으로 접속된다.
다음에, 제1 절연층(17a) 상에, 예를 들면 Ni나 구리 등으로 이루어지는 도전막을 전면에 걸쳐서 성막한 후에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여, 이 도전막을 에칭함으로써, 하전극부(40)의 바로 윗쪽에 중전극부(39)가 패터닝된 제1 배선 패턴(23a)의 기초층(도시 생략)을 형성한다. 다음에, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, 수㎛ 정도의 Cu로 이루어지는 도전막을 성막하여, 기초층 상에 중전극부(39)를 갖는 제1 배선 패턴(23a)을 패턴 형성함으로써, 제1 캐패시턴스(20a)를 형성한다.
다음에, 제1 절연층(17a) 상에, 중전극부(39)를 갖는 제1 배선 패턴(23a)을 덮도록, 상술한 유기 재료로 이루어지는 제2 절연층(17b)을 형성한다. 다음에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여 에칭을 행하여, 중전극부(39)의 단부 부근과 관통 홀 중간체가 접합되는 부분이 노출하는 비아(구멍)를 형성한다. 다음에, 이 포토레지스트를 남긴 채로, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, Cu로 이루어지는 도전막을 성막한 후, 포토레지스트를, 이 포토레지스트 상에 퇴적한 도전막과 함께 제거한다. 이에 따라, 제2 절연층(17b)에 매립된 비아홀(24)과, 절연층(17)을 관통하는 관통 홀(25)이 형성된다.
다음에, 이 제2 절연층(17b) 상에, 예를 들면 Ni나 구리 등으로 이루어지는 도전막을 전면에 걸쳐서 성막한 후에, 포토리소그래피 기술을 이용하여 소정의 형상으로 패터닝된 포토레지스트를 마스크로 하여, 이 도전막을 에칭함으로써, 중전극부(39)의 바로 윗쪽에 상전극부(38)가 패터닝된 제2 배선 패턴(23b)의 기초층(도시 생략)을 형성한다. 다음에, 예를 들면 황산구리 용액을 이용한 전해 도금에 의해, 수㎛ 정도의 Cu로 이루어지는 도전막을 성막하여, 기초층 상에 상전극부(38)를갖는 제2 배선 패턴(23b)을 패턴 형성함으로써, 제2 캐패시턴스(20b) 형성한다. 이와 같이 하여, 전극부가 3층 구조인 캐패시턴스(20)가 형성된다.
이상과 같이, 이 고주파 모듈 기판 장치(1)에서는, 베이스 기판(2)의 배선 비형성 영역(31)이, 적어도 베이스 기판(2a)의 제3 배선층(8a)으로부터 두께 방향의 중도부에 걸쳐 제2 배선층(5b)에까지 형성되어 있다. 그리고, 고주파 모듈 기판 장치(1)는, 고주파 회로부(3)의 배선 비형성 영역(31)의 바로 윗쪽에 위치하여 캐패시턴스(20)가 형성되어 있다.
따라서, 고주파 모듈 기판 장치(1)에서는, 캐패시턴스(20)와 그라운드 패턴(14) 사이의 거리를 떨어뜨릴 수 있어, 캐패시턴스(20)에 대하여 그라운드 패턴(14)에 의해 생기는 기생 용량이 저감되기 때문에, 캐패시턴스(20)의 특성을 향상시킬 수 있다.
이 고주파 모듈 기판 장치(1)에서는, 캐패시턴스(20)의 전극부가 3층 구조이기 때문에, 전극부가 2층 구조인 캐패시턴스에 비교하여 정전 용량이 큰 캐패시턴스(20)가 형성되는 면적을 같은 정도로, 혹은 작게 할 수 있다.
여기서, 전극부가 3층 구조인 캐패시턴스와, 전극부가 2층 구조인 캐패시턴스에 있어서 캐패시턴스의 형성 면적과 보우트 사이 용량과의 관계를 도 12에 도시한다. 또한, 도 18에는, 종축에 포트 간 용량을 나타내고, 횡축에 캐패시턴스의 형성 면적을 나타내고 있다. 여기서 말하는 포트 간 용량이란, 캐패시턴스를 구성하는 전극부 사이의 정전 용량의 크기를 나타내는 것이다.
도 18의 측정 결과로부터, 전극부가 3층 구조인 캐패시턴스는, 도 18의 E에서 도시한 바와 같이, 도 18의 F에서 도시하는 전극부가 2층 구조인 캐패시턴스의 포트 간 용량에 비교하여, 캐패시턴스가 형성되는 면적에 대한 포트 간 용량이 커져 있는 것을 알 수 있다.
이것으로부터, 전극부가 3층 구조인 캐패시턴스에서는, 동일한 정전 용량을 갖는 전극부가 2층 구조인 캐패시턴스보다, 형성되는 면적을 작게 할 수 있다.
이상의 점으로부터, 이 고주파 모듈 기판 장치(1)에서는, 캐패시턴스(18, 19, 20)의 또 다른 특성 향상이 가능함과 함께, 또한 소형화 및 저비용화가 가능하다.
상술한 바와 같이, 본 발명에 따른 고주파 모듈 기판 장치는, 베이스 기판의 배선 비형성 영역의 바로 윗쪽에 위치하여, 캐패시턴스를 형성하고, 이 캐패시턴스에 대하여 베이스 기판의 배선층 등에 의해 생기는 기생 용량이 저감되기 때문에, 캐패시턴스의 특성을 향상시킬 수 있다. 이 고주파 모듈 기판 장치는, 절연층과 배선층이 다층으로 형성된 베이스 기판 및 고주파 회로부로 구성되고, 이들 베이스 기판 내 및 고주파 회로부 내에 수동 소자 등을 형성할 수 있기 때문에, 장치 자체의 소형화를 도모함과 함께 저비용화를 도모할 수 있다.

Claims (3)

  1. 베이스 기판의 주면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께 주면이 빌드업면으로서 구성되어 되는 베이스 기판과,
    상기 베이스 기판의 빌드업면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께 상기 배선층 내에 수동 소자가 형성되어 있는 고주파 회로부를 갖고,
    상기 베이스 기판은, 상기 빌드업면으로부터 헤아려서 적어도 제1층째의 상기 배선층에 배선 비형성 영역을 갖고,
    상기 고주파 회로부는, 높이 방향으로 인접하는 상배선층 및 하배선층의 상기 배선 비형성 영역에 대응하는 위치에 각각 상전극부 및 하전극부를 형성함으로써, 상기 배선 비형성 영역의 바로 윗쪽에 상기 상전극부와 상기 하전극부 사이에 상기 절연층을 개재시킴으로써 구성되는 캐패시턴스를 구비하는 것을 특징으로 하는 고주파 모듈 기판 장치.
  2. 베이스 기판의 주면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께, 주면이 빌드업면으로서 구성되어 이루어지는 베이스 기판과,
    상기 베이스 기판의 빌드업면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께 상기 배선층 내에 수동 소자가 형성되어 있는 고주파 회로부를 갖고,
    상기 베이스 기판은, 상기 빌드업면으로부터 헤아려서 적어도 제2층째의 상기 배선층에 배선 비형성 영역을 갖고,
    상기 고주파 회로부의 상기 빌드업면과 인접하는 배선층의 상기 배선 비형성 영역에 대응하는 위치에 상전극부가 형성되고, 상기 베이스 기판의 상기 빌드업면으로부터 헤아려서 제1층째의 배선층의 상기 배선 비형성 영역에 대응하는 위치에 하전극부가 형성됨으로써, 상기 배선 비형성 영역의 바로 윗쪽에, 상기 상전극부와 상기 하전극부 사이에 상기 절연층이 개재됨으로써 구성되는 캐패시턴스를 구비하는 것을 특징으로 하는 고주파 모듈 기판 장치.
  3. 베이스 기판의 주면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께 주면이 빌드업면으로서 구성되어 이루어지는 베이스 기판과,
    상기 베이스 기판의 빌드업면 상에 절연층을 개재하여 배선층이 다층으로 형성됨과 함께 상기 배선층 내에 수동 소자가 형성되어 있는 고주파 회로부를 갖고,
    상기 베이스 기판은, 상기 빌드업면으로부터 헤아려서 적어도 제2층째의 상기 배선층에 배선 비형성 영역을 갖고,
    상기 고주파 회로부의 높이 방향으로 인접하는 상배선층 및 하배선층의 상기 배선 비형성 영역에 대응하는 위치에 각각 상전극부 및 하전극부가 형성됨으로써, 상기 배선 비형성 영역의 바로 윗쪽에, 상기 상전극부와 상기 하전극부 사이에 상기 절연층이 개재됨으로써 구성되는 제1 캐패시턴스를 구비함과 함께, 상기 베이스 기판의 상기 빌드업면으로부터 헤아려서 제1층째의 배선층의 상기 배선 비형성 영역에 대응한 위치에 전극부를 형성하고, 이 전극부와 상기 제1 캐패시턴스의 상전극부가 층간 접속됨으로써, 상기 배선 비형성 영역의 바로 윗쪽에, 상기 제1 캐패시턴스의 하전극부와 상기 전극부 사이에 상기 절연층이 개재되어 구성되는 제2 캐패시턴스를 구비하는 것을 특징으로 하는 고주파 모듈 기판 장치.
KR1020037007461A 2001-10-05 2002-10-03 고주파 모듈 기판 장치 KR100917508B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001310369A JP4318417B2 (ja) 2001-10-05 2001-10-05 高周波モジュール基板装置
JPJP-P-2001-00310369 2001-10-05
PCT/JP2002/010334 WO2003032386A1 (fr) 2001-10-05 2002-10-03 Dispositif de carte modulaire haute frequence

Publications (2)

Publication Number Publication Date
KR20040041088A true KR20040041088A (ko) 2004-05-13
KR100917508B1 KR100917508B1 (ko) 2009-09-16

Family

ID=19129352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007461A KR100917508B1 (ko) 2001-10-05 2002-10-03 고주파 모듈 기판 장치

Country Status (5)

Country Link
US (2) US6889155B2 (ko)
JP (1) JP4318417B2 (ko)
KR (1) KR100917508B1 (ko)
CN (1) CN1333460C (ko)
WO (1) WO2003032386A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716824B1 (ko) * 2005-04-28 2007-05-09 삼성전기주식회사 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
KR101939047B1 (ko) * 2017-12-26 2019-01-16 삼성전기 주식회사 안테나 모듈 및 듀얼밴드 안테나 장치
KR20190078548A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 안테나 모듈 및 안테나 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
EP1296453B1 (en) * 2001-09-25 2008-11-12 TDK Corporation Package substrate for integrated circuit device
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
US7145234B2 (en) * 2004-01-15 2006-12-05 Via Technologies, Inc. Circuit carrier and package structure thereof
KR101183272B1 (ko) * 2004-02-23 2012-09-14 조지아 테크 리서치 코오포레이션 Ｒｆ/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들
JP2005353889A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 高周波多層集積回路
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP4963538B2 (ja) * 2004-08-19 2012-06-27 国立大学法人東北大学 集積回路装置
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
US20060244124A1 (en) * 2005-04-27 2006-11-02 Teradyne, Inc. Reduced cost printed circuit board
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
US8008770B2 (en) * 2005-11-02 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with bump pad
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
DE102008026276B4 (de) * 2008-06-02 2012-08-09 Sartorius Weighing Technology Gmbh Verfahren zum Untersuchen einer Leiterplatte und elektronisches Gerät
JP5324829B2 (ja) * 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2010041376A1 (ja) * 2008-10-08 2012-03-01 パナソニック株式会社 インターポーザ基板及び半導体装置
JP5228925B2 (ja) * 2009-01-09 2013-07-03 三菱電機株式会社 高周波用コンタクタ
WO2012014527A1 (ja) * 2010-07-29 2012-02-02 株式会社村田製作所 高周波モジュールおよび通信装置
US8773866B2 (en) * 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
US8848390B2 (en) * 2011-02-16 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitive proximity communication using tuned-inductor
JP5579108B2 (ja) * 2011-03-16 2014-08-27 株式会社東芝 半導体装置
JP2013118428A (ja) * 2011-12-01 2013-06-13 Mitsubishi Electric Corp マイクロストリップ伝送線路および高周波増幅器
US8933551B2 (en) * 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
JP2017535054A (ja) 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
TWI571979B (zh) * 2014-11-25 2017-02-21 彭賢斌 整合式被動模組、半導體裝置及其製作方法
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
TWI722946B (zh) * 2019-09-11 2021-03-21 瑞昱半導體股份有限公司 半導體裝置
CN112366194B (zh) * 2020-11-02 2022-04-12 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
CN112687653A (zh) * 2020-12-01 2021-04-20 贵州振华风光半导体有限公司 一种用于集成电路封装的高速模数转换器有机基板

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2648804A (en) * 1951-02-01 1953-08-11 Erie Resistor Corp Multiple element circuit components
US3400210A (en) * 1966-04-26 1968-09-03 Automatic Elect Lab Interlayer connection technique for multilayer printed wiring boards
DE69321907T2 (de) * 1992-03-19 1999-04-22 Tdk Corp Hybrider koppler
JPH0677665A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 多層回路基板及びその製法
US5503882A (en) * 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
US5583077A (en) * 1995-04-04 1996-12-10 Taiwan Semiconductor Manufacturing Company Ltd Integrated dual layer passivation process to suppress stress-induced metal voids
US5833001A (en) * 1996-12-13 1998-11-10 Schlumberger Technology Corporation Sealing well casings
JPH10322029A (ja) * 1997-05-22 1998-12-04 Kyocera Corp 多層配線基板
US6051511A (en) * 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
US6468855B2 (en) * 1998-08-14 2002-10-22 Monolithic System Technology, Inc. Reduced topography DRAM cell fabricated using a modified logic process and method for operating same
US6221794B1 (en) * 1998-12-08 2001-04-24 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
JP2000189937A (ja) * 1998-12-28 2000-07-11 Matsushita Electric Ind Co Ltd 環境評価装置
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP4005762B2 (ja) 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
US6136688A (en) * 1999-10-20 2000-10-24 Vanguard International Semiconductor Corporation High stress oxide to eliminate BPSG/SiN cracking
JP2001196856A (ja) * 1999-10-29 2001-07-19 Kyocera Corp 高周波モジュール
JP2001313469A (ja) 2000-02-23 2001-11-09 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板
JP2001237507A (ja) * 2000-02-24 2001-08-31 Ngk Spark Plug Co Ltd 高誘電率複合材料及びそれを用いたプリント配線板並びに多層プリント配線板
JP2002043841A (ja) * 2000-07-26 2002-02-08 Tdk Corp 電圧制御発振器
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6287962B1 (en) * 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP3941416B2 (ja) * 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP2003264348A (ja) * 2002-03-07 2003-09-19 Sony Corp 高周波モジュール
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716824B1 (ko) * 2005-04-28 2007-05-09 삼성전기주식회사 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
US7281321B2 (en) 2005-04-28 2007-10-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having embedded capacitors using hybrid material and method of manufacturing the same
KR101939047B1 (ko) * 2017-12-26 2019-01-16 삼성전기 주식회사 안테나 모듈 및 듀얼밴드 안테나 장치
KR20190078548A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 안테나 모듈 및 안테나 장치

Also Published As

Publication number Publication date
US6889155B2 (en) 2005-05-03
CN1476633A (zh) 2004-02-18
US20040034489A1 (en) 2004-02-19
KR100917508B1 (ko) 2009-09-16
CN1333460C (zh) 2007-08-22
WO2003032386A1 (fr) 2003-04-17
US7366629B2 (en) 2008-04-29
US20050195891A1 (en) 2005-09-08
JP4318417B2 (ja) 2009-08-26
JP2003115557A (ja) 2003-04-18

Similar Documents

Publication Publication Date Title
KR100917508B1 (ko) 고주파 모듈 기판 장치
KR100862544B1 (ko) 고주파 모듈 장치
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
US7599190B2 (en) High-frequency module, and method of producing same
KR100971815B1 (ko) 고주파 모듈
KR100895208B1 (ko) 고주파 모듈 기판 장치
US20040130877A1 (en) Substrate for high-frequency module and high-frequency module
US7064630B2 (en) High-frequency module and its manufacturing method
JP2002280745A (ja) 高周波モジュール装置及びその製造方法
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee