JP4963538B2 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP4963538B2
JP4963538B2 JP2004239056A JP2004239056A JP4963538B2 JP 4963538 B2 JP4963538 B2 JP 4963538B2 JP 2004239056 A JP2004239056 A JP 2004239056A JP 2004239056 A JP2004239056 A JP 2004239056A JP 4963538 B2 JP4963538 B2 JP 4963538B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
wiring
semiconductor
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004239056A
Other languages
English (en)
Other versions
JP2006059943A (ja
Inventor
龍男 内田
朝雄 飯島
芳人 鈴木
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Aomori Support Center for Industrial Promotion
Original Assignee
Tohoku University NUC
Aomori Support Center for Industrial Promotion
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Aomori Support Center for Industrial Promotion filed Critical Tohoku University NUC
Priority to JP2004239056A priority Critical patent/JP4963538B2/ja
Publication of JP2006059943A publication Critical patent/JP2006059943A/ja
Application granted granted Critical
Publication of JP4963538B2 publication Critical patent/JP4963538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、集積回路装置、特に、集積回路体と、一方の主面に該集積回路の各電極に電気的に接続される端子部分を有し、他方の主面に他と電気的に接続される外部電極を成す電極を有する配線基板からなる集積回路装置に関する。
集積回路装置、例えば半導体集積回路装置として、モノリシックの半導体集積回路素子と、配線基板とを組み合わせたものがあり、その配線基板として、銅等の金属配線層の表面に形成した銅等からなる金属バンプを層間接続手段として用いることが本願出願人会社によって提案されている(例えば、特開2004−128230公報)。
その金属バンプを層間接続手段として用いる配線基板は、例えば、上記金属配線層上を金属バンプを除いて層間絶縁膜で覆い、該層間絶縁膜上に少なくとも一部が上記金属バンプの頂面に接続される配線層を形成したものである。
更には、その配線層に金属バンプを形成し、更にその配線層上に層間絶縁膜を形成し、該層間絶縁膜上に少なくとも一部がその金属バンプの頂面と接続された配線層を形成してより一層の多層化をしたものもあり、層数は種々あり、構造も多様である。
そして、半導体集積回路素子と、金属バンプを層間接続手段とする配線基板との組み立てについては、半導体集積回路素子を多数個一体に形成した半導体ウエハと、その半導体集積回路素子と同数の配線基板を一体に形成した配線基板集積体とを、電極・配線層間の接続により一体化し、その後、上記半導体ウエハ及び配線基板集積体をカットすることにより個々のモノリシック半導体集積回路素子とそれに対応する配線基板からなる半導体集積回路装置に分割するという方法も提案されている。
また、半導体集積回路装置として、最近注目されているのが、無線ICタグである。無線ICタグは、種々のモノに取り付けられてそのモノについての情報を無線で発信するもので、適宜な受信手段により無線ICタグからのそのモノについて送信された情報を読み取ることができる。
この無線ICタグは、商品販売、管理に非常に便利なバーコードの代わりになる可能性を持つに留まらず、モノのメーカーの倉庫からの流通、小売りの店頭に至る流通の各ポイントにおける流通管理や、工場の生産ラインでの製品の各工程における品質、生産管理等に用いられるほか、用途については無限の可能性を有する(「テクノロジーを知る vol.4 ICタグって何だ?」編者:荒川弘熈、著者:NTTデータ・ユピキタス研究会、発行:株式会社カットシステム 16頁〜17頁参照)。
無線ICタグは、基本的には、モノについての情報(アイディンティティ番号、機種、型番等)を記憶するメモリと、送信回路又は送受信回路と、送信アンテナ或いは送受信アンテナからなる。送受信回路は送信ができるのみならず、受信(外部からの送信)によりメモリへの書き込みが可能である。その場合、メモリは例えばRAM(ランダムアクセスメモリ)等書き込み或いは書き換えが可能である必要がある。送信回路を有するタイプのものは送信ができるのみであるので、ROM(リードオンリーメモリ)で良いが、後で書き込み、書き換えはできない。
なお、タイプによっては、電源再生(レクテナ)回路を備えたモノもある。電源再生回路は、電源再生用アンテナと整流回路とからなり、外部からの電波(例えば周波数2.45GHzの電波)を電源再生用アンテナで受信し、それを整流回路により整流して直流電圧を得て、それを送信回路或いは送受信回路及びメモリ用の電源電圧として用いるようにしたものである。
ところで、無線ICタグは、送信回路、メモリ等が必要なので、半導体集積回路素子により構成される場合が多い。そして、アンテナもその半導体集積回路素子内に、或いはその表面の配線層により形成される場合が多かった。
特開2004−128230公報 「テクノロジーを知る vol.4 ICタグって何だ?」編者:荒川弘熈、著者:NTTデータ・ユピキタス研究会、発行:株式会社カットシステム 16頁〜17頁参照)。
ところで、上述した特開2004−128230公報の技術によれば、半導体集積回路素子の電極の位置関係を、配線基板により変換するという技術が確立されていなかった。従って、半導体集積回路装置の高集積化に伴って、半導体集積回路装置を他の機器の例えばプリント配線板に接続して使用することが難しくなるという問題があった。
というのは、半導体集積回路素子の電極の配置密度に比較して、プリント配線板の電極、配線層の配置密度を高くすることが難しいからである。
また、上述した従来の無線ICタグの多くは、タグ内部回路が形成された半導体集積回路素子内に、或いはその表面の配線層により形成されていたので、タグ内部回路の無線ICタグ表面からの距離が短く、外部からのノイズ成分が侵入し易いという問題があった。
本発明はこのような問題点を解決すべく為されたものであり、外部からのノイズ侵入が少なく、且つ外部への不要輻射を低減することのできる無線ICタグ或いは液晶表示装置を成す集積回路装置を提供することを目的とする。
請求項1の集積回路装置は、集積回路体と、一方の主面において端子部分にて該集積回路体の各電極に電気的に接続され、他方の主面において外部電極にて他と電気的に接続される配線基板とを、上記集積回路体の上記各電極に上記配線基板の上記端子部分を接続することにより一体化したものを、2個、それぞれの上記配線基板の上記外部電極どうしを互いに接続することにより一体化してなり、二つある集積回路体の少なくとも一方は、自身を構成する基板の裏面に、該基板の表面の領域を裏側に電気的に引き出し他と電気的に接続される外部電極を有することを特徴とする。
尚、本願明細書において、集積回路体には、モノリシックの半導体集積回路素子、ハイブリットの半導体集積回路体、或いは、ガラス基板等の絶縁基板に回路、配線等を集積したもの、換言すれば各種基板上に集積回路を構成したもの総てが含まれうるものとする。
請求項1の集積回路装置によれば、集積回路体と配線基板を一体化したものを、2個互いにその配線基板の外部電極どうしを接続することにより一体化したので、より集積回路装置の形成密度の向上、多機能化を図ることができる。
尚、請求項1の集積回路装置と他との電気的接続は、二つある集積回路体の基板の表側の面に形成された領域を裏面側に引き出す外部電極にて行うことができる。
本発明は、基本的には、集積回路体と、一方の主面において端子部分にて該集積回路体の各電極に電気的に接続され、他方の主面において外部電極にて他と電気的に接続される配線基板とを、上記集積回路体の上記各電極に上記配線基板の上記端子部分を接続することにより一体化したものを、2個、それぞれの上記配線基板の上記外部電極どうしを互いに接続することにより一体化してなり、二つある集積回路体の少なくとも一方は、自身を構成する基板の裏面に、該基板の表面の領域を裏側に電気的に引き出し他と電気的に接続される外部電極を有するものであるが、そして、その製造は、半導体ウエハと配線基板集積体とを一体化する電極・配線層間接続をし、その後、半導体ウエハ及び配線基板集積体をカットすることにより分割するという方法で行うとより製造効率を高めることができる。
以下、本発明を図示実施例に従って詳細に説明する。
図1(A)〜(C)は本発明集積回路装置の第1の実施例を示すもので、(A)は一部を示す断面図、(B)は半導体集積回路装置(特許請求の範囲における集積回路装置に相当する。)のモノリシック半導体集積回路素子(特許請求の範囲における集積回路体に相当する)を示す平面図、(C)は配線基板の平面図である。
図面において、2は半導体集積回路装置で、モノリシック半導体集積回路素子4と、配線基板6からなる。
8はモノリシック半導体集積回路素子4のシリコン半導体基板で、その表面部に深さ数μm〜0.数μm程度の各種半導体領域が設けられており、10はその一つであり、該シリコン半導体基板8内における一つの電極を成す。尚、該電極を成す該半導体領域10以外の半導体領域の図示は便宜上省略した。
12はフィールド絶縁膜、14は層間絶縁膜、16は電極取り出し用開口、18は例えばアルミニウム或いは銅等からなる配線層で、図1上の配線層18は上記開口16を通じてシリコン半導体基板8内における上記半導体領域10による一つの電極を導出する役割を果たしている。
20はパシベーション膜で、半導体集積回路素子4の表面部を略全体的に覆って保護する。24は該パシベーション膜20に形成された電極形成孔、26はニッケル或いは金等のメッキ膜、27は該メッキ膜26上に形成された半導体集積回路素子4の電極で、例えば半田バンプからなる。
本実施例においては、この電極28、28、・・・は図1(B)に示すように、矩形状の半導体集積回路素子4の表面の周辺部近傍に配設されている。
上記配線基板6は、本実施例では、三層配線構造を有する。42は樹脂からなる層間絶縁膜40一方の面上に形成された電極配線層で、配線基板6の最上面の配線層を成している。例えば銅からなり、上面には、例えば半田からなる外部電極が形成されており、下面は、上記金属バンプ38と接続されている。
該金属バンプ38の形成は、例えば金属膜を下地とする選択的メッキ法により形成しても良いし、例えば銅、ニッケル、銅の三層金属板を用意し、一方の銅層を選択的にエッチングすることにより金属バンプを形成し、その後、その金属バンプをマスクとして中間のニッケル層をエッチングするという方法で形成するようにしても良い。
36はバンプ頂面接続配線層で、上記層間絶縁膜40の他方の面上に形成され、その一部が上記金属バンプ38の頂面に接続されている。
34は例えば樹脂からなる層間絶縁膜で、該層間絶縁膜34は上記バンプ頂面接続配線層36に底面にて接続された銅からなる金属バンプ32にて貫通されている。この金属バンプ32も上記金属バンプ38と同様の方法で形成することができる。そして、該金属バンプ32の頂面部が配線基板6の端子部分30とされている。この端子部分30は金属バンプ32の頂部そのものであっても良いが、接続性を良好にするために形成したニッケル、金等の金属層で構成するようにしても良い。本実施例では、この端子部分30を接続性を良好にするために形成した金属層で構成することとしている。
この配線基板6と、モノリシック半導体集積回路素子4とは、上記金属バンプ32の端子部分30とそれに対応する電極28とを位置合せし、加熱、加圧することにより、各端子部分30とそれに対応する各電極28とを接続すると共に、上記層間絶縁膜34を構成する樹脂をその加えられた熱により配線基板6・モノリシック半導体集積回路素子4間に充填されたように介在させ、保護させる。34aは層間絶縁膜34から配線基板6・モノリシック半導体集積回路素子4間に充填されるように拡がった部分である。
尚、便宜上、配線基板6のモノリシック半導体集積回路素子4との一体化前における層間絶縁膜34の状態を明確にするために、図1では、その一体化前における層間絶縁膜34の下面(層間絶縁膜34と34aとの境界部分)を破線で示した。
このような半導体集積回路装置2においては、上記の例えば半田からなる電極44は、配線基板6の配線層42、金属バンプ38、バンプ頂面接続配線層36、金属バンプ32、端子部分30、電極28、メッキ膜26及び配線層18を介してシリコン半導体基板8内における上記半導体領域10による上記一つの電極と接続されている。
この半導体集積回路装置2においては、半導体集積回路素子4の電極28、28、・・・は図1(B)に示すように、周辺部に配設されているが、その電極28、28、・・・の平面的位置関係は、配線基板6によって、図2(C)に示す電極44、44、・・・の平面的位置関係に、換言すればボールグリッドアレイ状に変換されている。
このような半導体集積回路装置2によれば、半導体集積回路素子4の各電極28、28、・・・の配置ピッチが狭くても、その各電極28、28、・・・の平面的位置関係を配線基板6によって変換することによって電極44、44、・・・の配置ピッチ、配置間隔を広くすることができ、配置間隔の広い他(例えばプリント配線板)と接続できるようにすることができる。
尚、配線基板6の製造方法、構造には種々のものがあり、金属バンプ32、38を層間接続手段として用いるものである限り、どのような製造方法、構造であっても良い。
図2(A)〜(C)は図1に示した半導体集積回路装置2の製造方法を、細部を捨象して模式的に工程順に示す断面図である。
(A)先ず、図2(A)に示すように、半導体集積回路素子4が複数個4、4、・・・一体に形成された半導体ウエハ54と、配線基板6が複数個(半導体集積回路素子の数と略同じ)6、6、・・・一体に形成された配線基板集合体56とを用意する。
54a、54a、・・・は半導体ウエハ54のペレタイズのためのカット代(しろ)、56a、56a、・・・は配線基板集合体56のペレタイズのためのカット代である。また、28、28、・・・は各半導体集積回路素子4、4、・・・の電極、30、30、・・・は配線基板6、6、・・・の端子部分、44、44、・・・は各配線基板6、6、・・・の最上面の電極であり、各半導体集積回路装置2、2、・・・の外部端子として、他[半導体集積回路装置2自身以外のもの、例えばプリント配線板(図示しない)]と接続される。
(B)次に、上記半導体ウエハ54と配線基板集合体56とを、図2(B)に示すように、各電極28、28、・・・と、それに対応する端子部分30、30、・・・とを互いに接続することにより一体化する。
(C)次に、図2(C)に示すように、一体化された上記半導体ウエハ54及び配線基板集合体56に対して、カッター58によってカッティングすることにより、半導体集積回路素子4と配線基板6からなる個々の半導体集積回路装置2に分割する(ペレタイズ)する。
このような半導体集積回路装置2の製造方法によれば、個々のモノリシック半導体集積回路素子と個々の配線基板とをその各電極と各端子部分との接続することにより一体化する場合に比較して、位置合わせ作業工数を顕著に低減することができ、延いては半導体集積回路装置の製造効率を顕著にて低減することができる。
図3(A)、(B)及び図4(A)、(B)は本発明集積回路装置の第2の実施例(無線ICタグ)を示すもので、図3(A)は断面図、(B)はバンプ頂面接続配線層と、それと同層のシールド配線層を示す平面図、図4(A)は斜視図、(B)は回路構成を示す回路ブロック図である。
図面において、102は半導体集積回路装置(特許請求の範囲における集積回路装置に相当する)で、モノリシック半導体集積回路素子(特許請求の範囲における集積回路体に相当する)104と、配線基板106からなる。
108はモノリシック半導体集積回路素子104のシリコン半導体基板で、その表面部に深さ数μm〜0.数μm程度の各種半導体領域が設けられており、110はその一つである。尚、該電極を成す該半導体領域10以外の半導体領域の図示は便宜上省略した。このモノリシック半導体集積回路素子104には、例えば、図4(B)に示すようなタグ用内部回路が設けられている。その説明は後述する。
112はフィールド絶縁膜、114は層間絶縁膜、116は電極取り出し用開口、118は例えばアルミニウム或いは銅等からなる配線層で、図3上の配線層118は上記開口116を通じてシリコン半導体基板108内のタグ用内部回路の上記半導体領域110によるアンテナ接続用の電極を導出する役割を果たしている。
120はパシベーション膜で、半導体集積回路素子104の表面部を略全体的に覆って保護する。124は該パシベーション膜120に形成された電極形成孔、126はニッケル或いは金等のメッキ膜、128は該メッキ膜126上に形成された半導体集積回路素子104の電極で、例えば半田バンプからなる。
上記配線基板106は、本実施例では、三層配線構造を有する。
140は例えば樹脂からなる層間絶縁膜で、その一方の主面にはアンテナANTを構成する配線層142、142が形成されている。アンテナANTは、本実施例においては図4(A)に示すように、2つ(ANT1、2)ある。尚、配線層142によって、アンテナ以外に送受信周波数調整用等のための受動素子(容量素子、誘導素子、抵抗素子等)が形成される場合がある。本実施例では、アンテナANTのみ形成されている。
138は上記配線層142、142の一部を下地とする該金属バンプで、上記層間絶縁膜140を貫通するように形成されている。該金属バンプ138は例えば第1の実施例の金属バンプ38、32と同様の方法で形成することができる。
136a、136b、136eは該層間絶縁膜140の他方の面に形成された配線膜で、そのうちの配線膜136a、136bはアンテナANTを成す配線膜142、142と接続された金属バンプ138、138の頂面に接続されている。
136eはシールド配線層で、上記配線層136a、136bとは同層であり、図3(B)に示すように、該バンプ頂面接続配線層136a、136bが存在する部分を除けば略全面的に形成されている。上記半導体集積回路素子104内のタグ用内部回路と外部とを電磁的に遮蔽する静電シールド効果をより強めるためである。
尚、本実施例では、シールド配線層136eが、配線層136a、136bが存在する部分を除けば略全面的に(いわゆるベタ的に)形成されているが、必ずしもそれには限定されず、例えばメッシュ状であっても良い。その場合、メッシュを構成する各開口がギガヘルツ(GHz)の高周波信号を阻む小ささ(例えば信号の波長の4分の1以下)であることが好ましい。
132、132は上記配線層136a、136bを下地として形成された例えば銅等からなる金属バンプで、層間接続手段を成す。該金属バンプ132は金属バンプ32、38、138等と同様に選択的メッキにより形成するようにしても良いし、三層金属板を用いて選択的エッチング法により形成しても良い。134は例えば樹脂からなる層間絶縁膜で、該金属バンプ132によって貫通されるように形成されている。
130は該金属バンプ132の頂部に形成された端子部分であり、金属バンプ132の頂部そのものを端子部分130としても良いが、金属バンプ132の頂面に半導体集積回路素子104の電極との接続性を良好にするための金属層、例えばニッケル、金等からなる層を形成し、その金属層を以て端子部分130とするようにしても良い。
尚、シールド配線層136eは少なくとも一箇所にて金属バンプ132等を介して半導体集積回路素子104のタグ用内部回路のアース側に電気的に接続される。
この配線基板106と、モノリシック半導体集積回路素子104とは、上記金属バンプ132の端子部分130とそれに対応する電極128とを位置合せし、加熱、加圧することにより、各端子部分130とそれに対応する各電極128とを接続すると共に、上記層間絶縁膜134を構成する樹脂をその加えられた熱により配線基板106・モノリシック半導体集積回路素子104間に充填されたように介在させ、保護させる。134aは層間絶縁膜134から配線基板106・モノリシック半導体集積回路素子104間に充填されるように拡がった部分である。
尚、便宜上、配線基板106のモノリシック半導体集積回路素子104との一体化前における層間絶縁膜134の状態を明確にするために、図3では、その一体化前における層間絶縁膜134の下面(層間絶縁膜134と134aとの境界部分)を破線で示した。
図4に示すANT1は送受信用アンテナであり、外部から無線で半導体集積回路装置102のタグ用内部回路に情報を書き込むためと、半導体集積回路装置102のタグ用内部回路から無線で外部に情報を読み出すためのアンテナである。ANT2は電源再生用アンテナであり、外部からの無線の信号を受信する。この受信した信号(例えば2.45GHzの高周波信号)は電源再生回路に送られ、整流されて書き込み、読み出し動作を可能にする電源電圧として用いられる。
尚、一つのアンテナを送受信及び電源再生の両方に使用しても良い。しかし、送受信に最も適切な特性と、電源再生に最も適切な特性とが完全に一致するとは限らず、微妙に違う場合が多い。そこで、本実施例2においては、一つのアンテナANT1を送受信に最適な特性につくり、他のアンテナANT2を電源再生に最適な特性につくるようにするのである。
次に、図4を参照して半導体集積回路素子104のタグ用内部回路を説明する。250は送受信部で、アンテナANT1を通じて受信したところの情報で変調された高周波信号(例えば2.45GHz)を復調し、次に述べるメモリ(252)に復調した情報を書き込み、また、該メモリ(252)から情報を読み出して変調してアンテナANT1へ送る。
252はメモリで、本実施例においては書込、書換可能なタイプのものである。尚、モノに取り付ける前に既に情報を書き込んでおくタイプの無線ICタグの場合、メモリはROM(リードオンリーメモリ)タイプで良く、また、送受信部250に代えて受信のみを行う受信部を設けることとして良い。
254は整流部で、アンテナANT2で受信した高周波信号(例えば2.45GHz)を整流して直流電圧をつくる。この直流電圧は送受信部250によるメモリ252への書き込み、読み出しの動作に必要な電源電圧(電源再生電圧)として用いられる。
本実施例によれば、多層配線構造を有し、アンテナ配線層144からなるアンテナANT1、2が形成された配線基板106が、タグ用内部回路を有するモノリシックの半導体集積回路素子104の表面に形成されているので、モノリシックの半導体集積回路素子104のタグ用内部回路を配線基板106により覆ってノイズの侵入を防止することが可能となる。
しかも、配線基板106が、前記層間絶縁膜134上のバンプ頂面接続配線層136a、136bと同層であって、前記半導体集積回路素子104を他から静電シールドするシールド配線層136eを有するので、該シールド配線層136eによって半導体集積回路素子104のタグ用内部回路のタグ用内部回路を他と静電的(電磁的)に分離することができ、外部からのタグ用内部回路への侵入、タグ用内部回路からの外部への不要輻射を、共に有効且つ確実に防止することができる。
依って、半導体集積回路装置102の耐ノイズ性をより顕著に高めることができる。
図5(A)〜(C)は図3に示した半導体集積回路装置102の製造方法を、細部を捨象して模式的に工程順に示す断面図である。
(A)先ず、図5(A)に示すように、半導体集積回路素子104が複数個104、104、・・・一体に形成された半導体ウエハ154と、配線基板106が複数個(半導体集積回路素子の数と略同じ)106、106、・・・一体に形成された配線基板集合体156とを用意する。
154a、154a、・・・は半導体ウエハ154のペレタイズのためのカット代(しろ)、156a、156a、・・・は配線基板集合体156のペレタイズのためのカット代である。また、128、128、・・・は各半導体集積回路素子104、104、・・・の電極、130、130、・・・は配線基板106、106、・・・の端子部分、144、144、・・・は各配線基板106、106、・・・の最上面の配線層であり、アンテナANT1、2を構成する。
(B)次に、上記半導体ウエハ154と配線基板集合体156とを、図5(B)に示すように、各電極128、128、・・・と、それに対応する端子部分130、130、・・・とを互いに接続することにより一体化する。
(C)次に、図5(C)に示すように、一体化された上記半導体ウエハ154及び配線基板集合体156に対して、カッター158によってカッティングすることにより、半導体集積回路素子104と配線基板106からなる個々の半導体集積回路装置102に、即ち個々の無線ICタグに分割する(ペレタイズ)する。
このような半導体集積回路装置102の製造方法によれば、個々のモノリシック半導体集積回路素子と個々の配線基板とをその各電極と各端子部分との接続することにより一体化する場合に比較して、位置合わせ作業工数を顕著に低減することができ、延いては半導体集積回路装置102の製造効率を顕著にて低減することができる。
図6は本発明集積回路装置の第3の実施例を示す断面図である。
本実施例は、一つの半導体集積回路装置(特許請求の範囲における集積回路体に相当する)102aと、別の半導体集積回路装置(特許請求の範囲における集積回路体に相当する)102bとを組み付けて一体化したものである。
一方の半導体集積回路装置、例えば102bは、タグ用内部回路が形成された半導体集積回路素子104b(半導体基板表面部の半導体領域の図示、説明は省略する。)とアンテナを成すアンテナ配線層142等が形成されたところの金属バンプを層間接続手段とする多層の配線基板106bを一体化したものであるが、その半導体集積回路装置102bに組み付けられる半導体集積回路装置102aは、上記タグ用内部回路とは別の回路が形成された半導体集積回路素子104aと、アンテナとは別の配線層が形成され、金属バンプを層間接続手段として用いた別の多層の配線基板106aとを組み合わせてなる。
200、200、・・・は上記半導体集積回路装置102aの半導体集積回路素子104a(半導体基板表面部の半導体領域の図示、説明は省略する。)の半導体基板108aの裏面側に形成された外部電極である。この外部電極は、該半導体基板108aの表面に形成された電子回路を構成する半導体領域を電気的に裏面に取り出すもので、その詳細は後で図7を参照して説明する。
そして、配線基板102aと配線基板102bの表面の配線膜どうしを例えば半田バンプ150等の接続手段を介して接続することにより一体化されている。従って、この第3の実施例は、上から順に半導体集積回路素子104a・配線基板106a・配線基板106b・半導体集積回路素子104bと配置された構造となっている。
図7は本発明集積回路装置の上記第3の実施例の半導体集積回路素子104aの一部を示す断面図であり、半導体基板(例えばシリコン半導体基板、化合物半導体基板等)108aの表面側の半導体領域を電気的に裏面の外部電極200に引き出す手段の一例を示す。108aは上記半導体集積回路素子104aの半導体基板、108pは該半導体基板104aの表面、即ち、内部回路を構成する各種半導体領域が形成される側の面、152は該表面108pに形成された一つの半導体領域で、これが裏側の電極200に引き出されるのである。154は半導体基板108aの表面108pに形成された絶縁膜、155は該絶縁膜154に形成された開口、156は該絶縁膜154上に形成された配線膜、158は上記半導体基板108aにそれを貫通するように形成された貫通孔である。該貫通孔158は例えばレーザー光を用いた加工、或いは選択的エッチングにより形成される。該貫通孔158には導電材料、例えば銅或いは半田等が充填されており、該導電材料が貫通ビア160を構成する。
162は半導体基板108aの裏面108q上を覆う絶縁膜、164は該絶縁膜162に形成された開口で、上記貫通ビア160を露出させる。200は上記外部電極で、その貫通ビア160上に金属層168を介して形成されており、例えば半田からなる。
このような第3の実施例によれば、アンテナANT及びタグ用内部回路を一部として有する高集積度の半導体集積回路装置を提供でき、他とはその外部電極200にて電気的に接続することができる。
図8は本発明集積回路装置の第4の実施例の回路構成図である。
本実施例は、第1〜第3の実施例の半導体集積回路素子に代えて液晶表示パネルを用い、その液晶表示パネルのコントローラに入力する入力信号を、配線基板に形成されたアンテナ配線層からなるアンテナ及び受信回路越しに供給するようにしたものである。
300はTFT(薄膜トランジスタ)型の液晶表示パネル、302は該液晶表示パネル300の一部を占有する有効表示領域で、該領域300内に液晶による画素を駆動する画素電極304が縦横に(マトリックス状に)配設されている。306は該ディスプレイを制御するためのコントローラ、308はゲートドライバで、該有効表示領域302内を図8における横方向(左右方向)に延び互いに等間隔で縦方向(上下方向に)離間して配置された各ゲート線1、2、3、・・・を、上記コントローラ306により制御されて駆動する。310はソースドライバで、上記コントローラ306により制御され、上記有効表示領域302内を図8における縦方向(上下方向)に延び、互いに等間隔で横方向(左右方向)に離間して配置された上記ソース線1、2、3、・・・に所定の順序で信号電圧を供給するものであり、水平走査と信号電圧の供給を兼ねている。311は基準電源回路で、ソースドライバ310に対して、画素を表示状態にするために必要な電源電圧を画素電極304へ供給する。
TFTは各ゲート線と各ソース線の各交点に対応して配置された薄膜トランジスタで、ゲート電極に上記ゲート線が接続され、ゲートドライバ308からの垂直走査用の電圧を受ける。そして、ソースがソース線に、ドレインが画素を成す上記画素電極304に接続されている。そして、ゲート電極に垂直走査用の電圧を受け、且つソースにドライバ310からの駆動信号電圧を受けた薄膜トランジスタTFTがその駆動信号電圧を増幅して画素電極304に伝達し、その画素を表示状態にする。尚、液晶表示素子の液晶の一方の面には画素電極304が多数マトリックス状に配置され、他方の面には有効表示領域302を略全面的に占有する図示しない共通電極が配置され、液晶の各画素電極304と共通電極との間の部分が画素となり、駆動信号電圧を受けたとき表示状態となる。311は基準電源回路で、電源電圧を発生する。
312は入力信号受信回路で、次に述べる配線基板314のアンテナ配線層(図示しない)からなるアンテナを通じて入力された入力信号を受信し、その入力信号を上記コントローラ306へ送出する。また、電源電圧発生用の入力信号も別のアンテナ配線層(図示しない)からなるアンテナを通じて受信し、それを基準電源回路311に送出する。
上述した有効表示領域302、コントローラ306、ゲートドライバー308、ソースドライバ310及び基準電源回路311並びに入力信号受信回路312は、液晶表示パネル300に形成されている。
314は配線基板で、図4(A)に示す配線基板106と同様に二つのアンテナを有し、その構造は配線基板106と略同様である。そして、配線基板106が半導体集積回路装置102に接続され、積層一体化されると同様に、配線基板314は液晶表示パネル300に積層一体化される。
従って、本実施例の機械的構造は図示しない。
このような本実施例によれば、無線送信により入力信号を与えることができる液晶表示装置を供給することができ、本発明は半導体集積回路装置のみならず、液晶表示装置にも適用することができる。
このように、本発明は種々の形態で実施することができる。
本発明は、集積回路装置、特に、集積回路体と、一方の主面に該集積回路の各電極に電気的に接続される端子部分を有し、他方の主面に他と電気的に接続される外部電極を成す電極を有する配線基板からなる集積回路装置一般に利用可能性がある。
更に、液晶表示装置にも利用可能性が有り、利用可能性のある技術的範囲は極めて広い。
(A)〜(C)は本発明集積回路装置の第1の実施例を示すもので、(A)は一部を示す断面図、(B)は集積回路装置のモノリシック半導体集積回路素子からなる集積回路体を示す平面図、(C)は配線基板の平面図である。 (A)〜(C)は図1に示した集積回路装置の製造方法を、細部を捨象して模式的に工程順に示す断面図である。 (A)、(B)は本発明集積回路装置の第2の実施例(無線ICタグ)を示すもので、(A)は断面図、(B)はバンプ頂面接続配線層と、それと同層のシールド配線層を示す平面図である。 (A)、(B)は上記第2の実施例を示すもので、(A)は斜視図、(B)は回路構成を示す回路ブロック図である。 (A)〜(C)は図3に示した集積回路装置の製造方法を、細部を捨象して模式的に工程順に示す断面図である。 本発明集積回路装置の第3の実施例(無線ICタグ)を示す断面図である。 上記第3の実施例(無線ICタグ)を構成する集積回路体における表面側の領域の裏面の外部電極への引き出しを示す断面図である。 図8は本発明集積回路装置の第4の実施例の回路構成の概略を示す回路構成図である。
2・・・集積回路装置(半導体集積回路装置)、
4・・・集積回路体(半導体集積回路素子)、
6・・・配線基板、10・・・半導体基板内における電極を成す半導体領域、
28・・・集積回路体(半導体集積回路素子)の電極、30・・・端子部分、
32・・・金属バンプ、34・・・層間絶縁膜、
36・・・バンプ頂面接続配線層、38・・・金属バンプ、
40・・・層間絶縁膜、42・・・電極配線層、44・・・電極、
102・・・集積回路装置(無線ICタグ)、
104・・・集積回路体(半導体集積回路素子)、106・・・配線基板、
110・・・半導体領域、128・・・半導体集積回路素子の電極、
130・・・端子部分、132・・・金属バンプ、134・・・層間絶縁膜、
136a、136b・・・バンプ頂面接続配線層、
136e・・・シールド配線層、138・・・アンテナ接続用金属バンプ、
140・・・層間絶縁膜、142・・・最上面配線層(アンテナ)、
200・・・外部電極、252、254、256・・・タグ用内部回路、
300・・・集積回路体(液晶表示パネル)
ANT1、ANT2・・・アンテナ。

Claims (1)

  1. 集積回路体と、一方の主面において端子部分にて該集積回路体の各電極に電気的に接続され、他方の主面において外部電極にて他と電気的に接続される配線基板とを、上記集積回路体の上記各電極に上記配線基板の上記端子部分を接続することにより一体化したものを、2個、それぞれの上記配線基板の上記外部電極どうしを互いに接続することにより一体化してなり、
    二つある集積回路体の少なくとも一方は、自身を構成する基板の裏面に、該基板の表面の領域を裏側に電気的に引き出し他と電気的に接続される外部電極を有する
    ことを特徴とする集積回路装置。
JP2004239056A 2004-08-19 2004-08-19 集積回路装置 Expired - Fee Related JP4963538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239056A JP4963538B2 (ja) 2004-08-19 2004-08-19 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239056A JP4963538B2 (ja) 2004-08-19 2004-08-19 集積回路装置

Publications (2)

Publication Number Publication Date
JP2006059943A JP2006059943A (ja) 2006-03-02
JP4963538B2 true JP4963538B2 (ja) 2012-06-27

Family

ID=36107175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239056A Expired - Fee Related JP4963538B2 (ja) 2004-08-19 2004-08-19 集積回路装置

Country Status (1)

Country Link
JP (1) JP4963538B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150549A (ja) * 1998-11-11 2000-05-30 Ricoh Co Ltd 半導体装置の製造方法
JP3557130B2 (ja) * 1999-07-14 2004-08-25 新光電気工業株式会社 半導体装置の製造方法
JP2001301921A (ja) * 2000-04-18 2001-10-31 Tomiyuki Imai 物品管理装置
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2003046238A (ja) * 2001-07-26 2003-02-14 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2004207262A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 薄膜多層回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2006059943A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
US6606247B2 (en) Multi-feature-size electronic structures
US6864435B2 (en) Electrical contacts for flexible displays
US6665044B1 (en) Apparatuses and methods for forming electronic assemblies
US6559531B1 (en) Face to face chips
JP4557186B2 (ja) 無線icデバイスとその製造方法
US10325855B2 (en) Backside drill embedded die substrate
US8648477B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
CN108878482B (zh) 一种显示面板及电子装置
US9929083B2 (en) Semiconductor packages and package modules using the same
KR102539031B1 (ko) 표시 장치
CN105789225A (zh) 阵列基板母板及其制作方法、显示装置及其制作方法
US20120056337A1 (en) Rfic chip mounting structure
US20220231109A1 (en) Displaying substrate and displaying device
US7379307B2 (en) Wiring board and method for manufacturing the same, and semiconductor device
KR20180124052A (ko) 칩 카드들 및 칩 카드 안테나 지지체들의 제조 방법들
EP3979327A1 (en) Electronic device and manufacturing method therefor
JP4963538B2 (ja) 集積回路装置
KR101961529B1 (ko) 유전체 필름 없는 전자 모듈 및 그 제조 방법
CN113380846B (zh) 微发光二极管显示面板及其制备方法、显示装置
CN214588854U (zh) 一种显示基板及显示装置
CN113451358A (zh) 显示面板及显示装置
CN117794286A (zh) 显示装置和制造显示装置的方法
JP2003051579A (ja) 電子機器の製造方法および加工システム
CN117119846A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees