JP2002261446A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法

Info

Publication number
JP2002261446A
JP2002261446A JP2001055329A JP2001055329A JP2002261446A JP 2002261446 A JP2002261446 A JP 2002261446A JP 2001055329 A JP2001055329 A JP 2001055329A JP 2001055329 A JP2001055329 A JP 2001055329A JP 2002261446 A JP2002261446 A JP 2002261446A
Authority
JP
Japan
Prior art keywords
circuit board
insulating layers
firing shrinkage
different
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001055329A
Other languages
English (en)
Other versions
JP4416342B2 (ja
Inventor
Seiichiro Hirahara
誠一郎 平原
Tatsuji Furuse
辰治 古瀬
Hideji Nakazawa
秀司 中澤
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001055329A priority Critical patent/JP4416342B2/ja
Publication of JP2002261446A publication Critical patent/JP2002261446A/ja
Application granted granted Critical
Publication of JP4416342B2 publication Critical patent/JP4416342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】焼成収縮挙動が異なる絶縁層が積層され、その
絶縁層の界面に導体層が形成された回路基板において界
面付近での剥離やクラックの発生を防止する。 【解決手段】焼成収縮開始温度が異なる2種以上のセラ
ミック絶縁層1a、1gとセラミック絶縁層1b〜1f
を積層してなる絶縁基板1を具備するセラミック回路基
板10において、焼成収縮挙動が異なる2つの絶縁層1
a,1bおよび1f,1gが接する界面に導体層3a,
3bが配設されており、該界面内に形成された導体層3
a,3bの総面積を絶縁層界面の全面積の70%以下と
し、焼成収縮挙動が異なる絶縁層が接する界面を2箇所
以上設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、内部導体層を具備
する回路基板において、平面方向での焼成収縮を抑制す
るとともに、焼成に伴うクラックの発生を防止した回路
基板とその製造方法に関する。
【0002】
【従来技術】従来、強度の弱い絶縁層を強度の強い絶縁
層で補強するためや回路基板の中に容量値の高いキャパ
シタを内蔵するために、絶縁層と、この絶縁層とは異な
る材料からなる異種材料絶縁層を積層した回路基板が知
られている(例えば、特開昭59−194493号公報
参照)。
【0003】また、25th INTERNEPCON
JAPAN’96 electrotest’ 96
Conference and Exhibition
Japan CONNECTOR JZPAN’96
SEMINAR R8の活発化する高周波部品の動向
「移動体通信機器用セラミック多層機能基板」、あるい
はElectronic Monthly 1996.
8 「多層セラミック基板の新しい展開」においては、
異種材料を同時に焼成して一体化する回路基板が記載さ
れている。
【0004】これらの文献には、比誘電率6.1、5G
HzでのQ値が300のBaO−Al23−SiO2
組成物からなる第1絶縁層と、比誘電率1500、誘電
損失2.5%の高誘電率のBaTiO3系誘電体材料と
BaO−CaO−B23−SiO2系ガラスからなる第
2絶縁層材料とを同時焼成した基板や、比誘電率7.1
MHzでのQ値が1700程度のSr系ガラスとAl2
3からなる第1絶縁層と、比誘電率10000、誘電
損失0.5%の鉛系ペロブスカイト型誘電体材料からな
る第2絶縁層材料とを同時焼成した基板が開示されてい
る。
【0005】そして、これらの文献には、異種材料から
なる絶縁層を同時焼成によって一体化する為の必要条件
として、異種材料同士の焼成収縮挙動が一致することが
重要であると記載されている。
【0006】一方、近年においては、回路基板の低コス
ト化や、回路基板上に形成された電極の寸法精度向上の
ため、焼成時のx−y方向における回路基板の収縮率を
小さくすることが要求されており、上記従来の回路基板
では、この要求を達成することができなかった。
【0007】このような要求を満足するため、近年で
は、未焼成のセラミック絶縁層の積層体に対して、Al
23焼結板を介して加圧しながら焼成して厚み方向への
焼成収縮を増大させる加圧焼成法や、積層体の表面に、
該積層体の焼成温度では焼結しない未焼成セラミック板
を接着して焼成することによって積層体の収縮を未焼成
セラミック板によって拘束し、厚み方向にのみ収縮させ
た後、未焼成セラミック板を削り取る方法(第2554
415等)が開発されている。
【0008】
【発明が解決しようとする課題】しかしながら、前者の
加圧焼成法では、反りのないAl23焼結板が必要であ
るとともに特殊な加圧手段が必要であった。また、未焼
成セラミック板によって拘束する方法では、焼成終了後
に未焼成セラミック板を削り取る必要があるために製造
工数が増える、という問題があった。
【0009】そこで、特開平2001−15875号に
は、焼成収縮開始温度の異なる2種のセラミック成形体
を積層して同時焼成することによって焼成の収縮による
寸法変化を抑制することが提案されている。
【0010】しかしながら、かかる構造の回路基板にお
いては、焼成収縮挙動が異なる絶縁層間に配設される導
体層のパターンによっては界面付近が剥離したり、界面
付近の絶縁層にクラックが生じるなどの問題があった。
特に、異種材料を積層した回路基板においては、一方の
セラミック材料を高誘電率系セラミックスによって構成
することが多いが、この場合、この高誘電率をコンデン
サとして機能させるために、高誘電率層の両側、即ち、
低誘電率層との界面に、面積の大きい電極を形成した場
合にその傾向が顕著であった。
【0011】本発明は、このような事情に鑑みて案出さ
れたものであり、その目的は、焼成収縮挙動が異なる絶
縁層が積層され、その絶縁層の界面に導体層が形成され
た回路基板において、界面付近での剥離やクラックの発
生を防止することのできる回路基板とその製造方法を提
供することにある。
【0012】
【課題を解決するための手段】本発明者らは、上記の課
題に対して検討を重ねた結果、焼結挙動が異なる2つの
絶縁層間の界面に導体層を形成する場合、その導体層の
総面積を所定の比率以下に小さくすることによって、ク
ラックや剥離の発生を防止することができることを見い
だし本発明に至った。
【0013】即ち、本発明の回路基板は、焼成収縮挙動
が異なる2種以上のセラミック絶縁層を積層してなる絶
縁基板と、該絶縁基板の前記焼成収縮挙動が異なる2つ
の絶縁層の界面に導体層を形成してなるセラミック回路
基板において、前記焼成収縮挙動が異なる2つの絶縁層
が接する界面に導体層を具備してなり、該界面の導体層
の総面積が、絶縁層の界面全面積の70%以下であるこ
とを特徴とするものである。
【0014】また、本発明の回路基板の製造方法によれ
ば、焼成収縮挙動が異なる2種以上の未焼成のセラミッ
ク絶縁層の界面に、導電性ペーストを塗布してなる内部
導体層を形成した積層体を作製した後、該積層体の平面
方向の収縮を抑制しながら焼成する回路基板の製造方法
において、前記界面内に形成された内部導体層の総面積
が、界面全面積の70%以下であることを特徴とするも
のである。
【0015】なお、本発明においては、上記焼成収縮挙
動が異なる2種以上のセラミック絶縁層の焼成収縮開始
温度が異なること、また、焼成収縮挙動が異なる絶縁層
が接する界面が2箇所以上存在することが互いの絶縁層
の焼成収縮を抑制する上で望ましい。また、界面内に形
成された内部導体層の厚みは、30μm以下であること
がクラックや剥離の発生を抑える上で望ましい。
【0016】また、本発明の配線基板は、焼成収縮挙動
が異なる2種のセラミック絶縁層の比誘電率が異なり、
高誘電率のセラミック絶縁層の両側に電極導体層を形成
してコンデンサとして機能させてなることを特徴とする
ものである。
【0017】
【発明の実施の形態】図1は、本発明による回路基板の
一例の概略断面図を示すもので、図1において、回路基
板10は、セラミック絶縁層1a〜1gが積層されたセ
ラミック絶縁基板1と、絶縁基板1の表裏面に形成され
た表面導体層2、基板1の内部に形成された内部導体層
3、導体層間を接続するためのビアホール導体4を有す
る。
【0018】セラミック絶縁基板1は、焼成収縮挙動が
異なる2種以上のセラミック絶縁層によって形成され
て、この図1の回路基板では、絶縁層1a〜1gのう
ち、絶縁層1a,1gが、他の絶縁層1b〜1fと収縮
開始温度が異なるセラミック材料から形成されている。
【0019】さらに具体的には、上記絶縁層1a,1g
と、絶縁層1b〜1fとは、収縮開始温度が異なり、絶
縁層1a,1gは、収縮開始温度が低いセラミック材料
によって形成され、また他の絶縁層1b〜1fは収縮開
始温度が高いセラミック材料によって形成されている。
【0020】また、上記図1の回路基板においては、絶
縁層1a、1gは、他の絶縁層1a、1b、1d,1e
よりも高誘電率を有し、その絶縁層1a、1gと他の絶
縁層1b、1dとの界面には、絶縁層1a、1gから所
定の静電容量を取り出すための一対の電極導体層5が形
成されている。
【0021】また、本発明の上記の回路基板10は、焼
成収縮挙動が異なる、特に焼成収縮開始温度が異なる2
種以上のセラミック絶縁層1a〜1gの積層構造によっ
て、焼成収縮開始温度が低温側のセラミック絶縁層1
a、1gが焼結収縮する時、未収縮の高温側のセラミッ
ク絶縁層1b〜1fが平面方向の収縮を抑制し、高温側
のセラミック絶縁層1b〜1fが焼成収縮する時、焼成
によって収縮が完了した低温側のセラミック絶縁層1
a、1gによって平面方向の収縮が抑制される結果、回
路基板全体として平面方向の収縮が抑制された高寸法精
度の回路基板が得られる。
【0022】このような回路基板10において、本発明
によれば、焼成収縮挙動が異なる2種のセラミック絶縁
層の界面、即ち、絶縁層1aと絶縁層1bとの界面に存
在する導体層3a、絶縁層1gと絶縁層1fとの界面に
存在する導体層3bが、いずれものその総面積が界面全
面積の70%以下、特に50%以下、さらには30%以
下であることが重要である。
【0023】即ち、焼成収縮挙動が異なるセラミック絶
縁層1a、1gと、絶縁層1b、1fが接する界面では
互いに平面方向への焼成収縮を拘束し合うことによって
平面方向の収縮率が小さくなるので寸法精度の向上が図
れる。
【0024】しかしながら、絶縁層1a、1gと絶縁層
1bや1fが導体層3a、3bによって隔たれた部分で
は、両絶縁層1a−1b,1g−1f同士の拘束力が極
端に低下し、互いの界面での拘束力との差によって電極
導体層5の端部からセラミック絶縁層1a、1g、1
b、1fにクラックが発生するなどの問題が生じ易くな
る。そこで、前記したように導体層3a、3bのそれぞ
れの界面における総面積をその界面の全面積の70%以
下にすることで互いの拘束力を高め、このような構造欠
陥を抑制することができる。
【0025】また、この導体層3a,3bの厚みは30
μm以下、特に25μm以下であることが望ましい。こ
れは、界面に存在する導体層3a、3bの厚みが厚くな
りすぎると、導体層3a,3b自体が、金属粉末を含む
導体ペースト等から形成されている場合、導体層3a,
3b自体が収縮し、その厚みが大きいほど収縮も大きく
なる結果、収縮が抑制された絶縁層間で応力が発生し、
導体層3a,3bの剥離や絶縁層間の剥離を引き起こす
おそれがあるためである。
【0026】また、両絶縁層1a−1b,1g−1f同
士の拘束力を高める上では、界面の導体層3a、3b
は、絶縁層1a、1b、1g、1fの周縁から1mm以
上、特に2mm以上内側領域に形成することが望まし
い。これは、焼成収縮挙動が異なる2つの絶縁層が周縁
部で互いに結合することができるために、焼成収縮抑制
効果を均一化することができるために、クラックなどの
発生をさらに防止することができる。
【0027】なお、焼成収縮挙動が異なる2種のセラミ
ック材料A、Bの積層順序は、図1の回路基板では、A
BBBBBAにて積層したが、ABABAB、AAAB
AAA,AABBBAA,AABABAA,AABBA
AA,ABAAAAのいずれでもよく、また、AとBと
を反対に入れ換えてもよい。ただし、焼成収縮挙動の異
なる絶縁層同士が接する界面が1箇所では、拘束力の偏
在によって回路基板に反りが発生する場合があるため
に、界面が2箇所以上、特に偶数箇所に存在することが
望ましい。または界面が2箇所以上存在する場合、回路
基板の厚み中心に対して対照的な位置に界面が存在する
ことが望ましい。
【0028】本発明におけるセラミック材料は、図1の
回路基板10においては、一方の絶縁層1a、1gは、
低誘電率のセラミック材料である場合について説明した
が、このセラミック材料は、絶縁体、誘電体、磁性体の
いずれでも良く、焼成収縮挙動が異なるセラミック材料
は、例えば異なる組成のセラミック材料であったり、組
成が全く同一であってセラミック粒子の粒度分布や比表
面積が異なるセラミック材料であってもよい。特に組成
が異なることが最も焼成収縮挙動の制御が容易であり、
あらゆる要求特性に対応できる。また、この焼成収縮挙
動が異なるセラミック材料は、焼成収縮挙動が異なるも
のであればかまわないが、特に少なくとも焼成収縮開始
温度が異なることが望ましい。なお、焼成収縮挙動が異
なる2種以上のセラミックスは、例えば、焼結収縮挙動
の相違のみならず、目的に応じて、比誘電率が異なる、
強度が異なる、誘電損失が異なるなどの他の特性が異な
っていてもよい。
【0029】また、図1の回路基板10に形成される表
面導体層2、内部導体層3、ビアホール導体4、電極導
体層5は、導体層としてはCu、Ag、Alの群から選
ばれる少なくとも1種の低抵抗金属からなることが高速
伝送化を図る上で望ましく、またセラミック絶縁層と同
時焼成して形成されることが望ましい。
【0030】そのために、セラミック絶縁層は、100
0℃以下の低温で焼成可能なセラミック材料、とりわ
け、大気中で焼成できるAgと同時焼成が可能な960
℃以下、特に920℃以下で焼成が可能なセラミック材
料が良い。
【0031】上記のような低温焼成セラミック材料とし
ては、ガラス粉末系、ガラス粉末とセラミック粉末との
混合粉末系、酸化物粉末混合系などの周知の低温焼成セ
ラミック材料が用いられる。なお、上記ガラスとして
は、非晶質ガラス、結晶化ガラスのいずれでもよい。
【0032】例えば、ガラス粉末50〜100重量部と
セラミック粉末0〜50重量部からなることが望まし
い。ガラス粉末の具体的な組成例としては、必須成分と
して、SiO220〜70重量部、Al230.5〜3
0重量部,MgO3〜60重量部、任意成分として、C
aO0〜35重量部、BaO0〜30重量部、SrO0
〜30重量部、B230〜20重量部、ZnO0〜30
重量部、TiO20〜10重量部、Na2O0〜3重量
部、Li2O0〜5重量部を含むものが挙げられる。
【0033】また、セラミック粉末としては、Al
23,SiO2,MgTiO3,CaZrO3,CaTi
3,Mg2SiO4,BaTi49,ZrTiO4,Sr
TiO3,BaTiO3,TiO2から選ばれる1種以上
が挙げられる。
【0034】上記組成のガラス粉末とセラミック粉末と
の組み合わせによれば、1000℃以下での低温焼結が
可能となるとともに、導体層として、Cu、Ag、Al
などの低抵抗導体を用いて形成することが可能となり、
また、低誘電率化も可能であり、高速伝送化に適してい
る。しかも、上記の範囲で種々組成を制御することによ
って、焼成収縮挙動を容易に制御、変更することができ
る。
【0035】本発明の回路基板の製造方法についてより
具体的に説明すると、上記焼成収縮挙動が異なる2種以
上のセラミック材料、たとえば焼成収縮開始温度が低い
(S A℃)セラミック材料Aと、焼成収縮開始温度が高
い(SB℃)セラミック材料Bを準備し、各セラミック
材料を用いてグリーンシートA、Bを作製する。グリー
ンシートA,Bは、所定のセラミック粉末組成物と有機
バインダーと有機溶剤及び必要に応じて可塑剤とを混合
し、スラリー化する。このスラリーを用いてドクターブ
レード法などによりテープ成形を行い、所定寸法に切断
しグリーンシートを作製する。
【0036】次に、このグリーンシートA,Bにパンチ
ングなどによって貫通孔を形成し、その貫通孔内に導体
ペーストを充填し、表面導体層や内部導体層および電極
導体層を導体ペーストを用いてスクリーン印刷法などに
よって被着形成する。その際に、焼結収縮挙動が異なる
シート間に配設される導体層については、その総面積が
70%以下、特に50%以下、さらには30%以下にな
るようにパターンの面積調整する。
【0037】このようにして得られた各グリーンシート
A,Bを、所定の積層順序に応じて積層して積層成形体
を形成した後、焼成する。
【0038】また、積層成形体の製造方法としては、所
定の基板表面にセラミックペーストおよび導体ペースト
を順次塗布することにより積層化したり、セラミック材
料と光硬化性樹脂を含有するスリップ材を塗布乾燥し、
露光、硬化、現像を行い、さらに前記スリップ材を塗布
乾燥、露光、硬化、現像を繰り返して積層成形体を作成
しても良い。この場合に、必要に応じて現像して絶縁層
成形体に形成された貫通孔内に導電性ペーストを充填し
たり、絶縁層成形体表面に導体ペーストを用いて内部導
体層を形成してもよい。
【0039】焼成にあたっては、まず、収縮開始温度が
低いシートAの収縮開始温度SAに到達後、徐々に昇温
するか、焼成収縮開始温度SAよりも高く、シートBの
焼成収縮開始温度SBよりも低い温度で、一次的に炉内
温度を保持してシートAを焼成収縮させる。この時、シ
ートAは、その温度で焼成収縮しないシートBによって
x−y方向への収縮が抑制されz方向に焼成収縮する。
【0040】その後、シートAの焼結が進行し、望まし
くは最終焼成体積収縮量の90%以上収縮した後、シー
トBの焼結開始温度SB以上に昇温して焼成する。この
焼成によって、シートBは、焼結がほぼ完了したシート
Aによってx−y方向への焼成収縮が抑制されz方向に
焼成収縮する。その結果、シートAおよびシートBとも
にx−y方向への焼成収縮が抑制されz方向に焼成収縮
した、寸法精度の高い基板を作製することができる。
【0041】
【実施例】以下の方法により、図1の構造の回路基板を
作製した。まず、SiO2−Al23−MgO−ZnO
−BaO−B23ガラス粉末82重量%と、平均粒径が
約1μmのSiO2粉末18重量%からなるセラミック
材料A(焼成収縮開始温度760℃、比誘電率6.5)
と、モル比で0.92MaTiO3−0.08CaTi
3の主成分100重量部に対して、B2314重量
部、Li2CO37重量部、SiO20.01重量部、B
aO1.6重量部、Al2 30.5重量部、MnO
21.5重量部からなる平均粒径が約1μmのセラミッ
ク材料B(焼成収縮開始温度850℃、比誘電率19)
を準備した。このセラミック材料A、Bに対して各々バ
インダー等を混練したスラリーをドクターブレード法に
てグリーンシートA,Bに加工した。
【0042】層構成は、ABBBBBB、ABBB
BBA、ABABABAの3種として、各シートに貫
通孔を形成し、その貫通孔内にAg粉末を含む導体ペー
ストを充填した。そして、各グリーンシートの表面に上
記の導体ペーストを用いて表面導体層、内部導体層およ
び電極導体層を印刷形成した。これらのグリーンシート
を位置合わせした後、積層して、大気中にて900〜9
30℃で焼結一体化した。
【0043】一方、比較としてAAAAAA,BB
BBBBの層構成のものについて同様な導体層を形成し
回路基板を作製した。
【0044】なお、ここで、各シートの厚みはすべて
0.10mmとした。また、シートAとシートB間に位
置する導体層の面積を表1の比率で制御した。また、各
シートの導体層の形成は、シートの周縁から2mm以上
内側の領域に形成した。
【0045】作製した回路基板に対して平面方向の収縮
率(x方向、y方向の収縮率の平均値)と、クラックの
有無、回路基板全体の反り量を評価した。
【0046】ここで、反り量は、回路基板(100mm
角)について表面粗さ計で基板表面の表面粗さを測定
し、最大、最小の差を反りとして評価した。
【0047】また、クラックについては回路基板の側
面、表面、あるいは研磨して研磨面を金属顕微鏡あるい
は走査型電子顕微鏡(SEM)によって、シートA,シ
ートB界面の剥離や界面付近でのクラックの有無を調べ
た。
【0048】これらの結果を表1に示す。
【0049】
【表1】
【0050】表1に示したこれらの結果から、本発明に
界面に位置する導体層の面積比率が70%を超える試料
No.5、10、17では、クラックあるいはデラミネ
ーションが生じた。これに対して、面積比率を70%以
下にすることによって、クラックやデラミネーション
(層間剥離)の発生がなく、また反り(平坦性)も小さ
く、焼成収縮率も小さく出来ることが判る。特に、界面
を2箇所以上、対照位置に形成したでは特に焼成収
縮も小さく反りも小さいものであった。
【0051】
【発明の効果】以上詳述した通り、本発明によれば、例
えば焼成収縮開始温度といった焼成収縮挙動が異なる2
種以上のセラミック絶縁層を積層してなり、その絶縁層
の界面に配設される導体層の面積を小さくすることによ
って、クラックや界面での剥離の発生を防止することが
できる。その結果、焼成収縮挙動の相違を利用した寸法
精度の高い回路基板を作製することができる。
【図面の簡単な説明】
【図1】本発明のセラミック回路基板の一例を示す概略
断面図を示す。
【符号の説明】
10・・・回路基板 1・・・絶縁層 2・・・表面導体層 3・・・内部導体層 4・・・ビアホール導体
フロントページの続き (72)発明者 井本 晃 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 5E346 AA02 AA12 AA15 AA22 AA32 AA51 BB01 BB15 CC16 CC18 CC32 CC34 CC39 DD34 EE21 EE24 EE25 EE27 EE28 EE29 GG06 GG08 GG09 HH11

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】焼成収縮挙動が異なる2種以上のセラミッ
    ク絶縁層を積層してなる絶縁基板を具備するセラミック
    回路基板において、前記焼成収縮挙動が異なる2つの絶
    縁層が接する界面に導体層が配設されており、該界面の
    導体層の総面積が、絶縁層界面の全面積の70%以下で
    あることを特徴とする回路基板。
  2. 【請求項2】焼成収縮挙動が異なる2種以上のセラミッ
    ク絶縁層の焼成収縮開始温度が異なることを特徴とする
    請求項1記載の回路基板。
  3. 【請求項3】焼成収縮挙動が異なる絶縁層が接する界面
    が2箇所以上存在することを特徴とする請求項1または
    請求項2の回路基板。
  4. 【請求項4】前記界面内に形成された内部導体層の厚み
    が30μm以下であることを特徴とする請求項1乃至請
    求項3のいずれか記載の回路基板。
  5. 【請求項5】焼成収縮挙動が異なる2種のセラミック絶
    縁層の比誘電率が異なることを特徴とする請求項1乃至
    請求項4のいずれか記載の回路基板。
  6. 【請求項6】焼成収縮挙動が異なる2種以上の未焼成の
    セラミック絶縁層の界面に、導電性ペーストを塗布して
    なる内部導体層を形成した積層体を作製した後、該積層
    体の平面方向の収縮を抑制しながら焼成する回路基板の
    製造方法において、前記界面内に形成された内部導体層
    の総面積が、界面全面積の70%以下であることを特徴
    とする回路基板の製造方法。
  7. 【請求項7】焼成収縮挙動が異なる2種以上の未焼成の
    セラミック絶縁層の焼成収縮開始温度が異なることを特
    徴とする請求項5記載の回路基板の製造方法。
  8. 【請求項8】前記積層体中に、焼成収縮挙動が異なる未
    焼成のセラミック絶縁層が接する界面が2箇所以上存在
    することを特徴とする請求項6または請求項7の回路基
    板の製造方法。
  9. 【請求項9】前記内部導体層の焼成後の厚みが10μm
    以上であることを特徴とする請求項6乃至請求項8のい
    ずれか記載の回路基板の製造方法。
  10. 【請求項10】焼成収縮挙動が異なる2種以上のセラミ
    ック絶縁層の比誘電率が異なることを特徴とする請求項
    6乃至請求項9のいずれか記載の回路基板の製造方法。
JP2001055329A 2001-02-28 2001-02-28 回路基板およびその製造方法 Expired - Fee Related JP4416342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001055329A JP4416342B2 (ja) 2001-02-28 2001-02-28 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001055329A JP4416342B2 (ja) 2001-02-28 2001-02-28 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002261446A true JP2002261446A (ja) 2002-09-13
JP4416342B2 JP4416342B2 (ja) 2010-02-17

Family

ID=18915528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001055329A Expired - Fee Related JP4416342B2 (ja) 2001-02-28 2001-02-28 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4416342B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108327A1 (ja) * 2004-05-06 2005-11-17 Asahi Glass Company, Limited 積層誘電体製造方法
JP2007184369A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 配線基板とその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743500A (en) * 1980-08-28 1982-03-11 Nippon Electric Co Method of producing multilayer ceramic board
JPH0362991A (ja) * 1989-07-31 1991-03-19 Hitachi Ltd 多層セラミック基板の製造方法
JPH0410591A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd セラミック多層回路板および半導体モジュール
JPH0782041A (ja) * 1993-06-30 1995-03-28 Tdk Corp 多層セラミック部品の製造方法および多層セラミック部品
JPH07249869A (ja) * 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd ガラスセラミックス多層回路板及びその製造方法
JPH08236936A (ja) * 1995-02-27 1996-09-13 Kyocera Corp 積層ガラス−セラミック回路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743500A (en) * 1980-08-28 1982-03-11 Nippon Electric Co Method of producing multilayer ceramic board
JPH0362991A (ja) * 1989-07-31 1991-03-19 Hitachi Ltd 多層セラミック基板の製造方法
JPH0410591A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd セラミック多層回路板および半導体モジュール
JPH0782041A (ja) * 1993-06-30 1995-03-28 Tdk Corp 多層セラミック部品の製造方法および多層セラミック部品
JPH07249869A (ja) * 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd ガラスセラミックス多層回路板及びその製造方法
JPH08236936A (ja) * 1995-02-27 1996-09-13 Kyocera Corp 積層ガラス−セラミック回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108327A1 (ja) * 2004-05-06 2005-11-17 Asahi Glass Company, Limited 積層誘電体製造方法
US7687015B2 (en) 2004-05-06 2010-03-30 Asahi Glass Company, Limited Method for producing laminated dielectric
JP2007184369A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 配線基板とその製造方法

Also Published As

Publication number Publication date
JP4416342B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
EP1695947A1 (en) Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof
KR20020070483A (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
JP5032772B2 (ja) 低温共焼成セラミック構造物およびその製造方法
JP4508488B2 (ja) セラミック回路基板の製法
JP2006237493A (ja) 配線基板
TWI388533B (zh) Manufacturing method of ceramic molded body
JP2004096010A (ja) 積層型セラミック電子部品の製造方法
JP2002261443A (ja) 回路基板の製造方法
EP2325150A1 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP2003318060A (ja) 積層型電子部品の製法
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP2002261446A (ja) 回路基板およびその製造方法
JP4619026B2 (ja) ガラスセラミック基板およびその製造方法
JP2006120779A (ja) 多層基板及びその製造方法
JP4416346B2 (ja) 回路基板の製造方法
JP4508625B2 (ja) 多層基板及びその製造方法
JP4423025B2 (ja) 多層基板及びその製造方法
JP2005268712A (ja) 積層セラミック電子部品およびその製造方法
JP2006093484A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2008037675A (ja) 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品
JP4475786B2 (ja) セラミック複合部材の製造方法
JP3854199B2 (ja) ガラスセラミック基板およびその製造方法
JP2002290040A (ja) セラミック基板の製造方法
KR100900636B1 (ko) 무수축 세라믹 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4416342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees