JP2014225531A - 電子デバイス、電子デバイスの製造方法 - Google Patents

電子デバイス、電子デバイスの製造方法 Download PDF

Info

Publication number
JP2014225531A
JP2014225531A JP2013103357A JP2013103357A JP2014225531A JP 2014225531 A JP2014225531 A JP 2014225531A JP 2013103357 A JP2013103357 A JP 2013103357A JP 2013103357 A JP2013103357 A JP 2013103357A JP 2014225531 A JP2014225531 A JP 2014225531A
Authority
JP
Japan
Prior art keywords
thin film
electronic device
film element
substrate
piezoelectric effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013103357A
Other languages
English (en)
Other versions
JP6260108B2 (ja
Inventor
秋山　善一
Zenichi Akiyama
善一 秋山
光 下福
Hikari Shimofuku
光 下福
惇 竹内
Jun Takeuchi
惇 竹内
町田　治
Osamu Machida
治 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013103357A priority Critical patent/JP6260108B2/ja
Priority to US14/278,085 priority patent/US20140340854A1/en
Publication of JP2014225531A publication Critical patent/JP2014225531A/ja
Priority to US15/094,256 priority patent/US20160221033A1/en
Application granted granted Critical
Publication of JP6260108B2 publication Critical patent/JP6260108B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B05D1/322—Removable films used as masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/02—Processes for applying liquids or other fluent materials performed by spraying
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスを提供することを目的とする。
【解決手段】基板と、
前記基板上に形成された複数の薄膜素子と、を備えており、
前記薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能の薄膜部を有しており、
前記複数の薄膜素子は、２以上の異なる機能の薄膜部を含むことを特徴とする電子デバイスを提供する。
【選択図】図１０

Description

本発明は、電子デバイス、電子デバイスの製造方法に関する。
従来から、基板上に１つの薄膜素子が形成された電子デバイスが知られている。
例えば特許文献１には、下部電極と上部電極に挟まれた圧電体膜を備えて構成された圧電体薄膜素子が、絶縁膜を介して基板上に形成された例が開示されている。
特許文献１に開示されているように従来は単一の機能の薄膜素子が形成された電子デバイスしか得られていなかったところ、近年、装置の小型化、コスト低減のため、基板上に２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスが求められている。しかしながら、基板上に２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスは得られていなかった。
基板上に２以上の異なる機能を含む複数の薄膜素子を備えた電子デバイスを製造する方法として、例えば以下のような方法が考えられる。まず、図１（ａ）に示すように、スピンコート法等により基板１１の全面に薄膜１２を成膜する。次いで、図１（ｂ）に示すようにエッチングにより一方の薄膜素子１３を形成する。その後図１（ｃ）に示すように他方の薄膜素子の原料により、基板１１上に薄膜１４を成膜する。そして、図１（ｄ）に示すようにエッチングにより他方の薄膜素子１５を形成する。場合によってはこれらの工程を複数回繰り返すことにより、複数の薄膜素子を形成する。
係る方法によれば、薄膜１４の成膜を行う際、既に基板上に薄膜素子１３が形成されているため、薄膜１４は基板１１表面に凹凸を含む状態で成膜することとなる。しかし、基板上に凹凸形状があると均一な薄膜を形成することはできないため、所望の性能を有する薄膜素子１５を形成することは困難であった。
また、薄膜素子１３、１５の材料組成が異なる場合、その熱処理温度が異なっているため、一方の薄膜素子を熱処理する際に、他方の薄膜素子の機能を損なうことがあった。また、エッチングの際の選択比が十分に大きくないため、各薄膜素子を所望の形状に形成することができないことがあった。これらの理由からも基板上に異なる機能を有する複数の薄膜素子を形成することはできていなかった。さらに、例えば薄膜１２、１４が酸化物により構成されている場合、先述のエッチングの際の選択比が十分大きくとれないため、薄膜素子１３、１５を形成することは困難であった。
上記従来技術の問題に鑑み、本発明は２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスを提供することを目的とする。
上記課題を解決するため本発明は、基板と、
前記基板上に形成された複数の薄膜素子と、を備えており、
前記薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能の薄膜部を有しており、
前記複数の薄膜素子は、２以上の異なる機能の薄膜部を含むことを特徴とする電子デバイスを提供する。
本発明によれば、２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスを提供することができる。
従来技術による複数の薄膜素子を備えた電子デバイスの製造方法の説明図。 本発明の実施形態における電子デバイスの構成例の説明図。 本発明の実施形態における電子デバイスの製造方法における基板表面を改質する工程の説明図。 本発明の実施形態における電子デバイスの製造方法における複数の薄膜素子を形成する工程の説明図。 本発明の実施形態における電子デバイスの製造方法における複数の薄膜素子を形成する工程の説明図。 本発明の実施形態における電子デバイスの製造方法における結晶化処理を行う際の熱処理温度の説明図。 本発明の実施形態における電子デバイスの製造方法における基板表面を改質する工程の説明図。 本発明の実施形態における電子デバイスの製造方法における基板表面を改質する工程の説明図。 本発明の実施形態における電子デバイスの製造方法における基板表面を改質する工程の説明図。 本発明の実施例における電子デバイスの構成説明図。
以下に、発明を実施するための形態について図面を用いて説明するが、本発明はこれらの例によって限定されるものではない。
本実施形態の電子デバイスの構成例について説明する。
本実施形態の電子デバイスは、基板と、基板上に形成された複数の薄膜素子と、を備えている。そして、薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能の薄膜部を有している。さらに、複数の薄膜素子は、２以上の異なる機能の薄膜部を含んでいる。
具体的な構成例について図２を用いて説明する。図２は、基板２１上に２個の薄膜素子が形成された電子デバイス２０の断面図を示したものである。図２においては、基板２１上には、第１の薄膜素子２３と、第２の薄膜素子２４と、が形成されている。なお、本実施形態の電子デバイスにおいては、薄膜素子の数は特に限定されるものではなく、３個以上の薄膜素子が形成されていてもよい。
第１の薄膜素子２３、第２の薄膜素子２４の構成については特に限定されるものではないが、例えば、図２に示したように、各薄膜素子の機能を発現する薄膜部２３１、２４１の上下面に電極を配置した構成とすることができる。図２に示した第１の薄膜素子２３、第２の薄膜素子２４においては、それぞれ個別電極としての上部電極２３２、２４２と、共通電極としての下部電極２２を設けている。なお、複数の薄膜素子を形成する場合、上部電極、下部電極共に薄膜素子毎に形成する個別電極としてもよい。上部電極、下部電極の材料については特に限定されるものではなく、各種導電材料により構成することができる。例えば白金、ロジウム、イリジウム、ルテニウム、パラジウム、銀、ニッケルなどの金属やこれらの合金、また後述するＩＴＯ等の導電性酸化物材料により構成されることが好ましい。
そして、薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能を備えた薄膜部を有している。特に薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積から選択されたいずれかの機能を備えた薄膜部２３１、２４１を有していることが好ましい。薄膜素子は、薄膜部の機能に応じた機能を有することとなる。
ここで、正の圧電効果の機能を有する薄膜部とは、圧力を電気に変化させる機能を有する薄膜部である。正の圧電効果の機能を有する薄膜部を備えた薄膜素子としては、例えば位置変動等による圧力変化を電気として出力するセンサ等が挙げられる。
また、負の圧電効果の機能を有する薄膜部とは、電圧を加えた場合に変形する機能を有する薄膜部である。負の圧電効果の機能を有する薄膜部を備えた薄膜素子としては、例えばアクチュエータ等が挙げられる。
電荷蓄積の機能を有する薄膜部とは、電圧を印加した場合に一定程度の電荷を蓄積できる薄膜部である。電荷蓄積機能を有する薄膜部を備えた薄膜素子としては、例えばコンデンサが挙げられる。
半導体性の機能を有する薄膜部を備えた薄膜素子としては、例えばＦＥＴ（電界効果トランジスタ）やダイオード等の素子における半導体層を挙げることができる。
導電性の機能を有する薄膜部とは、電圧を印加した場合に、電気が流れる薄膜部であり、導電性の機能を有する薄膜部を備えた薄膜素子としては、例えば配線等を挙げることができる。
ここで、薄膜部を構成する材料については、上述の性能を発揮できる所望の材料を任意に選択して用いることができる。特に製造時の取り扱いの容易さから、薄膜部が、金属酸化物膜により構成されていることが好ましい。
このような金属酸化物膜を構成する金属酸化物としては特に限定されるものではなく、薄膜部に要求される機能に応じて選択することができ、導電性酸化物や、酸化物半導体、酸化物絶縁体、圧電体等を用いることができる。例えば、導電性酸化物としては、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＺｎＯ、Ａｌを添加したＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、（Ｌａ，Ｓｒ）ＣｏＯ３、ＬａＭｎＯ３、ＬａＮｉＯ３、ＳｒＲｕＯ３等が挙げられる。また、酸化物半導体としてはＩＧＺＯ（登録商標）、ＩｎＭｇＯ４、ＺｎＯ、Ｎｂを添加したＳｒＴｉＯ３等が挙げられる。酸化物絶縁体としては、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３等が挙げられる。圧電体としては、ＰＺＴ（ＰｂＴｉＯ３−ＰｂＺｒＯ３）、ＰｂＴｉＯ３、ＢａＴｉＯ３、ＢＬＳＦ（ビスマス層状構造強誘電体）、ＫＮｂＯ３−ＮａＮｂＯ３、ＢｉＦｅＯ３、（Ｂｉ，Ｎａ）ＴｉＯ３、Ｂｉ（Ｚｎ，Ｔｉ）Ｏ３等が挙げられる。
例えば薄膜部が正の圧電効果または逆の圧電効果を有する場合、薄膜部は、上述の材料のうち圧電体により構成されることが好ましい。また、薄膜部が、電荷蓄積の機能を有する場合には、薄膜部は上述の材料のうち、酸化物絶縁体により構成されることが好ましい。薄膜部が半導体性の機能を有する場合には、薄膜部は上述の材料のうち、酸化物半導体により構成されることが好ましい。薄膜部が導電性の機能を有する場合には、薄膜部は上述の材料のうち、導電性酸化物により構成されることが好ましい。なお、薄膜部は１種類の材料から構成されている必要はなく、複数の材料により構成することができる。
薄膜素子に含まれる薄膜部は、一層に限定されるものではなく、複数層から構成することもできる。具体的には例えば薄膜部が半導体性の機能を有し、薄膜素子がダイオードを構成する場合には、ＺｎＯにより構成されたｐ型半導体の層と、ＩＧＺＯにより構成されたｎ型半導体の層とを積層した構成とすることができる。
また、電子デバイス２０には、複数の薄膜素子が含まれているが、薄膜素子に含まれる薄膜部の厚さは、複数の薄膜素子間で同じである必要はなく、各薄膜素子に要求される性能等に応じて選択することができる。薄膜素子をインクジェット法により積層して形成する場合、吐出する液滴の濃度や、量、塗布する回数を選択することにより、その厚さを所望の厚さとすることができる。
さらに、薄膜部を形成する際に、薄膜部の結晶配向を制御するために、薄膜部の下層部にシード層を設けてもよい。
本実施形態の電子デバイス２０には図２に示したように複数の薄膜素子が含まれており、該複数の薄膜素子は２以上の機能の薄膜部を有している。すなわち、各薄膜素子はいずれか１つの機能を備えた薄膜部を１個有しており、複数の薄膜素子には薄膜部の機能が異なる薄膜素子が含まれていることを意味している。ここで、機能とは、上述した正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能を意味しており、特に正の圧電効果、逆の圧電効果、電荷蓄積から選択されたいずれかの機能であることが好ましい。
本実施形態の電子デバイスにおいてはこのように複数の薄膜素子には薄膜部の機能が異なる薄膜素子が含まれているため、２以上の異なる機能を有する複数の薄膜素子を含む構成とすることができる。
例えば、図２に示した電子デバイス２０においては２個の薄膜素子が含まれていることから、第１の薄膜素子２３の薄膜部２３１と第２の薄膜素子２４の薄膜部２４１とは異なる機能を有している。また、３個以上の薄膜素子を含む場合、全ての薄膜素子の薄膜部が異なる機能を有していてもよく、構成する薄膜素子のうち一部の薄膜素子の薄膜部については同じ機能であってもよい。
図２に示した電子デバイス２０の構成として、例えば第１の薄膜素子２３をアクチュエータ、第２の薄膜素子２４をセンサにより構成することができる。この場合、第１の薄膜素子２３の薄膜部２３１は、逆の圧電効果の機能を有し、第２の薄膜素子２４の薄膜部２４１は正の圧電効果の機能を有する。
例えばアクチュエータは、経時変化等により所定の電圧に対する変位量が変化する場合がある。そこで、図２に示した電子デバイス２０においては、第１の薄膜素子２３であるアクチュエータの変位量を第２の薄膜素子２４であるセンサにより検出し、その検出値に基づいて、第１の薄膜素子２３に対して印加する電圧量を制御するように構成することができる。
例えば、図２に示した電子デバイス２０では、基板２１の下面に、液体供給路２１２及び液体排出路２１３が接続された液室２１１が設けられている。そして、第１の薄膜素子２３であるアクチュエータが変位することにより液体を搬送する液体搬送ポンプとして機能することができる。この際、上記のように、第２の薄膜素子２４であるセンサにより、第１の薄膜素子２３の変位量を検出し、第１の薄膜素子２３に印加する電圧を制御して所望の変位量とすることにより、安定した液体搬送を行うことが可能になる。
また、電子デバイスの構成としては、上記の例に限定されるものではなく、例えば、複数の薄膜素子を、センサと、発電素子と、により構成することができる。また、複数の薄膜素子を、発電素子と、蓄電素子と、により構成することもできる。
このように電子デバイス２０が２以上の異なる機能を有する複数の薄膜素子から構成される場合、それぞれの薄膜素子に含まれる薄膜部は、要求される機能に応じて最適な材料組成を有していることが好ましい。このため、複数の薄膜素子は、異なる材料組成の薄膜部を含むことが好ましい。
電子デバイス２０に含まれる複数の薄膜素子の薄膜部はそれぞれが所望の機能を有するように、機能に応じた材料により構成することができ、その製造方法は特に限定されるものではないが、インクジェット法により形成されることが好ましい。薄膜素子が、電極部である上部電極および／または下部電極と、薄膜部とから構成される場合には、電極部についてもインクジェット法により形成することもできる。このように、薄膜素子はインクジェット法により形成することが好ましい。
インクジェット法は、液滴吐出ヘッドを用いて基板上の所定位置、範囲に電極部または薄膜部の原料となるゾルゲル液を塗布し、乾燥、熱分解、結晶化し、更に場合によってはこれらの工程を繰り返し行うことにより電極部または薄膜部を形成する方法である。係る方法によれば基板上の所望の位置にのみ成膜することができるため、エッチング工程等を行う必要がない。このため、廃棄される材料の量を抑制し、生産性を高めることができる。
また、インクジェット法によりゾルゲル液を塗布する前に、基板表面の改質を行い、薄膜素子を形成する部分にのみゾルゲル液が塗布できるように構成しておくことが好ましい。具体的には例えば基板上の薄膜素子を形成しない部分に疎水性の膜であるＳＡＭ膜を形成し、薄膜素子を形成する部分にのみゾルゲル液を塗布できるように構成することが好ましい。このようにＳＡＭ膜を形成する場合には、基板としては、白金板または、表面に白金膜が形成された基板を用いることが好ましい。
電子デバイスを構成する複数の薄膜素子は上述のように異なる材料組成の薄膜部を含むことが好ましい。このように異なる材料組成の薄膜部を同時に形成するために、薄膜素子は、マルチノズルの液滴吐出ヘッドを用いて形成されることが好ましい。マルチノズルの液滴吐出ヘッドは、特に異なる材料組成のゾルゲル液ごとの液滴吐出ヘッドを備えていることが好ましく、このように構成することにより、基板上に異なる材料組成の薄膜部を同時に形成することが可能になり、生産性を高めることができる。
以上、本実施形態の電子デバイスについて説明してきたが、本実施形態においては、２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスを提供することができる。このため、装置の小型化や、コストの低減を図ることができる。
次に、本実施形態の電子デバイスの製造方法について説明する。
本実施形態の電子デバイスの製造方法は、基板上にマルチノズルの液滴吐出ヘッドを用いて、複数の薄膜素子を形成する工程を有している。そして、薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能の薄膜部を有しており、複数の薄膜素子は、２以上の異なる機能の薄膜部を含む。
本実施形態の電子デバイスの製造方法により得られる電子デバイスの構成は上述の電子デバイスと同様とすることができるため、説明を省略する。
そして、本実施形態の電子デバイスの製造方法は、基板上にマルチノズルの液滴吐出ヘッドを用いて、複数の薄膜素子を形成する工程を有している。
このように、液滴吐出ヘッドを用いて薄膜素子を形成することにより、基板上の所望の位置、範囲に薄膜素子を形成することができ、エッチング工程等を行わなくてよいため複数の薄膜素子を容易に形成することが可能になる。さらには生産性を向上することができる。
また、マルチノズルの液滴吐出ヘッドを用いることにより、異なる組成の薄膜素子を同時に形成することができるため、生産性の観点から好ましい。マルチノズルの液滴吐出ヘッドは、特に異なる材料組成のゾルゲル液ごとの液滴吐出ヘッドを備えていることが好ましい。このように構成することにより、基板上に異なる材料組成の薄膜部を同時に形成することが可能になるため、液滴の着弾位置と基板位置を整合するアライメントの操作が１回ですみ、より生産性を高めることができ、好ましい。
そして、本実施形態の電子デバイスの製造方法はさらに、複数の薄膜素子を形成する工程を行う前に基板表面を改質する工程を設けることができる。
基板表面を改質する工程を行う場合の複数の薄膜素子の製造方法について図３〜図５を用いて説明する。
基板表面を改質する工程について図３を用いて説明する。まず、基板３１を用意する。この場合、基板３１の少なくとも最表面３１１は白金により構成されていることが好ましい。このため、基板３１としては、白金板、または、Ｓｉ基板等の各種基板表面に白金膜を形成した基板を好ましく用いることができる。Ｓｉ基板等の表面に白金膜を形成した基板を用いた場合には、該白金膜を下部電極として用いることもできる。
そして、図３（ａ）に示すように、基板上にＳＡＭ（Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ）膜３２を形成する。
ＳＡＭ膜３２は例えば、基板３１上にアルカンチオールを含むＳＡＭ材料を塗布することにより形成することができる。アルカンチオールとしては特に限定されるものではないが、炭素鎖が例えばＣ６からＣ１８の分子を有したものを好ましく用いることができる。そして、これをアルコール、アセトン、トルエン等の一般的な有機溶媒に溶解させた溶液をＳＡＭ材料として好ましく用いることができる。基板３１上にＳＡＭ材料を塗布する方法は特に限定されるものではないが、例えば、基板を上記ＳＡＭ材料の溶液中に浸漬させ、所定時間後に取り出した後、余剰な分子を溶媒で置換洗浄し乾燥することにより、基板３１表面にＳＡＭ膜３２を形成することができる。
次に図３（ｂ）に示すように、フォトリソグラフィにより、薄膜素子を形成する部分に開口部を有するフォトレジスト３３をパターン形成する。そして、図３（ｃ）に示すように、ドライエッチングによりＳＡＭ膜３２を除去し、さらには、加工に用いたフォトレジスト３３も除去してＳＡＭ膜のパターニングを終了する。これにより、基板３１表面のうち、ＳＡＭ膜が残っているＢの部分が疎水性となり、ＳＡＭ膜が除去されたＡ１、Ａ２の部分が親水性となる。
そして、図３（ａ）〜（ｃ）に示した基板表面を改質する工程の後に、既述の複数の薄膜素子を形成する工程を実施する。例えば、図４（ａ）に示すように、マルチノズル４１、４２を備えた液滴吐出ヘッドにより、親水性のＡ１、Ａ２の部分に薄膜素子の原料となるゾルゲル液を塗布し、第１の薄膜素子の前駆体４３、第２の薄膜素子の前駆体４４をそれぞれ形成することができる。その後、溶媒乾燥、熱分解、結晶化を行うことにより、図４（ｂ）に示すように、第１の薄膜素子の一層目４５、第２の薄膜素子の一層目４６を形成することができる。なお、ゾルゲル液を１回塗布し、溶媒乾燥、熱分解、結晶化を行うことにより、所望の膜厚となった場合には、本工程で得られた第１の薄膜素子の一層目４５、第２の薄膜素子の一層目４６がそれぞれ第１の薄膜素子、第２の薄膜素子となる。
また、複数の薄膜素子を形成する工程を繰り返し実施することもできる。この場合には、まず、第１の薄膜素子の一層目４５、第２の薄膜素子の一層目４６を形成後、イソプロピルアルコールで洗浄し、次いで図３（ａ）と同様にしてＳＡＭ膜５１を形成する。この際、図５（ａ）に示したように、第１の薄膜素子の一層目４５、第２の薄膜素子の一層目４６の表面にはＳＡＭ膜５１は形成されないため、図３（ｂ）のようなフォトリソグラフィを行う必要はない。次に、図４（ａ）の場合と同様にして、マルチノズル４１、４２を備えた液滴吐出ヘッドを用いて、図４（ｂ）で形成した第１の薄膜素子の一層目４５、第２の薄膜素子の一層目４６上に薄膜素子の原料となるゾルゲル液を塗布する。そして、一層目を形成した場合と同様に溶媒乾燥、熱分解、結晶化を行うことにより、図５（ｃ）に示した第１の薄膜素子４５´、第２の薄膜素子４６´を形成することができる。更に必要であれば以後、所望の膜厚となるまでに、図５に示した工程を繰り返すことができる。
なお、ここでは、第１の薄膜素子、第２の薄膜素子の原料となるゾルゲル液を塗布した後、一層毎に、溶媒乾燥、熱分解、結晶化を行う例を用いて説明したが、係る形態に限定されるものではない。例えば、ゾルゲル液を塗布後、溶媒乾燥、熱分解までを一層塗布する毎に行い、結晶化工程については、複数層形成後にまとめて行ってもよい。
また、第１の薄膜素子および／または第２の薄膜素子が複数の異なる層を含む場合には、液滴吐出ヘッドにより塗布する液体の種類を途中から変更することもできる。
結晶化を行う際の熱処理温度は特に限定されるものではなく、第１の薄膜素子、第２の薄膜素子の組成等により選択することができる。
一般的に、所望の機能を出現するために必要な熱処理温度は材料毎に決まっている。図６（Ａ）を例に説明すると、図中左側が熱処理温度の低温側、右側は熱処理温度の高温側とした場合、領域６１の温度領域において熱処理を行うと、熱処理温度が低く結晶化が起きていないため機能が未出現となる。領域６３の温度領域において熱処理を行うと、熱処理温度が高温となり材料が熱分解して機能が消失する。そして、領域６１と領域６３との間の領域６２が材料の機能出現の最適温度領域となる。図６（Ａ）とは異なる材料である図６（Ｂ）の場合であっても温度が異なるものの同様に材料の機能出現の最適温度領域が存在する。このため、基板上に形成する薄膜素子の材料組成が異なる場合、例えば図６中の（Ａ）及び（Ｂ）の材料により構成される薄膜素子を同時に形成する場合であれば、両材料の領域６２が重複する温度領域Ｘの範囲内で熱処理温度を行うことが好ましい。
なお、ここまで、２個の薄膜素子を備えた電子デバイスを例に説明してきたが、薄膜素子の数は特に限定されるものではなく３個以上とすることもでき、この場合についても同様の製造方法により電子デバイスを製造することができる。
また、上述した基板表面を改質する工程は以下の方法により行うこともできる。
基板表面を改質する工程の第２の方法について、図７を用いて説明する。図３と同じ参照符号は同じ構成要素を示している。
まず、図７（ａ）に示すように基板３１表面にフォトレジスト７１、７２を用いてフォトレジストパターンを形成し、図７（ｂ）に示すようにＳＡＭ膜３２を形成する。この際、疎水性であるフォトレジスト７１、７２部分にはＳＡＭ膜３２が形成されず、それ以外の部分にのみＳＡＭ膜を形成することができる。そして、図７（ｃ）に示すようにフォトレジスト７１、７２を除去することにより、ＳＡＭ膜のパターニングは完了し、基板表面を改質する工程を完了する。その後は、図４、図５に示した既述の複数の薄膜素子を形成する工程を実施することにより第１の薄膜素子、第２の薄膜素子を形成することができる。
次に基板表面を改質する工程の第３の方法について、図８を用いて説明する。図３と同じ参照符号は同じ構成要素を示している。
まず、図８（ａ）に示すように、基板３１表面にＳＡＭ膜３２を形成する。そして、図８（ｂ）に示すように、パターン化されたマスク８１を介して紫外線８２を照射することで、図８（ｃ）に示すように、未露光部にはＳＡＭ膜３２が残り、露光部についてはＳＡＭ膜３２が消失する。これによりＳＡＭ膜のパターニングは完了し、基板表面を改質する工程を完了する。その後は、図４、図５に示した既述の複数の薄膜素子を形成する工程を実施することにより第１の薄膜素子、第２の薄膜素子を形成することができる。
次に基板表面を改質する工程の第４の方法について、図９を用いて説明する。図３と同じ参照符号は同じ構成要素を示している。
まず、図９（ａ）に示すように、いわゆるマイクロコンタクトプリント法により、予めソフトリソグラフィ等でパターニングしたＰＤＭＳスタンプ９１にＳＡＭ膜３２を形成する溶液９２を浸漬もしくはスピンコートにより塗布しておく。そして、当該ＰＤＭＳスタンプ９１を基板３１上にコンタクトプリントすることで、図９（ｂ）に示すように、パターニングされたＳＡＭ膜３２を基板３１上に形成する。これにより、基板表面を改質する工程を完了し、その後は、図４、図５に示した既述の複数の薄膜素子を形成する工程を実施することにより第１の薄膜素子、第２の薄膜素子を形成することができる。
以上に説明してきた本実施形態の電子デバイスの製造方法によれば、基板上に２以上の異なる機能を有する複数の薄膜素子を備えた電子デバイスを製造することができる。また、インクジェット法により薄膜素子を形成するため、廃棄される材料を抑制することができ、コストを低減し、生産性を高めることが可能になる。
以下に具体的な実施例を挙げて説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例では、図１０に示すように基板１０１上に２個の薄膜素子を有する電子デバイスの製造を行った。図１０中（ａ）が本実施例で作製した電子デバイス１００の断面図を、（ｂ）が電子デバイス１００の上面図を示している。
本実施例の電子デバイス１００は、図１０に示すように、２個の薄膜素子のうち一方の第１の薄膜素子１０２としてアクチュエータを、他方の第２の薄膜素子１０３としてセンサを備えている。
電子デバイス１００の製造方法について説明する。
まず基板１０１としてＳｉ基板上に白金膜をスパッタ法により成膜した基板を用意した。係る白金膜は、第１の薄膜素子１０２、第２の薄膜素子１０３の下部電極として用いた。
そして、図３に示す手順により、基板１０１の表面にＳＡＭ膜を成膜した。ＳＡＭ膜としては、アルカンチオール（ＣＨ３（ＣＨ２）ｎ−ＳＨ）溶液を使用した。そして、基板１０１をアルカンチオール溶液に浸漬後、余剰な分子を溶媒で置換洗浄し乾燥することにより、基板１０１表面にＳＡＭ膜を形成した。
次に、フォトリソグラフィにより、薄膜素子を形成する部分に開口部を有するフォトレジストをパターン形成し、ドライエッチングにより第１の薄膜素子１０２、第２の薄膜素子１０３を形成する部分のＳＡＭ膜を除去し、さらに、フォトレジストも除去した。
次いで、図４に示す手順により、第１の薄膜素子１０２、第２の薄膜素子１０２の薄膜部を形成した。具体的には、マルチノズルの液滴吐出ヘッドを用いて、第１の薄膜素子１０２、第２の薄膜素子１０３の形成部分にゾルゲル液を塗布した後、溶媒乾燥、熱分解、結晶化を行った。
この際、第１の薄膜素子１０２の形成部分に塗布したゾルゲル液としては結晶化後に、ＰＺＴ(５３／４７)：Ｎｂ、すなわち、Ｐｂ（Ｚｒ０．５３，Ｔｉ０．４７）Ｏ３：Ｎｂ２Ｏ５ ２ｍｏｌ％添加の組成となるように調製したゾルゲル液を用いた。ゾルゲル液の出発原料としては、酢酸鉛三水和物、イソプロポキシドチタン、イソプロポキシドジルコニウム、ペンタエトキシドニオブ、を使用した。酢酸鉛の結晶水は、メトキシエタノールに溶解した後、脱水した。なお、出発原料の使用量は、化学両論組成に対して、鉛量を１０モル％過剰となるように調整した。これにより、熱処理中の鉛抜けによる結晶性の低下を防ぐことができる。イソプロポキシドチタン、イソプロポキシドジルコニウム、ペンタエトキシドニオブをメトキシエタノールに溶解し、アルコール交換反応、エステル化反応を進行させ、前記の酢酸鉛を溶解したメトキシエタノール溶液と混合することで、ゾルゲル液を得た。なお、ゾルゲル液の濃度は、０．５モル／リットルとなるように調製した。
また、第２の薄膜素子１０３の形成部分に塗布したゾルゲル液としては結晶化後に、ＰＺＴ(５３／２７)：Ｍｎ、すなわち、Ｐｂ（Ｚｒ０．５３，Ｔｉ０．４７）Ｏ３：ＭｎＯ ２ｍｏｌ％添加の組成となるように調製したゾルゲル液を用いた。ゾルゲル液の出発原料としては、酢酸鉛三水和物、イソプロポキシドチタン、イソプロポキシドジルコニウム、ジイソプロポキシマンガンを使用した。酢酸鉛の結晶水は、メトキシエタノールに溶解した後、脱水した。なお、出発原料の使用量は、化学両論組成に対して、鉛量を１０モル％過剰となるように調整した。これにより、熱処理中の鉛抜けによる結晶性の低下を防ぐことができる。イソプロポキシドチタン、イソプロポキシドジルコニウム、ジイソプロポキシマンガンをメトキシエタノールに溶解し、アルコール交換反応、エステル化反応を進行させ、前記の酢酸鉛を溶解したメトキシエタノール溶液と混合することで、ゾルゲル液を得た。なお、ゾルゲル液の濃度は、０．１モル／リットルとなるように調製した。
第１の薄膜素子１０２、第２の薄膜素子１０３の形成部分に上記ゾルゲル液を塗布した基板は、１２０℃で熱処理して溶媒乾燥させた後、有機物の熱分解（約５００℃）を行った。
その後、イソプロピルアルコール洗浄した後、図５に示したように再度ＳＡＭ膜を形成した。このとき、ＳＡＭ膜は白金膜上のみに選択的に自己成長するので、ＳＡＭ膜のパターニングは不要となる。そして、第１の薄膜素子１０２、第２の薄膜素子１０３の形成部分にマルチノズルの液滴吐出ヘッドを用いて１回目の塗布と同様のゾルゲル液を塗布した後、溶媒乾燥、熱分解、を行い、この塗布、熱分解の工程を３回繰り返した後、結晶化処理を行った。結晶化処理温度は上記第１の薄膜素子、第２の薄膜素子の薄膜部について、材料の機能出現の最適温度領域が重複する７００℃で結晶化処理を行った。
第１の薄膜素子１０２、第２の薄膜素子１０３の薄膜部はいずれも３回の塗布から熱分解を経て一回の結晶化処理を行うと２４０ｎｍの膜厚の薄膜が形成でき、これを８回繰り返したため、約２０００ｎｍの膜厚の薄膜部をそれぞれ形成することができた。また、得られた第１の薄膜素子１０２、第２の薄膜素子１０３の薄膜部には、いずれもクラックなどの不良は生じていなかった。
得られた第１の薄膜素子１０２、第２の薄膜素子１０３の薄膜部に、上部電極として白金を成膜して、第１の薄膜素子１０２、第２の薄膜素子１０３を得た。
得られた第１の薄膜素子１０２、第２の薄膜素子１０３について、比誘電率、圧電定数、発電指数の評価を行った。
圧電定数（ｄ形式）は、図２、図中２１１に示す加工を行い、電界印加による変形量をレーザードップラー振動計で計測し、シミュレーションによる合わせ込みから算出した。圧電定数（ｄ形式）はアクチュエータ機能に寄与する物性を示している。
また、圧電定数（ｅ形式）は、圧電定数（d形式）を弾性コンプライアンスで除した値であり、発電、センサ機能に寄与する定数である。
発電指数はｅ31 2／εにより算出した。これを一般に性能指数：ＦＯＭ（figure of merit）と呼び、係る値が大きいほど発電、センサ機能が優れていることを示している。
第１の薄膜素子１０２については、比誘電率が１５００、圧電定数（ｄ形式）ｄ３１が１４５ｐｍ／Ｖ、圧電定数（ｅ形式）ｅ３１が１４Ｃ／ｍ２、発電指数が０．１３であった。第１の薄膜素子１０２は、圧電定数（ｄ形式）ｄ３１が１４５ｐｍ／Ｖとアクチュエータとして使用するのに十分な変位幅を有することが確認できた。すなわち、アクチュエータとして高い性能を有していることが確認できた。
第２の薄膜素子１０３については、比誘電率が１１００、圧電定数（ｄ形式）ｄ３１が１０８ｐｍ／Ｖ、圧電定数（ｅ形式）ｅ３１が１３．３Ｃ／ｍ２、ＦＯＭ値が０．１６であった。第２の薄膜素子１０３は、このＦＯＭ値が約２０％上昇した。即ち、異なる組成を本発明によるインクジェット印刷にて同時に形成できる利点が確認できた。
以上のように本実施例においては、基板上に異なる機能を有する２個の薄膜素子を備えた電子デバイスが得られることが確認できた。特に各薄膜素子は、用途に最適な材料組成の薄膜部を有する構成とすることができ、高い性能の電子デバイスを得ることができた。
２１、３１、１０１ 基板
２０、１００ 電子デバイス
２３、２４、１０２、１０３ 薄膜素子
２３１、２４１ 薄膜部
特開２０００−２２２３３号公報

Claims (10)

  1. 基板と、
    前記基板上に形成された複数の薄膜素子と、を備えており、
    前記薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能を備えた薄膜部を有しており、
    前記複数の薄膜素子は、２以上の異なる機能の薄膜部を含むことを特徴とする電子デバイス。
  2. 前記薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積から選択されたいずれかの機能を備えた薄膜部を有していることを特徴とする請求項１に記載の電子デバイス。
  3. 前記複数の薄膜素子は異なる材料組成の薄膜部を含むことを特徴とする請求項１または２に記載の電子デバイス。
  4. 前記薄膜部が、金属酸化物膜により構成されていることを特徴とする請求項１乃至３いずれか一項に記載の電子デバイス。
  5. 前記薄膜素子が、インクジェット法により形成される請求項１乃至４いずれか一項に記載の電子デバイス。
  6. 前記薄膜素子は、マルチノズルの液滴吐出ヘッドを用いて形成される請求項５に記載の電子デバイス。
  7. 前記複数の薄膜素子が、センサと、アクチュエータと、により構成されている請求項１乃至６いずれか一項に記載の電子デバイス。
  8. 前記複数の薄膜素子が、センサと、発電素子と、により構成されている請求項１乃至６いずれか一項に記載の電子デバイス。
  9. 前記複数の薄膜素子が、発電素子と、蓄電素子と、により構成されている請求項１乃至６いずれか一項に記載の電子デバイス。
  10. 基板上にマルチノズルの液滴吐出ヘッドを用いて、複数の薄膜素子を形成する工程を有しており、
    前記薄膜素子は、正の圧電効果、逆の圧電効果、電荷蓄積、半導体性、導電性から選択されたいずれかの機能の薄膜部を有しており、
    前記複数の薄膜素子は、２以上の異なる機能の薄膜部を含むことを特徴とする電子デバイスの製造方法。
JP2013103357A 2013-05-15 2013-05-15 電子デバイスの製造方法 Expired - Fee Related JP6260108B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013103357A JP6260108B2 (ja) 2013-05-15 2013-05-15 電子デバイスの製造方法
US14/278,085 US20140340854A1 (en) 2013-05-15 2014-05-15 Electronic device and method of manufacturing the electronic device
US15/094,256 US20160221033A1 (en) 2013-05-15 2016-04-08 Electronic device and method of manufacturing the electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013103357A JP6260108B2 (ja) 2013-05-15 2013-05-15 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014225531A true JP2014225531A (ja) 2014-12-04
JP6260108B2 JP6260108B2 (ja) 2018-01-17

Family

ID=51895621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103357A Expired - Fee Related JP6260108B2 (ja) 2013-05-15 2013-05-15 電子デバイスの製造方法

Country Status (2)

Country Link
US (2) US20140340854A1 (ja)
JP (1) JP6260108B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042566A (ja) 2014-08-18 2016-03-31 株式会社リコー 電気機械変換膜の製造方法、電気機械変換素子の製造方法、液体吐出ヘッド及び画像形成装置
JP6686444B2 (ja) 2016-01-07 2020-04-22 株式会社リコー Ｐｚｔ膜積層構造体、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置及びｐｚｔ膜積層構造体の製造方法
JP6690253B2 (ja) 2016-01-22 2020-04-28 株式会社リコー Ｐｚｔ前駆体溶液及びその製造方法、ｐｚｔ膜の製造方法、電気機械変換素子の製造方法、液体吐出ヘッドの製造方法
US10105951B2 (en) 2016-02-05 2018-10-23 Ricoh Company, Ltd. Liquid discharge apparatus, head drive control device, recording medium, and actuator drive control device
JP2017199892A (ja) 2016-02-17 2017-11-02 株式会社リコー 電気−機械変換素子とその製造方法、電気−機械変換素子を備えた液体吐出ヘッドおよび液体吐出装置
JP6555409B2 (ja) 2016-03-03 2019-08-07 株式会社リコー 液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
JP6720669B2 (ja) 2016-04-22 2020-07-08 株式会社リコー 電気機械変換装置、センサ、アクチュエータ、及びそれらの製造方法、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
LU100270B1 (en) * 2017-05-05 2018-12-03 Luxembourg Inst Science & Tech List Inkjet printing process
CN108744987B (zh) * 2018-06-20 2023-09-01 华北电力大学 一种用于气体膜分离的补水微结构以及系统
LU100971B1 (en) * 2018-10-25 2020-04-27 Luxembourg Inst Science & Tech List Inkjet printing process
US11145803B2 (en) 2019-07-30 2021-10-12 Ricoh Company, Ltd. Piezoelectric element substrate, bonded substrate, liquid discharge head, liquid discharge unit, and liquid discharge apparatus
CN113539812B (zh) * 2021-07-14 2024-04-26 湘潭大学 一种同质种子层调控氧化铪基铁电薄膜电学性能的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265900A (ja) * 2003-01-22 2004-09-24 National Institute Of Advanced Industrial & Technology 圧電素子およびその製造方法
JP2006333328A (ja) * 2005-05-30 2006-12-07 Semiconductor Energy Lab Co Ltd 無線チップ及びそれを用いたセンサ
JP2010216846A (ja) * 2009-03-13 2010-09-30 Panasonic Electric Works Co Ltd センサデバイス
JP2010251590A (ja) * 2009-04-17 2010-11-04 Seiko Epson Corp 半導体装置とその製造方法
JP2010274620A (ja) * 2009-06-01 2010-12-09 Ricoh Co Ltd 液体吐出ヘッドおよび画像形成装置
JP2011061413A (ja) * 2009-09-09 2011-03-24 Toshiba Lighting & Technology Corp 発光スピーカ装置および音声器具
JP2011069402A (ja) * 2009-09-24 2011-04-07 Ntn Corp 発電機能付き軸受装置及びこれを用いた車両用軸受装置
JP2011182210A (ja) * 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置
JP2011193665A (ja) * 2010-03-16 2011-09-29 Nec Corp 発電システム
JP2013080886A (ja) * 2011-10-04 2013-05-02 Fujifilm Corp 圧電体素子及びその製造方法
JP2014127681A (ja) * 2012-12-27 2014-07-07 Stanley Electric Co Ltd 圧電式回転角センサの分極方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530652B1 (en) * 1998-12-30 2003-03-11 Samsung Electronics Co., Ltd. Micro actuator and ink jet printer head manufactured using the same
JP2005144893A (ja) * 2003-11-17 2005-06-09 Ricoh Co Ltd インクジェット記録装置および画像形成装置
WO2006000731A1 (fr) * 2004-06-14 2006-01-05 Stmicroelectronics Sa Microcommutateur a commande piezoelectrique
US7586238B2 (en) * 2006-08-17 2009-09-08 Freescale Semiconductor, Inc. Control and testing of a micro electromechanical switch having a piezo element
US8348387B2 (en) * 2007-11-26 2013-01-08 Kuwait University Pagewidth inkjet printer with multiple aligned print heads
CN103210515B (zh) * 2010-09-15 2015-06-03 株式会社理光 机电转换器件及其制造方法及液滴排出头和液滴排出设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265900A (ja) * 2003-01-22 2004-09-24 National Institute Of Advanced Industrial & Technology 圧電素子およびその製造方法
JP2006333328A (ja) * 2005-05-30 2006-12-07 Semiconductor Energy Lab Co Ltd 無線チップ及びそれを用いたセンサ
JP2010216846A (ja) * 2009-03-13 2010-09-30 Panasonic Electric Works Co Ltd センサデバイス
JP2010251590A (ja) * 2009-04-17 2010-11-04 Seiko Epson Corp 半導体装置とその製造方法
JP2010274620A (ja) * 2009-06-01 2010-12-09 Ricoh Co Ltd 液体吐出ヘッドおよび画像形成装置
JP2011061413A (ja) * 2009-09-09 2011-03-24 Toshiba Lighting & Technology Corp 発光スピーカ装置および音声器具
JP2011069402A (ja) * 2009-09-24 2011-04-07 Ntn Corp 発電機能付き軸受装置及びこれを用いた車両用軸受装置
JP2011182210A (ja) * 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置
JP2011193665A (ja) * 2010-03-16 2011-09-29 Nec Corp 発電システム
JP2013080886A (ja) * 2011-10-04 2013-05-02 Fujifilm Corp 圧電体素子及びその製造方法
JP2014127681A (ja) * 2012-12-27 2014-07-07 Stanley Electric Co Ltd 圧電式回転角センサの分極方法

Also Published As

Publication number Publication date
US20140340854A1 (en) 2014-11-20
JP6260108B2 (ja) 2018-01-17
US20160221033A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP6260108B2 (ja) 電子デバイスの製造方法
JP5585209B2 (ja) 電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置
US9123752B2 (en) Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric ink jet head
US8672455B2 (en) Piezoelectric element, piezoelectric actuator, droplet-ejecting head, droplet-ejecting apparatus, and method for manufacturing piezoelectric element
JP2004006645A (ja) 圧電体素子の製造方法、圧電体素子並びに液滴吐出式記録ヘッド
US9537085B2 (en) Fabrication method of electromechanical transducer film, fabrication method of electromechanical transducer element, electromechanical transducer element, liquid ejection head, and image forming apparatus
US7200907B2 (en) Method of manufacturing piezoelectric device
JP3902023B2 (ja) 圧電アクチュエータ、液滴噴射ヘッド、およびそれを用いた液滴噴射装置
JP2021524153A (ja) 多層薄膜セラミック部材を備える電気素子、それを備える電気部品、およびその用途
JP2005327920A (ja) デバイスの製造方法及びデバイス、電気光学素子
JP6287118B2 (ja) 電子デバイスの製造方法
WO2013069448A1 (ja) 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス
JP5610133B2 (ja) 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP2012069622A (ja) 圧電素子の製造方法および液体噴射ヘッドの製造方法
JP5440795B2 (ja) 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP5154605B2 (ja) 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
US20100212129A1 (en) Method for manufacturing liquid ejecting head and method for manufacturing actuator device
JP5154603B2 (ja) 電界効果トランジスタ及びその製造方法
JP2012049161A (ja) 圧電素子の製造方法、および液体噴射ヘッドの製造方法
US20210126186A1 (en) Piezoelectric Element, Liquid Ejection Head, And Printer
JP2009054618A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JP5656966B2 (ja) 電界効果トランジスタ及びその製造方法
JP6834384B2 (ja) 機能性セラミックス膜の形成方法、複合型デバイスの製造方法及び複合型デバイス
JP2021197494A (ja) 圧電素子、圧電素子応用デバイス
JP5610134B2 (ja) 液体噴射ヘッド、液体噴射装置、及び圧電素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R151 Written notification of patent or utility model registration

Ref document number: 6260108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees