JP5154603B2 - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP5154603B2 JP5154603B2 JP2010107768A JP2010107768A JP5154603B2 JP 5154603 B2 JP5154603 B2 JP 5154603B2 JP 2010107768 A JP2010107768 A JP 2010107768A JP 2010107768 A JP2010107768 A JP 2010107768A JP 5154603 B2 JP5154603 B2 JP 5154603B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- region
- field effect
- gate electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
従来の電界効果トランジスタ900は、図24に示すように、ソース電極950及びドレイン電極960と、ソース電極950とドレイン電極960との間に位置するチャネル層940と、チャネル層940の導通状態を制御するゲート電極920と、ゲート電極920とチャネル層940との間に形成され、強誘電体材料からなるゲート絶縁層930とを備える。なお、図24において、符号910は絶縁性基板を示す。
次に、図25(b)に示すように、ゲート電極920の上方から、ゾルゲル法により、BLT(Bi3.25La0.75Ti3O12)又はPZT(Pb(Zr0.4Ti0.6)O3)からなるゲート絶縁層930(200nm)を形成する。
次に、図25(c)に示すように、ゲート絶縁層930上に、RFスパッタ法により、ITOからなるチャネル層940(5nm〜15nm)を形成する。
次に、図25(d)に示すように、チャネル層940上に、電子ビーム蒸着法により、Pt(30nm)及びTi(30nm)を真空蒸着してソース電極950及びドレイン電極960を形成する。
次に、RIE法及びウェットエッチング法(HF:HCl混合液)により、素子領域を他の素子領域から分離する。
これにより、図25(e)及び図25(f)に示すような、電界効果トランジスタ900を製造することができる。
従来の電界効果トランジスタ900においては、図26に示すように、ゲート電圧が3V(VG=3V)のときのオン電流が約10−4A、オン/オフ比が1×104、電界効果移動度μFEが10cm2/Vs、メモリウインドウが約2Vの値が得られている。
この場合において、電界効果トランジスタがエンハンスメント型のトランジスタである場合には、ゲート電極に0Vの制御電圧を印加したときに電界効果トランジスタがオフ状態となるため、このようなときにチャネル領域全体が空乏化するような値に設定されていればよく、電界効果トランジスタがディプレッション型のトランジスタである場合には、ゲート電極に負の制御電圧を印加したときに電界効果トランジスタがオフ状態となるため、このようなときにチャネル領域全体が空乏化するような値に設定されていればよい。
1.実施形態1に係る電界効果トランジスタ100
図1は、実施形態1に係る電界効果トランジスタ100を説明するために示す図である。図1(a)は電界効果トランジスタ100の断面図であり、図1(b)は電界効果トランジスタ100の平面図である。
実施形態1に係る電界効果トランジスタ100は、第1工程〜第3工程をこの順序で含む電界効果トランジスタの製造方法(実施形態1に係る電界効果トランジスタの製造方法)により製造することができる。以下、工程順に説明する。
第1工程は、絶縁性基板110における一方の表面上にゲート電極120を形成する工程である(図2参照。)。
第2工程は、絶縁性基板110における一方の表面上にゲート絶縁層130を形成する工程である(図3(a)〜図3(c)参照。)。
次に、平坦化された強誘電体材料の原料を含む膜130’に熱処理を施すことにより、絶縁性基板110における一方の表面上にゲート絶縁層130を形成する(図示せず。)。
第3工程は、ゲート絶縁層130上に、ソース領域144、ドレイン領域146及びチャネル領域142を含む酸化物導電体層140を形成する工程である(図3(d)〜図4(d)参照。)。
以上のようにして製造された実施形態1に係る電界効果トランジスタ100によれば、チャネル領域142を構成する材料として酸化物導電性材料を用いているためキャリア濃度を高くすることができ、また、ゲート絶縁層130を構成する材料として強誘電体材料を用いているため低い駆動電圧で高速にスイッチングすることができ、その結果、従来の電界効果トランジスタ900の場合と同様に、大きな電流を低い駆動電圧で高速に制御することが可能となる。
実施形態1に係る電界効果トランジスタの製造方法によれば、型押し成形加工実施後、フォトリソグラフィープロセスなどの後加工プロセスを施すことなしにダイレクトに電界効果トランジスタを製造することが可能となるため、上記のように優れた電界効果トランジスタを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて製造することが可能となる。
図5は、変形例1に係る電界効果トランジスタの製造方法を説明するために示す図である。図5(a)〜図5(c)は各工程図である。
図6は、変形例2に係る電界効果トランジスタの製造方法を説明するために示す図である。図6(a)〜図6(c)は各工程図である。
図7は、変形例3に係る電界効果トランジスタの製造方法を説明するために示す図である。図7(a)〜図7(e)は各工程図である。
図8は、変形例4に係る電界効果トランジスタの製造方法を説明するために示す図である。図8(a)〜図8(e)は各工程図である。
図9は、実施形態2に係る電界効果トランジスタ200を説明するために示す図である。図9(a)は電界効果トランジスタ200の断面図であり、図9(b)は電界効果トランジスタ200の平面図である。
第1工程は、絶縁性基板210における一方の表面上にゲート電極220を形成する工程である(図10(a)参照。)。実施形態1に係る電界効果トランジスタの製造方法の場合と同じである。変形例1〜4に係る電界効果トランジスタの製造方法の場合と同じでもよい。
第2工程は、絶縁性基板210における一方の表面上に、ソース領域244に対応する領域及びドレイン領域246に対応する領域よりもチャネル領域242に対応する領域が凸となるような構造を有するゲート絶縁層230を形成する工程である(図10(b)〜図10(d)参照。)。
第3工程は、ゲート絶縁層230上に、ソース領域244、ドレイン領域246及びチャネル領域242を含む酸化物導電体層240を形成する工程である(図11(a)〜図11(d)参照。)。
図12は、実施形態3に係る電界効果トランジスタ300を説明するために示す図である。図12(a)は電界効果トランジスタ300の断面図であり、図12(b)は電界効果トランジスタ300の平面図である。
第1工程は、絶縁性基板310における一方の表面上にソース領域344、ドレイン領域346及びチャネル領域342を含む酸化物導電体層340を形成する工程である(図13(a)〜図13(c)参照。)。
第2工程は、ソース領域344、ドレイン領域346及びチャネル領域342を含む酸化物導電体層340上にゲート絶縁層330を形成する工程である(図13(d)及び図11(e)参照。)。
第3工程は、ゲート絶縁層330上に、ゲート電極320を形成する工程である(図14(a)〜図14(c)参照。)。
1.電界効果トランジスタ400の作製
図15は、実施例1に係る電界効果トランジスタの製造方法を説明するために示す図である。図15(a)〜図15(e)は各工程図である。図16は、実施例1に用いる凹凸型M11を説明するために示す図である。図17は、実施例1に用いる型押し成形加工装置700を説明するために示す図である。なお、図17中、符号710は下型、符号712は断熱板、符号714はヒーター、符号716は載置部、符号718は吸引部、符号720は上型、符号722はヒーター、符号724は固定部、符号726は石英ガラス基材を示す。
まず、図15(a)に示すように、下地Pt基板(Si基板412上にSiO2層414を形成した絶縁性基板410の全面にゲート電極としてのPt層420を形成したもの/田中貴金属製)を準備した。なお、絶縁性基板410の全面にPt層420を形成したのは、平坦型を用いて型押しする際に均一に型押しできるようにするためである。
次に、図15(b)に示すように、下地Pt基板上に、ゲート絶縁層としてのPZT層430を形成した。PZT層430の形成は、下地Pt基板上に、強誘電体材料の原料を含む溶液としてのPZTゾルゲル溶液(三菱マテリアル製)を2500rpm・25秒のスピンコート条件で塗布し、ホットプレート上で220℃・5分で乾燥させる操作を4回繰り返した後、ホットプレート上で350℃・10分で仮焼成し、さらには、RTA装置を用いて650℃・20分の条件でPZT層を結晶化させることにより行った。
次に、5分のUV洗浄(λ=254nm)によりPZT基板から有機残渣を除去した後、図15(c)に示すように、酸化物導電性材料の原料を含む膜としてのITO層440’を形成した。ITO層440’の形成は、PZT層430上に、酸化物導電性材料の原料を含む溶液としてのITOゾルゲル溶液(高純度化学製/原液:希釈剤=1:1.5)を2500rpm・25秒のスピンコート条件で塗布し、ホットプレート上で150℃・5分の条件で乾燥させることにより行った。なお、ITOゾルゲル溶液には、完成時にチャネル領域のキャリア濃度が1×1018cm−3〜1×1021cm−3の範囲内になるような濃度の不純物が添加されている。
その後、ITO層440’の離型性を向上させる目的でITO層440’上に離型剤HD−1101(ダイキン化成製)をスピンコートにより塗布した後、ホットプレート上で60℃・5分の条件で乾燥させた。なお、型側の離型処理は、ディップコートタイプ離型剤ZH−1101(ダイキン化成製)により行った。
次に、ホットプレート上で400℃・10分の条件でITO層440’の焼成を行い、その後、RTA装置を用いて650℃・30分(前半15分酸素雰囲気、後半の15分窒素雰囲気)の条件でITO層膜440’を加熱してITO層を結晶化させ、結晶化されたITO層440を形成した。
(1)電界効果トランジスタ400の構造
図18は、実施例1に係る電界効果トランジスタ400を説明するために示す図である。図18(a)は電界効果トランジスタ400の断面図であり、図18(b)は電気的測定を行っているときの電界効果トランジスタ400の平面図であり、図18(c)は電気的測定を行っているときの電界効果トランジスタ400の断面図である。
得られた電界効果トランジスタ400におけるITO層焼成工程前のITO層440’及びITO層焼成工程後のITO層440の状態をレーザー顕微鏡OLS−3000(オリンパス製)及びSPM(SII・ナノテクノロジー製)を用いて観察した。
まず、ITO層440の端部を1%フッ酸によりウェットエッチングし、下部のPt電極420を露出させ、ゲート電極用のプローブを押し当てた。その後、図18(b)及び図18(c)に示すように、チャネル領域442を挟む位置にある2つのソース/ドレイン領域444のそれぞれにソース用プローブ及びドレイン用プローブを押し当てた(図18中、符号IV1をご参照。)。
その後、電界効果トランジスタ400における電気特性(ドレイン電流IDとゲート電圧VGとの間のID−VG特性、ドレイン電流IDとドレイン電圧VDとの間のID−VD特性)を半導体パラメータアナライザー(アジレント製)を用いて測定した。
1.電界効果トランジスタ500の作製
図21は、実施例2に用いる凹凸型M12を説明するために示す図である。
型押し成形加工工程を実施する際に図21に示す凹凸型M12を用いたこと以外は、実施例1の場合と同様にして、実施例2に係る電界効果トランジスタ500を製造した。
(1)電界効果トランジスタ500の表面状態
得られた電界効果トランジスタ500におけるITO層焼成工程前のITO層及びITO層焼成工程後のITO層の状態をレーザー顕微鏡OLS−3000(オリンパス製)及びSEM(日立HT/S−4100)を用いて観察した。
実施例1の場合と同様にして、実施例2に係る電界効果トランジスタ500の電気特性を評価した。但し、実施例2においては、実験の都合上、図18(b)及び図18(c)に示す符号IV1で示すように電気的特性を測定することができなかったため、図18(b)及び図18(c)に示す符号IV2で示すようにして電気的特性を測定した。すなわち、実施例2で電気特性を測定する対象の電界効果トランジスタは、電界効果トランジスタ500ではなく、図18(b)及び図18(c)に示す「ソース/ドレイン領域」に対応する領域(層厚75nmのITO層)がチャネル領域に対応し、2つの測定端子がソース電極及びドレイン電極に対応する電界効果トランジスタ500a(図示せず。)である。
Claims (12)
- ソース領域及びドレイン領域並びにチャネル領域を含む酸化物導電体層と、
前記チャネル領域の導通状態を制御するゲート電極と、
前記ゲート電極と前記チャネル領域との間に形成され強誘電体材料又は常誘電体材料からなるゲート絶縁層とを備え、
前記チャネル領域の層厚は、前記ソース領域の層厚及び前記ドレイン領域の層厚よりも薄く、かつ
前記チャネル領域の層厚が前記ソース領域の層厚及び前記ドレイン領域の層厚よりも薄い前記酸化物導電体層は、型押し成形技術を用いて形成されたものであることを特徴とする
電界効果トランジスタ。 - 前記チャネル領域のキャリア濃度及び層厚は、前記電界効果トランジスタがオフ状態のときに、前記チャネル領域全体が空乏化するような値に設定され、かつ
前記チャネル領域のキャリア濃度は、1×10 18 cm −3 〜1×10 21 cm −3 の範囲内にあり、
前記チャネル領域の層厚は、5nm〜100nmの範囲内にあることを特徴とする
請求項1に記載の電界効果トランジスタ。 - ソース領域及びドレイン領域並びにチャネル領域を含む酸化物導電体層と、前記チャネル領域の導通状態を制御するゲート電極と、前記ゲート電極と前記チャネル領域との間に形成され強誘電体材料又は常誘電体材料からなるゲート絶縁層とを備え、前記チャネル領域の層厚は、前記ソース領域の層厚及び前記ドレイン領域の層厚よりも薄い電界効果トランジスタを製造するための電界効果トランジスタの製造方法であって、
前記チャネル領域の層厚が前記ソース領域の層厚及び前記ドレイン領域の層厚よりも薄い前記酸化物導電体層を、型押し成形技術を用いて形成することを特徴とする
電界効果トランジスタの製造方法。 - 固体基板における一方の表面上に前記ゲート電極を形成する第1工程と、
強誘電体材料又は常誘電体材料の原料を含む溶液を前記固体基板における一方の表面上に塗布して強誘電体材料又は常誘電体材料の原料を含む膜を形成した後、熱処理を施すことにより、前記固体基板における一方の表面上に前記ゲート絶縁層を形成する第2工程と、
酸化物導電性材料の原料を含む溶液を前記ゲート絶縁層上に塗布することにより酸化物導電性材料の原料を含む膜を形成した後、前記ソース領域に対応する領域及び前記ドレイン領域に対応する領域よりも前記チャネル領域に対応する領域が凸となるように形成された凹凸型を用いて、前記酸化物導電性材料の原料を含む膜に対して型押し成形加工を行い、さらにその後、熱処理を施すことにより、前記ソース領域、前記ドレイン領域及び前記チャネル領域を形成する第3工程とをこの順序で含むことを特徴とする
請求項3に記載の電界効果トランジスタの製造方法。 - 固体基板における一方の表面上に前記ゲート電極を形成する第1工程と、
強誘電体材料又は常誘電体材料の原料を含む溶液を前記固体基板における一方の表面上に塗布して強誘電体材料又は常誘電体材料の原料を含む膜を形成した後、前記チャネル領域に対応する領域よりも前記ソース領域に対応する領域及び前記ドレイン領域に対応する領域が凸となるように形成された凹凸型を用いて前記強誘電体材料又は常誘電体材料の原料を含む膜に対して型押し成形加工を行い、さらにその後、熱処理を施すことにより、前記ソース領域に対応する領域及び前記ドレイン領域に対応する領域よりも前記チャネル領域に対応する領域が凸となるような構造を有する前記ゲート絶縁層を形成する第2工程と、
酸化物導電性材料の原料を含む溶液を前記固体基板における一方の表面上に塗布して酸化物導電性材料の原料を含む膜を形成した後、平坦型を用いて前記酸化物導電性材料の原料を含む膜に対して型押し加工を行い、さらにその後、熱処理を施すことにより、前記ソース領域、前記ドレイン領域及びチャネル領域を形成する第3工程とをこの順序で含むことを特徴とする
請求項3に記載の電界効果トランジスタの製造方法。 - 前記第3工程においては、型押し成形技術を用いて前記酸化物導電性材料の原料を含む膜の一部を除去することにより素子分離する工程を含むことを特徴とする
請求項3又は請求項4に記載の電界効果トランジスタの製造方法。 - 前記第1工程においては、前記ゲート電極を形成する部分にコンタクトプリンティング法を用いてめっき触媒物質を付着し、その後、当該めっき触媒物質が付着した領域に無電解めっきを施すことにより前記ゲート電極を形成することを特徴とする
請求項3又は請求項4に記載の電界効果トランジスタの製造方法。 - 前記第1工程においては、前記ゲート電極を形成する部分にコンタクトプリンティング法を用いて親液化処理を施し、その後、当該親液化処理を施した領域にゲート電極の原料を含むインクを供給し、さらにその後、熱処理を施すことにより前記ゲート電極を形成することを特徴とする
請求項3又は請求項4に記載の電界効果トランジスタの製造方法。 - 固体基板における一方の表面上に、酸化物導電性材料の原料を含む溶液を塗布することにより酸化物導電性材料の原料を含む膜を形成した後、前記ソース領域に対応する領域及び前記ドレイン領域に対応する領域よりも前記チャネル領域に対応する領域が凸となるように形成された凹凸型を用いて、前記酸化物導電性材料の原料を含む膜に対して型押し成形加工を行い、さらにその後、熱処理を施すことにより、前記ソース領域、前記ドレイン領域及び前記チャネル領域を形成する第1工程と、
強誘電体材料又は常誘電体材料の原料を含む溶液を前記固体基板における一方の表面上に塗布して強誘電体材料又は常誘電体材料の原料を含む膜を形成した後、平坦型を用いて前記強誘電体材料又は常誘電体材料の原料を含む膜に対して型押し加工を行い、さらにその後、熱処理を施すことにより、前記ゲート絶縁層を形成する第2工程と、
前記ゲート絶縁層上に、前記ゲート電極を形成する第3工程とをこの順序で含むことを特徴とする
請求項3に記載の電界効果トランジスタの製造方法。 - 前記第1工程においては、型押し成形技術を用いて前記酸化物導電性材料の原料を含む膜の一部を除去することにより素子分離する工程を含むことを特徴とする
請求項9に記載の電界効果トランジスタの製造方法。 - 前記第3工程においては、前記ゲート電極を形成する部分に、コンタクトプリンティング法を用いてめっき触媒物質を付着し、その後、当該めっき触媒物質が付着した領域に無電解めっきを施すことにより前記ゲート電極を形成することを特徴とする
請求項9に記載の電界効果トランジスタの製造方法。 - 前記第3工程においては、前記ゲート電極を形成する部分にコンタクトプリンティング法を用いて親液化処理を施し、その後、当該親液化処理を施した領域にゲート電極の原料を含む原料を含むインクを供給し、さらにその後、熱処理を施すことにより前記ゲート電極を形成することを特徴とする
請求項9に記載の電界効果トランジスタの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010107768A JP5154603B2 (ja) | 2010-05-07 | 2010-05-07 | 電界効果トランジスタ及びその製造方法 |
CN201180021920.6A CN102870245B (zh) | 2010-05-07 | 2011-05-06 | 功能设备的制造方法、场效应晶体管和薄膜晶体管 |
US13/696,551 US9202895B2 (en) | 2010-05-07 | 2011-05-06 | Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric inkjet head |
KR1020127031785A KR101442943B1 (ko) | 2010-05-07 | 2011-05-06 | 기능성 디바이스의 제조방법, 강유전체 재료층의 제조방법, 전계 효과 트렌지스터의 제조방법, 및 박막 트랜지스터, 전계 효과 트렌지스터, 및 전압식 잉크젯 헤드 |
PCT/JP2011/060581 WO2011138958A1 (ja) | 2010-05-07 | 2011-05-06 | 機能性デバイスの製造方法、強誘電体材料層の製造方法、電界効果トランジスタの製造方法、並びに薄膜トランジスタ、電界効果トランジスタ、及び圧電式インクジェットヘッド |
TW100116093A TWI514585B (zh) | 2010-05-07 | 2011-05-06 | A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head |
US14/531,723 US9123752B2 (en) | 2010-05-07 | 2014-11-03 | Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric ink jet head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010107768A JP5154603B2 (ja) | 2010-05-07 | 2010-05-07 | 電界効果トランジスタ及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265997A Division JP5656966B2 (ja) | 2012-12-05 | 2012-12-05 | 電界効果トランジスタ及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011238715A JP2011238715A (ja) | 2011-11-24 |
JP2011238715A5 JP2011238715A5 (ja) | 2012-10-11 |
JP5154603B2 true JP5154603B2 (ja) | 2013-02-27 |
Family
ID=45326386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010107768A Expired - Fee Related JP5154603B2 (ja) | 2010-05-07 | 2010-05-07 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5154603B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6470352B2 (ja) * | 2012-10-18 | 2019-02-13 | 出光興産株式会社 | 酸化物半導体薄膜 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058837A (ja) * | 1998-08-05 | 2000-02-25 | Sanyo Electric Works Ltd | 半導体素子及びその製造方法 |
JP4767616B2 (ja) * | 2005-07-29 | 2011-09-07 | 富士フイルム株式会社 | 半導体デバイスの製造方法及び半導体デバイス |
US7989361B2 (en) * | 2006-09-30 | 2011-08-02 | Samsung Electronics Co., Ltd. | Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof |
JP4388544B2 (ja) * | 2006-12-19 | 2009-12-24 | セイコーエプソン株式会社 | 半導体装置の製造方法、電気光学装置および電子機器 |
JP2009218295A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 薄膜トランジスタ、その製造方法、アクティブマトリクス型薄膜トランジスタアレイ及びアクティブマトリクス駆動表示装置 |
-
2010
- 2010-05-07 JP JP2010107768A patent/JP5154603B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011238715A (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9123752B2 (en) | Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric ink jet head | |
JP5198506B2 (ja) | 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド | |
KR101590280B1 (ko) | 적층 구조체, 강유전체 게이트 박막 트랜지스터 및 강유전체 박막 캐패시터 | |
JP6260108B2 (ja) | 電子デバイスの製造方法 | |
JP2001511600A (ja) | 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程 | |
JP5901942B2 (ja) | 機能性デバイスの製造方法及び機能性デバイスの製造装置 | |
KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
WO2013069448A1 (ja) | 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス | |
JP5154605B2 (ja) | 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド | |
JP5154603B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
WO2011138941A1 (ja) | 電界効果トランジスター及びメモリー装置 | |
JPWO2012033106A1 (ja) | メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法 | |
JP5615894B2 (ja) | 薄膜トランジスタの製造方法、アクチュエーターの製造方法及び光学デバイスの製造方法、並びに薄膜トランジスタ及び圧電式インクジェットヘッド | |
JP5656966B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
TW200406817A (en) | Semiconductor device and method of manufacturing the same | |
JP5575864B2 (ja) | 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド | |
JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
US7015523B2 (en) | Ferroelectric memory structure and fabrication method thereof | |
CN114023696A (zh) | 一种铁电场效应晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120416 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120828 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5154603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |