JP2000058837A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2000058837A JP2000058837A JP10221499A JP22149998A JP2000058837A JP 2000058837 A JP2000058837 A JP 2000058837A JP 10221499 A JP10221499 A JP 10221499A JP 22149998 A JP22149998 A JP 22149998A JP 2000058837 A JP2000058837 A JP 2000058837A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- conductivity type
- thickness
- layer
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 高温環境に強く、かつ透明である。
【解決手段】 透明絶縁基板１１上にＮｉに対し１％の
Ｌｉを含むＮｉアルコキシドを塗布し、これに対し、フ
ォトレジスト法によりパターニングした後、５００〜６
００℃程度で焼結してＮｉＯ（１％Ｌｉ）のソース領域
１５、ドレイン領域１６、チャネル領域１７を形成する
（Ｃ）、Ｔｉアルコキシドを塗布し、パターニングし、
５００〜６００℃で焼結してＴｉＯ2 のゲート領域１８
とＮｉＴｉＯ3 のゲート絶縁膜２４を形成する。領域１
５，１６，１８の各厚さは１０〜２００ｎｍとされる。
ＩＴＯの電極２１，２２，２３を各領域に形成する。
Ｌｉを含むＮｉアルコキシドを塗布し、これに対し、フ
ォトレジスト法によりパターニングした後、５００〜６
００℃程度で焼結してＮｉＯ（１％Ｌｉ）のソース領域
１５、ドレイン領域１６、チャネル領域１７を形成する
（Ｃ）、Ｔｉアルコキシドを塗布し、パターニングし、
５００〜６００℃で焼結してＴｉＯ2 のゲート領域１８
とＮｉＴｉＯ3 のゲート絶縁膜２４を形成する。領域１
５，１６，１８の各厚さは１０〜２００ｎｍとされる。
ＩＴＯの電極２１，２２，２３を各領域に形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、整流作用、能動
作用を有し、特に耐熱性が高い、半導体素子及びその製
造方法に関する。
作用を有し、特に耐熱性が高い、半導体素子及びその製
造方法に関する。
【０００２】
【従来の技術】従来の半導体素子はシリコン半導体より
なるバイポーラトランジスタ、あるいはＭＯＳＦＥＴ、
あるいはＧａＡｓなどの半導体化合物よりなるバイポー
ラトランジスタなどが主に用いられている。これら従来
の半導体素子の動作可能な温度は２００℃程度までであ
り、これ以上高温な状況では使用が困難であった。
なるバイポーラトランジスタ、あるいはＭＯＳＦＥＴ、
あるいはＧａＡｓなどの半導体化合物よりなるバイポー
ラトランジスタなどが主に用いられている。これら従来
の半導体素子の動作可能な温度は２００℃程度までであ
り、これ以上高温な状況では使用が困難であった。
【０００３】また液晶駆動用トランジスタは、その面積
をなるべく小にするような研究がなされているが、トラ
ンジスタ自体に透光性をもたせ、画面を明るくするよう
な研究はなされていなかった。金属酸化物のＮｉＯはＰ
形の導電特性を示し、ＴｉＯ2 はＮ形の導電特性を示す
ことが知られている。しかしキャリア濃度が低いから、
半導体素子としては使用不可能とされていた。金属酸化
物単体として、各種ガスを検知するセンサ素子として使
用され、その研究もなされている。
をなるべく小にするような研究がなされているが、トラ
ンジスタ自体に透光性をもたせ、画面を明るくするよう
な研究はなされていなかった。金属酸化物のＮｉＯはＰ
形の導電特性を示し、ＴｉＯ2 はＮ形の導電特性を示す
ことが知られている。しかしキャリア濃度が低いから、
半導体素子としては使用不可能とされていた。金属酸化
物単体として、各種ガスを検知するセンサ素子として使
用され、その研究もなされている。
【０００４】
【発明が解決しようとする課題】この発明の目的は比較
的高い温度環境下でも使用可能な半導体素子及びその製
造方法を提供することにある。この発明の他の目的は高
い温度環境で使用可能であり、かつ透光性を有する半導
体素子及びその製造方法を提供することにある。
的高い温度環境下でも使用可能な半導体素子及びその製
造方法を提供することにある。この発明の他の目的は高
い温度環境で使用可能であり、かつ透光性を有する半導
体素子及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】この発明の半導体素子に
よれば、絶縁基板上に厚さが５００ｎｍ以下の第１導電
形の金属酸化物層が形成され、その第１導電形の金属酸
化物層と一部が重なって、厚さが５００ｎｍ以下の第２
導電形の金属酸化物層が上記絶縁基板に形成される。
よれば、絶縁基板上に厚さが５００ｎｍ以下の第１導電
形の金属酸化物層が形成され、その第１導電形の金属酸
化物層と一部が重なって、厚さが５００ｎｍ以下の第２
導電形の金属酸化物層が上記絶縁基板に形成される。
【０００６】
【発明の実施の形態】以下この発明によるＦＥＴをその
製造方法と共に説明する。図１Ａに示すように絶縁基板
１１が用意される。この例では絶縁基板１１は石英、ガ
ラスなどの透明材よりなる基板本体１２上に厚さが１０
〜５００ｎｍ、好ましくは１００〜２００ｎｍのＰ型金
属酸化物層１３が形成されて構成されている。つまり、
この絶縁基板１１の一面は金属酸化物層１３の面とされ
ている。
製造方法と共に説明する。図１Ａに示すように絶縁基板
１１が用意される。この例では絶縁基板１１は石英、ガ
ラスなどの透明材よりなる基板本体１２上に厚さが１０
〜５００ｎｍ、好ましくは１００〜２００ｎｍのＰ型金
属酸化物層１３が形成されて構成されている。つまり、
この絶縁基板１１の一面は金属酸化物層１３の面とされ
ている。
【０００７】この絶縁基板１１上に図１Ｂに示すように
厚さが１０〜５００ｎｍ、好ましくは１００〜２００ｎ
ｍのＰ形金属酸化物層１４が形成される。このＰ形金属
酸化物層１４のキャリア濃度は金属酸化物層１３のそれ
よりも大とされ、導電率が１桁以上高くされている。例
えば金属酸化物層１３はＮｉＯであり、Ｐ形金属酸化物
層１４はＮｉＯ（Ｌｉ１％）、つまりＮｉＯ中でＬｉが
１％ドープされたものである。例えばニッケル（Ｎｉ）
をエトキシエタノールに金属濃度が０．２〜０．６ｍｏ
ｌ／ｌ程度に溶したＮｉアルコキシドを塗布し、その
後、酸素雰囲気中で焼結することによりＮｉＯ層を得
る。この場合の前記Ｎｉアルコキシド中のＮｉに対し、
１％のＬｉを、そのＮｉアルコキシドに混入する。
厚さが１０〜５００ｎｍ、好ましくは１００〜２００ｎ
ｍのＰ形金属酸化物層１４が形成される。このＰ形金属
酸化物層１４のキャリア濃度は金属酸化物層１３のそれ
よりも大とされ、導電率が１桁以上高くされている。例
えば金属酸化物層１３はＮｉＯであり、Ｐ形金属酸化物
層１４はＮｉＯ（Ｌｉ１％）、つまりＮｉＯ中でＬｉが
１％ドープされたものである。例えばニッケル（Ｎｉ）
をエトキシエタノールに金属濃度が０．２〜０．６ｍｏ
ｌ／ｌ程度に溶したＮｉアルコキシドを塗布し、その
後、酸素雰囲気中で焼結することによりＮｉＯ層を得
る。この場合の前記Ｎｉアルコキシド中のＮｉに対し、
１％のＬｉを、そのＮｉアルコキシドに混入する。
【０００８】このＰ形金属酸化物層１４に対して、パタ
ーニングを行い、所望の形状のソース領域１５とドレイ
ン領域１６とを図１Ｃに示すように形成するソース領域
１５とドレイン領域１６とは薄いチャネル領域１７で連
結されている。例えばＬｉを含むＮｉアルコキシドを絶
縁基板１１上に塗布後、その塗布層をパターニングし、
初期乾燥し、その後、焼結して、ＮｉＯ（Ｌｉ１％）の
ソース領域１５、ドレイン領域１６、チャネル領域１７
を形成する。
ーニングを行い、所望の形状のソース領域１５とドレイ
ン領域１６とを図１Ｃに示すように形成するソース領域
１５とドレイン領域１６とは薄いチャネル領域１７で連
結されている。例えばＬｉを含むＮｉアルコキシドを絶
縁基板１１上に塗布後、その塗布層をパターニングし、
初期乾燥し、その後、焼結して、ＮｉＯ（Ｌｉ１％）の
ソース領域１５、ドレイン領域１６、チャネル領域１７
を形成する。
【０００９】次にＮ形の金属酸化物層１８をソース領域
１５とドレイン領域１６との間のくぼみのチャネル領域
１７上を埋めるように形成する。例えば金属濃度が０．
２〜０．６ｍｏｌ／ｌ程度のＴｉアルコキシドを図１Ｄ
に示すように塗布して、その塗布層１９を形成し、これ
に対して所望のパターニングを行った後、初期乾燥を行
い、更に焼結すればよい。このようにして図１Ｅに示す
ようにチャネル領域１７上にゲート領域がＮ形の金属酸
化物層１８で形成される。
１５とドレイン領域１６との間のくぼみのチャネル領域
１７上を埋めるように形成する。例えば金属濃度が０．
２〜０．６ｍｏｌ／ｌ程度のＴｉアルコキシドを図１Ｄ
に示すように塗布して、その塗布層１９を形成し、これ
に対して所望のパターニングを行った後、初期乾燥を行
い、更に焼結すればよい。このようにして図１Ｅに示す
ようにチャネル領域１７上にゲート領域がＮ形の金属酸
化物層１８で形成される。
【００１０】図１Ｆ、Ｇに示すように、ソース領域１５
上、ドレイン領域１６上、ゲート領域１８上にそれぞ
れ、ＩＴＯのごとき透明電極２１，２２，２３が形成さ
れる。前記ＮｉやＴｉの金属溶液としては、アルコキシ
ドの他、酸またはアルカリ溶液に溶したものでもよい。
その塗布はディップ・スピンコート法によると、膜厚が
均一になってよいが、膜厚が多少不均一になるがスプレ
ー法によってもよい。パターニングは塗布膜に対して行
う場合は、フォトレジスト法（ウエットエッチング法）
がやり易い。焼結後にパターニングを行う場合は、プラ
ズマエッチング法（ドライエッチング法）による。前記
焼結温度は５００〜６００℃程度で１０分間程度でよ
い。７００℃以上にするとガラス基板１１の場合はガラ
スが軟化する。
上、ドレイン領域１６上、ゲート領域１８上にそれぞ
れ、ＩＴＯのごとき透明電極２１，２２，２３が形成さ
れる。前記ＮｉやＴｉの金属溶液としては、アルコキシ
ドの他、酸またはアルカリ溶液に溶したものでもよい。
その塗布はディップ・スピンコート法によると、膜厚が
均一になってよいが、膜厚が多少不均一になるがスプレ
ー法によってもよい。パターニングは塗布膜に対して行
う場合は、フォトレジスト法（ウエットエッチング法）
がやり易い。焼結後にパターニングを行う場合は、プラ
ズマエッチング法（ドライエッチング法）による。前記
焼結温度は５００〜６００℃程度で１０分間程度でよ
い。７００℃以上にするとガラス基板１１の場合はガラ
スが軟化する。
【００１１】前記ゲート領域１８を焼結する際に、図１
Ｈに拡大して示すように、ゲート領域１８とソース領域
１５、ドレイン領域１６及びチャネル領域１７との各接
触面に両金属酸化物の化合物、この例ではＮｉＴｉＯ3
よりなる金属酸化絶縁膜（ゲート絶縁膜）２４が生成さ
れ、ＭＯＳ構造が得られる。ゲート絶縁膜２４としては
このように接触面の両側の金属酸化物を化合物化するこ
となく、図１Ｃに示した状態で、ゲート絶縁膜用の金属
溶液を塗布し、初期乾燥を行い、更に酸素雰囲気で結晶
化してゲート絶縁膜２４を形成し、そのゲート絶縁膜に
パターニングし、その後、ゲート用金属溶液を塗布し、
初期乾燥し、結晶化し、更にパターニングを行ってゲー
ト領域１８を形成してもよい。
Ｈに拡大して示すように、ゲート領域１８とソース領域
１５、ドレイン領域１６及びチャネル領域１７との各接
触面に両金属酸化物の化合物、この例ではＮｉＴｉＯ3
よりなる金属酸化絶縁膜（ゲート絶縁膜）２４が生成さ
れ、ＭＯＳ構造が得られる。ゲート絶縁膜２４としては
このように接触面の両側の金属酸化物を化合物化するこ
となく、図１Ｃに示した状態で、ゲート絶縁膜用の金属
溶液を塗布し、初期乾燥を行い、更に酸素雰囲気で結晶
化してゲート絶縁膜２４を形成し、そのゲート絶縁膜に
パターニングし、その後、ゲート用金属溶液を塗布し、
初期乾燥し、結晶化し、更にパターニングを行ってゲー
ト領域１８を形成してもよい。
【００１２】図１Ｉに示すように、絶縁基板１１上に第
１導電形の金属酸化物層３１を形成し、この金属酸化物
層３１と一部重ねて、第２導電形の金属酸化物層３２を
絶縁基板１１上に形成して、第１、第２導電形の金属酸
化物層３１，３２の接触面にＰＮ接合が生成され、整流
特性をもつ半導体素子を形成することができる。第１、
第２導電形の金属酸化物層３１，３２の形成は、先に述
べたソース領域１５、ゲート領域１８などの形成と同様
の手法で行うことができる。
１導電形の金属酸化物層３１を形成し、この金属酸化物
層３１と一部重ねて、第２導電形の金属酸化物層３２を
絶縁基板１１上に形成して、第１、第２導電形の金属酸
化物層３１，３２の接触面にＰＮ接合が生成され、整流
特性をもつ半導体素子を形成することができる。第１、
第２導電形の金属酸化物層３１，３２の形成は、先に述
べたソース領域１５、ゲート領域１８などの形成と同様
の手法で行うことができる。
【００１３】なおバルク状の金属酸化物は薄くても０．
１ｍｍ以上であり、その焼結には１０００℃以上の高温
を必要とし、ガラス基板に形成することはできない。ま
た界面に絶縁物ができてＰＮ接合が得られない。Ｐ形金
属酸化物としてはＮｉＯのみならず、ＣｕＯ2 、Ｃｏ2
Ｏ3 などを用いてもよい、Ｎ形金属酸化物としてはＴｉ
Ｏ2 のみならず、ＢａＯ、ＴｉＢａＯなどを用いてもよ
い。
１ｍｍ以上であり、その焼結には１０００℃以上の高温
を必要とし、ガラス基板に形成することはできない。ま
た界面に絶縁物ができてＰＮ接合が得られない。Ｐ形金
属酸化物としてはＮｉＯのみならず、ＣｕＯ2 、Ｃｏ2
Ｏ3 などを用いてもよい、Ｎ形金属酸化物としてはＴｉ
Ｏ2 のみならず、ＢａＯ、ＴｉＢａＯなどを用いてもよ
い。
【００１４】
【発明の効果】以上述べたようにこの発明によれば金属
酸化物半導体で半導体素子を構成しているため、例えば
３００℃程度の高温度環境下でも正常動作可動である。
また金属酸化物層の厚さを１０〜２００ｎｍとすること
ができ、このように薄いものでは、可視光で６０％以上
と大きな透過率が得られ、例えば液晶駆動用に用いれ
ば、液晶パネルの画面を従来より明るくすることができ
る。
酸化物半導体で半導体素子を構成しているため、例えば
３００℃程度の高温度環境下でも正常動作可動である。
また金属酸化物層の厚さを１０〜２００ｎｍとすること
ができ、このように薄いものでは、可視光で６０％以上
と大きな透過率が得られ、例えば液晶駆動用に用いれ
ば、液晶パネルの画面を従来より明るくすることができ
る。
【００１５】また金属酸化物層を例えばスパッタ法によ
り直接形成してもよい。しかし、前述したようにスピン
コート法、スプレー法、ディップ法などの溶液塗布法に
より、金属溶液を塗布した後、低温焼結して金属酸化物
層とする場合は、スパッタ装置と比較して非常に安価な
製造装置で製造することができ、かつ量産にも適してい
る。
り直接形成してもよい。しかし、前述したようにスピン
コート法、スプレー法、ディップ法などの溶液塗布法に
より、金属溶液を塗布した後、低温焼結して金属酸化物
層とする場合は、スパッタ装置と比較して非常に安価な
製造装置で製造することができ、かつ量産にも適してい
る。
【００１６】溶液法により金属酸化物層を形成する場合
は、膜厚が２００ｎｍ以下のように薄いと、塗布工程の
時間が短くて済む利点もある。
は、膜厚が２００ｎｍ以下のように薄いと、塗布工程の
時間が短くて済む利点もある。
【図１】この発明の製造方法の実施例を示し、Ａ〜Ｆは
断面図、ＧはＦの平面図、ＨはＥの一部の拡大断面図、
Ｉは他の実施例を示す断面図である。
断面図、ＧはＦの平面図、ＨはＥの一部の拡大断面図、
Ｉは他の実施例を示す断面図である。
Claims (6)
- 【請求項１】 絶縁基板と、 その絶縁基板上に形成され、厚さが５００ｎｍ以下の第
１導電形の金属酸化物層と、 上記絶縁基板上に形成され、上記第１導電形の金属酸化
物層と一部が接触し、厚さが５００ｎｍ以下の第２導電
形の金属酸化物層とを有する半導体素子。 - 【請求項２】 少なくとも一面が第１導電形の金属酸化
物の面である基板と、 上記基板の金属酸化物面上に互いに離れて形成され、上
記金属酸化物よりもキャリア濃度が高い厚さが５００ｎ
ｍ以下の第１導電形の金属酸化物のソース層及びドレイ
ン層と、 上記ソース層及びドレイン層間にわたって上記金属酸化
物面上に形成され、厚さが５００ｎｍ以下の第２導電形
の金属酸化物のゲート層と、 上記ゲート層と上記ソース層、上記ドレイン層及び上記
金属酸化物面との各接触面に形成された絶縁膜と、 を有する半導体素子。 - 【請求項３】 上記第１導電形の金属酸化物の層と、上
記第２導電形の金属酸化物の層との接触は一部が互いに
重なって行われていることを特徴とする請求項１又は２
記載の半導体素子。 - 【請求項４】 上記金属酸化物層の一部が互いに重なっ
ている部分の厚さの合計が２００ｎｍ以下であることを
特徴とする請求項３記載の半導体素子。 - 【請求項５】 上記基板は透明な基板本体と、その基板
本体上に形成され、厚さが２００ｎｍ以下の上記第１導
電形の金属酸化物層とよりなることを特徴とする請求項
２記載の半導体素子。 - 【請求項６】 絶縁基板上に、酸化物が第１導電形とな
る金属の溶液を塗布して第１塗布膜を形成する工程と、 上記第１塗布膜を所望の形状にパターニングする工程
と、 上記所望の形状とされた第１塗布膜を焼結する工程と、 上記焼結された第１塗布膜上に、酸化物が第２導電形と
なる金属の溶液を塗布して第２塗布膜を形成する工程
と、 上記第２塗布膜を、その一部が上記焼結第１塗布膜の一
部と重なった所望の形状にパターニングする工程と、 上記所望の形状とされた第２塗布膜を焼結する工程と、 を有する半導体素子製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10221499A JP2000058837A (ja) | 1998-08-05 | 1998-08-05 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10221499A JP2000058837A (ja) | 1998-08-05 | 1998-08-05 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058837A true JP2000058837A (ja) | 2000-02-25 |
Family
ID=16767677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10221499A Pending JP2000058837A (ja) | 1998-08-05 | 1998-08-05 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058837A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8039835B2 (en) | 2006-12-19 | 2011-10-18 | Shinshu University, National University Corporation | Semiconductor device, method for manufacturing the same, electro-optical device and electronic apparatus |
| JP2011238715A (ja) * | 2010-05-07 | 2011-11-24 | Japan Science & Technology Agency | 電界効果トランジスタ及びその製造方法 |
| JP2011249432A (ja) * | 2010-05-24 | 2011-12-08 | Japan Science & Technology Agency | 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド |
| CN102870245A (zh) * | 2010-05-07 | 2013-01-09 | 独立行政法人科学技术振兴机构 | 功能设备的制造方法、铁电体材料层的制造方法、场效应晶体管的制造方法和薄膜晶体管、场效应晶体管以及压电式喷墨头 |
| JP2013055358A (ja) * | 2012-12-05 | 2013-03-21 | Japan Science & Technology Agency | 電界効果トランジスタ及びその製造方法 |
| JP2013093586A (ja) * | 2012-12-05 | 2013-05-16 | Japan Science & Technology Agency | 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド |
| JP2013110423A (ja) * | 2012-12-25 | 2013-06-06 | Japan Science & Technology Agency | 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド |
-
1998
- 1998-08-05 JP JP10221499A patent/JP2000058837A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8039835B2 (en) | 2006-12-19 | 2011-10-18 | Shinshu University, National University Corporation | Semiconductor device, method for manufacturing the same, electro-optical device and electronic apparatus |
| JP2011238715A (ja) * | 2010-05-07 | 2011-11-24 | Japan Science & Technology Agency | 電界効果トランジスタ及びその製造方法 |
| CN102870245A (zh) * | 2010-05-07 | 2013-01-09 | 独立行政法人科学技术振兴机构 | 功能设备的制造方法、铁电体材料层的制造方法、场效应晶体管的制造方法和薄膜晶体管、场效应晶体管以及压电式喷墨头 |
| US9123752B2 (en) | 2010-05-07 | 2015-09-01 | Japan Science And Technology Agency | Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric ink jet head |
| US9202895B2 (en) | 2010-05-07 | 2015-12-01 | Japan Science And Technology Agency | Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric inkjet head |
| JP2011249432A (ja) * | 2010-05-24 | 2011-12-08 | Japan Science & Technology Agency | 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド |
| JP2013055358A (ja) * | 2012-12-05 | 2013-03-21 | Japan Science & Technology Agency | 電界効果トランジスタ及びその製造方法 |
| JP2013093586A (ja) * | 2012-12-05 | 2013-05-16 | Japan Science & Technology Agency | 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド |
| JP2013110423A (ja) * | 2012-12-25 | 2013-06-06 | Japan Science & Technology Agency | 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101064345B (zh) | 薄膜晶体管及其制造方法 | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP2001244464A (ja) | 金属酸化物トランジスタの製造方法 | |
| TWI513005B (zh) | 薄膜電晶體及其製造方法 | |
| US9711602B2 (en) | Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby | |
| JP2000058837A (ja) | 半導体素子及びその製造方法 | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH0638429B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3371121B2 (ja) | 半導体製造方法 | |
| GB2166276A (en) | Liquid crystal display apparatus | |
| JPH043469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS61156106A (ja) | 液晶表示器用基板 | |
| JPS60167372A (ja) | 薄膜トランジスタの製造方法 | |
| CN104966737A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPS58186970A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0247853B2 (ja) | ||
| JPH01255271A (ja) | 半導体集積回路装置 | |
| JPH01297620A (ja) | 透明電極の形成方法 | |
| JPH02203568A (ja) | 薄膜トランジスタ | |
| JP2646614B2 (ja) | 半導体装置の製造方法 | |
| JPS60242620A (ja) | コンタクトの形成方法 | |
| JPH03257956A (ja) | 半導体装置の製造方法 | |
| JPH0449625A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63172469A (ja) | 薄膜トランジスタ |