CN114023696A - 一种铁电场效应晶体管及其制备方法 - Google Patents
一种铁电场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN114023696A CN114023696A CN202111231501.7A CN202111231501A CN114023696A CN 114023696 A CN114023696 A CN 114023696A CN 202111231501 A CN202111231501 A CN 202111231501A CN 114023696 A CN114023696 A CN 114023696A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- gate
- metal
- end process
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 104
- 230000008569 process Effects 0.000 claims abstract description 87
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 230000005669 field effect Effects 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 10
- 238000003860 storage Methods 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 210000000225 synapse Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种铁电场效应晶体管及其制备方法，先执行前端工艺：利用前栅工艺在衬底上制备基础场效应晶体管，形成源区、漏区以及位于源区与漏区之间的介电栅；再执行后端工艺：在基础场效应晶体管上形成第一绝缘层和位于第一绝缘层间的第一金属互连结构，在第一绝缘层上形成铁电栅，铁电栅通过第一金属互连结构与介电栅电连接。通过后端工艺制备铁电栅，前端工艺制备的晶体管部分可以仍然采用成本较低良率较高的前栅工艺，避免了后栅工艺带来的问题，也解决了铁电材料在集成过程中与前端工艺温度不兼容的问题。此外，位于绝缘层的铁电栅面积灵活可调，可以通过调节铁电栅面积实现铁电电容与晶体管介电电容的匹配，从而获得更大的存储窗口。
Description
技术领域
本发明属于微电子器件工艺技术领域，更具体地，涉及一种铁电场效应晶体管及其制备方法。
背景技术
在普通的场效应晶体管(MOSFET)的栅极插入一层铁电栅可以获得铁电场效应晶体管(FeFET)，通过外加栅压改变铁电栅的剩余极化方向来改变铁电晶体管沟道的表面势获得阈值开关窗口，从而实现信息存储。作为一种新型非易失性存储器，铁电晶体管具有功耗低、速度快和非破坏性读出的优点，被认为是一种非常具有应用潜力的新型存储器。同时，由于铁电栅具有多晶多畴特性，在不同的擦写电压下可以获得不同的阈值窗口，铁电晶体管也可实现多值存储以及作为突触器件应用于神经形态计算中。
铁电材料种类丰富，传统铁电材料中比较常见的为含氧八面体型铁电材料，如PZT、BTO、BFO、SBT等，近年来新兴的铁电材料如有机材料PVDF、铪基铁电材料等。然而铁电材料通常需要经过退火晶化后才能表现出铁电性，如Hf0.5Zr0.5O2需要500℃快速退火30s，而离子注入激活温度一般需要高达800℃，这就导致了在前栅工艺中铁电材料晶化温度与离子注入激活温度相冲突，温度兼容性问题一直是困扰铁电材料与CMOS器件集成的难点问题。另外，铁电电容与栅介质介电电容匹配问题以及铁电材料与栅介质界面问题也会对铁电晶体管的性能造成影响。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种铁电场效应晶体管及其制备方法，其目的在于解决铁电材料晶化温度与离子注入激活温度相冲突、铁电电容与栅介质电容匹配以及铁电材料与栅介质界面缺陷的技术问题。
为实现上述目的，按照本发明的一个方面，提供了铁电场效应晶体管的制备方法，其包括：
先执行前端工艺：所述前端工艺包括利用前栅工艺在衬底上制备基础场效应晶体管，所述基础场效应晶体管包括源区、漏区以及位于所述源区与所述漏区之间的介电栅；
再执行后端工艺：所述后端工艺包括在所述基础场效应晶体管上形成第一绝缘层和位于第一绝缘层间的第一金属互连结构，在所述第一绝缘层上形成铁电栅，所述铁电栅通过所述第一金属互连结构与所述介电栅电连接。
优选地，所述后端工艺还包括：
在所述铁电栅上形成第二绝缘层和位于第二绝缘层中的第二金属互连结构，在所述第二绝缘层上形成金属电极，所述铁电栅通过所述第二金属互连层与所述金属电极电连接。
优选地，所述前端工艺为CMOS前端工艺，所述后端工艺为CMOS后端工艺。
优选地，
在所述前端工艺中，在形成所述源区和漏区后，执行离子注入激活退火；
在所述后端工艺中，在形成所述铁电栅后，执行铁电材料晶化退火；
其中，离子注入激活退火的温度高于铁电材料晶化退火的温度。
优选地，所述介电栅包括栅电极，所述栅电极和所述衬底之间形成有栅氧化层。
优选地，所述铁电栅包括堆叠的下电极、铁电介质和上电极。
优选地，所述第一金属互连层包括中间金属层和金属通孔，所述金属通孔包括填充于通孔内的填充金属和黏附层金属，所述铁电栅覆盖于所述金属通孔上。
按照本发明的另一方面，提供了一种铁电场效应晶体管，其包括：
衬底，形成于衬底内的源区和漏区；
栅极结构，所述栅极结构包括介电栅和铁电栅；
绝缘层和金属互连结构，所述铁电栅和所述介电栅之间形成有所述绝缘层且通过所述金属互连结构电连接。
优选地，所述介电栅通过前端工艺制备而成，所述铁电栅通过后端工艺制备而成。
优选地，所述金属互连层包括中间金属层和金属通孔，所述金属通孔包括填充于通孔内的填充金属和黏附层金属，所述铁电栅覆盖于所述金属通孔上。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，由于在前端工艺制备得到的基础场效应晶体管的基础上，通过后端工艺集成的方法，将铁电栅电容与晶体管的介电栅通过金属互连层串联实现铁电晶体管铁电栅极的集成。在仅增加少量几步工艺、两层版图的基础上通过简单的后端工艺，实现铁电晶体管铁电栅与晶体管栅极的前后端工艺集成。通过后端工艺制备铁电栅，前端工艺制备的晶体管部分可以仍然采用成本较低、良率较高的前栅工艺，避免了后栅工艺带来的问题，也解决了铁电材料在集成过程中与前端工艺温度不兼容的问题，并且位于绝缘层中的铁电栅电容面积灵活可调，可以更好地与栅电容相匹配。
附图说明
图1是本申请一实施例中的铁电场效应晶体管的制备方法的步骤流程图；
图2～图8分别是本申请一实施例中的经过铁电场效应晶体管的制备方法相关步骤后形成的结构示意图，其中，图8同时为本申请一实施例中的铁电场效应晶体管的结构示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：100为衬底、101为源/漏区、102为衬底重掺杂区、111为栅氧化层、112为栅电极、200为绝缘层、211为填充金属、212为黏附层金属、221为中间金属层、301上电极、302为铁电介质、303为下电极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所述为铁电场效应晶体管的制备方法的步骤流程图，其包括：
步骤S100：先执行前端工艺：前端工艺包括利用前栅工艺在衬底上制备基础场效应晶体管，基础场效应晶体管包括源区、漏区以及位于源区与漏区之间的介电栅。
如图2所述为前端工艺中制备完成的结构。前端工艺具体可采用标准CMOS前端工艺。通过前端工艺在衬底上制备基础场效应晶体管，基础场效应金属管包括形成于衬底100内的源/漏区101、形成于漏区和漏区之间的介电栅。具体的，介电栅包括栅电极112，具体可为多晶硅，在介电栅电极112与衬底100之间，还形成有栅氧化层111。在衬底100内，还形成有衬底重掺杂区102。
需要说明的是，本方案在前端工艺中采用前栅工艺，即先形成栅极结构后再进行离子注入形成源/漏区，由此可以避免栅极结构与衬底的接触界面问题。而在传统铁电晶体管制备技术中，铁电栅通常是采用后栅工艺同时形成介电栅和铁电栅，而本申请中使用前栅工艺且仅形成介电栅而未形成铁电栅。
在形成源/漏区后，进行离子注入激活退火，该离子注入激活退火的退火温度较高，例如大于700℃。
步骤S200：再执行后端工艺：后端工艺包括在基础场效应晶体管上形成第一绝缘层和位于第一绝缘层间的第一金属互连结构，在第一绝缘层上形成铁电栅，铁电栅通过第一金属互连结构与介电栅电连接。
后端工艺具体可采用标准CMOS后端工艺。
在一实施例中，步骤S200可包括以下子步骤：
步骤S210：在基础场效应晶体管上形成第一绝缘层和位于第一绝缘层间的第一金属互连结构。
如图3所述为形成第一绝缘层和第一金属互连层后的结构示意图。为简化标识，将第一绝缘层和下文中的第二绝缘层均标识为绝缘层200。在绝缘层200中形成金属互连结构，金属互连结构包括中间金属层221和金属通孔，金属通孔包括填充金属211和黏附层金属212。在形成金属通孔时，先在通孔侧壁形成黏附层金属212，然后再形成填充金属211。其中，金属互连结构的层数可以根据需要灵活设置，在图3中示出的是3层中间金属层，但并不以此为限。
在一实施例中，通过化学机械抛光工艺对第一绝缘层顶部进行抛光，对第一绝缘层顶面进行平坦化处理。
步骤S220：在第一绝缘层上形成铁电栅，铁电栅通过第一金属互连结构与介电栅电连接。
具体的，铁电栅包括上电极301、铁电介质302和下电极303。
在一实施例中，步骤S220又可包括以下子步骤：
步骤S221：在第一绝缘层上依次形成下电极、铁电介质和上电极。
如图4所示为在形成下电极303、铁电介质302和上电极301后的结构示意图。具体过程如下：
步骤2-1：形成下电极。
下电极303可TiN、TaN、W、Ni、Al、SrRuO3、Nd:SrTiO3中至少一种材料制备。
在一具体的实施例中，选用TiN作为铁电栅下电极层，采用磁控溅射的方法，在抛光表面沉积一层50nm的TiN下电极层，具体工艺参数为：使用TiN靶，在150W的直流溅射功率下，0.5Pa的Ar气氛围中溅射600s；
步骤2-2：形成铁电介质。
其中，铁电介质可采用原子层沉积、物理气相沉积、或者旋涂的方式在下电极之上制备，制备材料选自掺杂或者未掺杂的Hf等金属氧化物或者钙钛矿型金属氧化物中至少一种。
在一具体的实施例中，选用Hf0.5Zr0.5O2作为铁电介质，采用原子层沉积技术在TiN下电极层上沉积一层10nm Hf0.5Zr0.5O2薄膜，具体工艺方法：ALD反应腔温度为300℃，TEMA-Hf远温度为80℃，TEMA-Zr源温度为90℃，再次条件下交替沉积HfO2和ZrO2单原子层薄膜，交替沉积50次；
步骤2-3：形成上电极。
在一具体的实施例中，选用TiN作为铁电栅上电极层，采用磁控溅射的方法，在铁电介质上沉积一层50nm的TiN上电极层，具体工艺方法与步骤2-1相同；
步骤2-4：退火使铁电材料晶化。
其中，铁电材料晶化退火的温度低于离子注入激活退火的温度。在一具体的实施例中，采用氮气氛围快速退火的方式使Hf0.5Zr0.5O2薄膜结晶，表现出铁电性，具体工艺方法为：在退火炉中通入氮气，退火温度设置为1min从室温升高到500℃，500℃保持30s，2min从500℃降温到室温。
在一具体的实施例中，下电极厚度为5-200nm，铁电介质厚度为1-200nm，上电极厚度为10-200nm。
在形成上电极后，还继续执行：
步骤S222：通过光刻和刻蚀工艺将铁电栅图形化。
如图5所示为铁电栅图形化后的结构示意图。
具体的，铁电栅平面尺寸为1μm×1μm，大于上下金属通孔尺寸，将其余部分铁电栅刻蚀掉。其中光刻步骤包括匀胶、前烘、前曝、后烘、后曝、显影，刻蚀工艺采用ICP刻蚀。
在一实施例中，在通过步骤S220形成铁电栅之后，还包括：
步骤S230：在铁电栅上形成第二绝缘层和位于第二绝缘层中的第二金属互连结构，在第二绝缘层上形成金属电极，铁电栅通过第二金属互连层与金属电极电连接。
在一具体的实施例中，步骤S230包括：
步骤S231：采用PECVD工艺，300℃下在铁电栅之上沉积500nm SiO2绝缘层；通过光刻和刻蚀工艺在SiO2绝缘层上形成铁电栅上通孔，通孔尺寸为0.5μm×0.5μm。形成的结构如图6所示。
步骤S232：在步骤4所得的铁电栅上通孔中使用磁控溅射工艺依次生长5nm Ti和10nmTiN黏附层并且使用W对通孔进行填充，最后使用化学机械抛光工艺在对表面进行抛光后获得平整的铁电栅上通孔上表面。形成的结构如图7所示。
步骤S233：使用电子束蒸发工艺在所得通孔上表面沉积互联金属Al，通过光刻、刻蚀等图形化工艺后形成金属电极，实现铁电晶体管栅极与电路其他部分的互联；在所得金属电极上使用PECVD工艺沉积500nm SiO2绝缘层。最终形成的结构如图8所示。
本申请还涉及一种铁电场效应晶体管，如图8所示，其包括：
衬底100，形成于衬底100内的源区和漏区；
栅极结构，栅极结构包括介电栅112和铁电栅；具体的，铁电栅包括下电极303、铁电介质302和上电极301；
绝缘层200和金属互连结构，铁电栅和介电栅112之间形成有绝缘层200且通过金属互连结构电连接；具体的，金属互连结构包括中间金属层221和导电通孔，导电通孔包括填充于通孔内的填充金属和黏附层金属。进一步的，铁电栅覆盖于金属通孔上。
在一实施例中，介电栅通过前端工艺制备而成，铁电栅通过后端工艺制备而成。
在本申请中，在前端工艺制备得到的基础场效应晶体管的基础上，通过后端工艺集成的方法，将铁电栅电容与晶体管的介电栅通过金属互连层串联实现铁电晶体管铁电栅极的集成。在仅增加少量几步工艺、两层版图的基础上通过简单的后端工艺，实现铁电晶体管铁电栅与晶体管栅极的前后端工艺集成。通过后端工艺制备铁电栅，前端工艺制备的晶体管部分可以仍然采用成本较低、良率较高的前栅工艺，避免了后栅工艺带来的问题，也解决了铁电材料在集成过程中与前端工艺温度不兼容的问题，并且位于绝缘层中的铁电栅电容面积灵活可调，可以更好地与栅电容相匹配。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种铁电场效应晶体管的制备方法，其特征在于，包括：
先执行前端工艺：所述前端工艺包括利用前栅工艺在衬底上制备基础场效应晶体管，所述基础场效应晶体管包括源区、漏区以及位于所述源区与所述漏区之间的介电栅；
再执行后端工艺：所述后端工艺包括在所述基础场效应晶体管上形成第一绝缘层和位于第一绝缘层间的第一金属互连结构，在所述第一绝缘层上形成铁电栅，所述铁电栅通过所述第一金属互连结构与所述介电栅电连接。
2.如权利要求1所述的铁电场效应晶体管的制备方法，其特征在于，所述后端工艺还包括：
在所述铁电栅上形成第二绝缘层和位于第二绝缘层中的第二金属互连结构，在所述第二绝缘层上形成金属电极，所述铁电栅通过所述第二金属互连层与所述金属电极电连接。
3.如权利要求1所述的铁电场效应晶体管的制备方法，其特征在于，所述前端工艺为CMOS前端工艺，所述后端工艺为CMOS后端工艺。
4.如权利要求1所述的铁电场效应晶体管的制备方法，其特征在于，
在所述前端工艺中，在形成所述源区和漏区后，执行离子注入激活退火；
在所述后端工艺中，在形成所述铁电栅后，执行铁电材料晶化退火；
其中，离子注入激活退火的温度高于铁电材料晶化退火的温度。
5.如权利要求1所述的铁电场效应晶体管的制备方法，其特征在于，所述介电栅包括栅电极，所述栅电极和所述衬底之间形成有栅氧化层。
6.如权利要求1所述的铁电场效应晶体管的制备方法，其特征在于，所述铁电栅包括堆叠的下电极、铁电介质和上电极。
7.如权利要求1所述的铁电场效应晶体管的制备方法，其特征在于，所述第一金属互连层包括中间金属层和金属通孔，所述金属通孔包括填充于通孔内的填充金属和黏附层金属，所述铁电栅覆盖于所述金属通孔上。
8.一种铁电场效应晶体管，其特征在于，包括：
衬底，形成于衬底内的源区和漏区；
栅极结构，所述栅极结构包括介电栅和铁电栅；
绝缘层和金属互连结构，所述铁电栅和所述介电栅之间形成有所述绝缘层且通过所述金属互连结构电连接。
9.如权利要求8所述的铁电场效应晶体管，其特征在于，所述介电栅通过前端工艺制备而成，所述铁电栅通过后端工艺制备而成。
10.如权利要求8所述的铁电场效应晶体管，其特征在于，所述金属互连层包括中间金属层和金属通孔，所述金属通孔包括填充于通孔内的填充金属和黏附层金属，所述铁电栅覆盖于所述金属通孔上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111231501.7A CN114023696A (zh) | 2021-10-22 | 2021-10-22 | 一种铁电场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111231501.7A CN114023696A (zh) | 2021-10-22 | 2021-10-22 | 一种铁电场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114023696A true CN114023696A (zh) | 2022-02-08 |
Family
ID=80056936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111231501.7A Pending CN114023696A (zh) | 2021-10-22 | 2021-10-22 | 一种铁电场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114023696A (zh) |
-
2021
- 2021-10-22 CN CN202111231501.7A patent/CN114023696A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192972B2 (en) | Semiconductor ferroelectric storage transistor and method for manufacturing same | |
| KR100509851B1 (ko) | 용량 소자 및 그 제조 방법, 및 반도체 장치 | |
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| JP4539844B2 (ja) | 誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| JPH06302764A (ja) | 薄膜キャパシタの製造方法 | |
| JP4887566B2 (ja) | 半導体不揮発性記憶素子及びその製造方法 | |
| US6258608B1 (en) | Method for forming a crystalline perovskite ferroelectric material in a semiconductor device | |
| CN108550576B (zh) | 一种非易失性铁电随机存储器及制备工艺 | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| JP5655585B2 (ja) | 半導体装置の製造方法 | |
| JP4445091B2 (ja) | 強誘電体記憶素子 | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| US20230015172A1 (en) | Thin film structure including dielectric material layer and electronic device employing the same | |
| CN114023696A (zh) | 一种铁电场效应晶体管及其制备方法 | |
| JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
| JP5414077B2 (ja) | 半導体不揮発性記憶素子及びその製造方法 | |
| CN115084360A (zh) | 一种具有局域调控特性的铁电多值存储器及其制备方法 | |
| JP5414036B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP3627814B2 (ja) | 集積回路用コンデンサの構造およびその製造方法 | |
| JPH10270652A (ja) | 半導体記憶装置の製造方法 | |
| JP2005216951A (ja) | 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法 | |
| US11393833B2 (en) | Ferroelectric random access memory device with seed layer | |
| US20220320123A1 (en) | Ferroelectric random access memory device with seed layer | |
| JP4286492B2 (ja) | 強誘電体キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |