JPH0230143A

JPH0230143A - 半導体集積回路装置

Info

Publication number: JPH0230143A
Application number: JP18101088A
Authority: JP
Inventors: Kiyotaka Imai; 清隆今井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-07-19
Filing date: 1988-07-19
Publication date: 1990-01-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体集積回路装置に関し、特にその縦型バイ
ポーラ・トランジスタ素子の高速化、高耐圧化構造に関
する。

〔従来の技術〕

第６図および第７図はそれぞれ従来の縦型ＮＰＮバイポ
ーラ・トランジスタの構造を示す断面図で１．ベース電
極引出し領域８がコレクタ領域６′に接触しているかい
ないかの違いはあるものの、共通することはコレクタ領
域６′がコレクタ電極引出し領域５を除き均一で低濃度
（例えば３×１０１５ｃｍ−’）のエピタキシャル成長
層によって形成されることである。ここで、１および３
はそれぞれＰ型シリコン基板およびＮ＋型埋込層、４は
フィールド絶縁膜、７および９はそれぞれＰ型ベース領
域およびＮ＋型エミッタ領域、１ｏは多結晶シリコン層
から成るＮ型不純物拡散源、また、１１および１２は絶
縁酸化膜をそれぞれ示す。

〔発明が解決しようとする課題〕

ところで、バイポーラ・トランジスタの高周波特性を表
わすデバイス・パラメータの一つにしゃ断周波数（ｆｔ
　）があるが、この高電流領域における大きさはキャリ
アのベース走行時間できまる。従って、エピタキシャル
層の厚さをＷＣ、コレクタの不純物濃度をＮ。、ベース
・コレクタ間電圧をＶ。Ｂとすると、コレクタ電流ｉｃ
が次式を満足するとき、すなわち、但し、ｑ：電子の電荷量　Ｕ；電子の移動度Ａａ　；エ
ミッタの面積のときは、コレクタ電流ｉｃはコレクタの空乏層の電界
によって流れるドリフト電流ｉのみとなる。しかし、コ
レクタ電流ｉｃの大きさがこれを越えると、コレクタを
流れる電流はもはやドリフト電流ｉだけでは運びきれず
、ベース領域に注入された少数キャリアがコレクタ領域
にあふれ出てベース・ブツシュ・アウト状態となり、コ
レクタ領域でも拡散電流が流れはじめる。この状態は実
効的にはベース幅が広がったことに相当するので、しゃ
断周波数（ｆＴ　）が低下する。この現象は一般にカー
ク効果と呼ばれている。

このカーク効果の発生を防止するには、論理上前述の式
（１）で与えられるドリフト電流ｉを大きくすればよい
。すなわち、エピタキシャル層の成長濃度を高くしてコ
レクタの不純物濃度Ｎ０を上げるとか、或いはエピタキ
シャル層の厚さＷ。を薄くするなどの手段が論理的には
考えられる。

しかしながら、従来の例えば縦型ＮＰＮバイポーラ・ト
ランジスタの構造では、カーク効果の発生を防止する目
的でエピタキシャル層の濃度ＮＣを上げると、コレクタ
・ベース接合容量やコレクタ・基板間容量が増大してし
まうので、トランジスタ動作速度の高速化を大きくさま
たげ、且つ耐圧をも低下させる。また、エピタキシャル
層の厚さＷｃを薄くすると、埋込層３の不純物が製造工
程中の高温熱処理でせり上り、コレクタ・ベース接合付
近までもが濃度の高い領域となるので、エピタキシャル
層の濃度Ｎｃを高くした場合と実質上同一となって接合
容量の増加と耐圧の低下を招く。従って、カーク効果の
発生を防止してしゃ断周波数（ｆＴ　）の改善をはかる
には論理上役つかの手段が考えられるとしても、その何
れもが、反って接合容量の増加や耐圧の低下を招くので
実用することができない。

最近、この問題点の解決策として一つの提案が行われた
。その提案の内容はエピタキシャル層全体の濃度を単純
に上げるのではなく、エミッタ直下のコレクターベース
接合付近のコレクタ領域内にＮ型不純物を２００　ｋｅ
Ｖ前後の高エネルギーでイオン注入して、エミッタ直下
の領域のみを局部的に高濃度化しようとするものである
。

しかし、この提案は、Ｐ型ベース層７を介して高エネル
ギーのイオン注入が行われるので、ベース領域には発生
した欠陥がそのまま残留することとなる。従って、これ
が原因となってエミッタ不純物の異常拡散が次工程以下
の熱処理段階で起り、エミッターコレクタ間にリーク電
流の増大をもたらしなり、或いは短絡不良、いわゆるパ
イプ不良を発生せしめなりするので、生産歩留りを大幅
に低下させる。従って、具体的解決法として期待するこ
とはできない。

本発明の目的は、上記の情況に鑑み、カーク効果の発生
を接合容量の低減および絶縁耐圧の向上と共に抑制し得
た縦型バイポーラ・トランジスタを含む半導体集積回路
装置を提供することである。

〔課題を解決するための手段〕

本発明によれば、半導体集積回路装置は、半導体基板と
、前記半導体基板上に形成される縦型バイポーラ・トラ
ンジスタとを含んで成り、前記縦型バイポーラ・トラン
ジスタは高濃度のコレクタ領域と、前記高濃度のコレク
タ領域に形成されるベース領域と、前記ベース領域に形
成されるエミッタ領域と、前記ベース領域に沿って前記
高濃度コレクタ領域内に形成される低濃度コレクタ領域
とを含んで構成される。

また、本発明によれば、バイポーラ・トランジスタの構
造は、高比抵抗の半導体基板を準備する工程と、前記半
導体基板上に不純物濃度が５×１０１５〜１×１０１７
ＣＩ１１１の高濃度半導体層をエビタキシャル成長する
工程と、前記高濃度半導体層の表面に該半導体層と逆導
電型の不純物を選択的にカウンター・ドープする高濃度
コレクタ領域および低濃度コレクタ領域の形成工程と、
前記低濃度コレクタ領域上に該領域と逆導電型の不純物
を選択的に導入するベース領域の形成工程と、前記ベー
ス領域上に該領域と逆導電型の不純物を導入するエミッ
タ領域の形成工程とを含む製造方法により実現される。

〔実施例〕

以下図面を参照して本発明の詳細な説明する。

第１図および第２図はそれぞれ本発明を縦型ＮＰＮバイ
ポーラ・トランジスタに実施した場合の一実施例を示す
半導体集積回路装置の断面図で、第６図および第７図と
共通する部分にはそれぞれ同一符号が付されている。本
実施例は、ベース電極引出し領域８がコレクタ領域に接
触しているか、いないかの違いはあるものめ、共通する
ところはＮ＋型エミッタ領域９の直下を除くＰ型ベース
領域７に沿ってＮ−型コレクタ領域１３がＮ型コレクタ
領域６内に形成されていることである。ここで、Ｎ型コ
レクタ領域６の不純物濃度は従来用いられて来たく第６
図、第７図参照）縦型バイポーラ・トランジスタよりも
２〜２０倍も高い５　Ｘ　１０　”ｃｍ−’〜Ｉ　Ｘ　
１０　”ｃｍ−３に設定され、またＮ−型コレクタ領域
１３の不純物濃度は従来のトランジスタと同程度の例え
ば４　Ｘ　１０１５ｃｍ−３にそれぞれ設定される。コ
レクタ領域６がこのような構造に設定されると、Ｎ＋型
エミッタ領域９直下のコレクタ濃度のみが通常の２〜２
０倍も高く、その他のベース・コレクタ接合近傍は通常
濃度のコレクタ領域とされたトランジスタとなる。

第３図（ａ）および（ｂ）は上記実施例におけるＡ−Ａ
’およびＢ−Ｂ’凹断面不純物プロフィル図で、Ｎ＋型
エミッタ領域９を含む断面およびＮ−型コレクタ領域１
３を含む断面の不純物プロフィルをそれぞれ示すもので
ある。

第３図（ａ）から明らかなように、エミッタ直下のコレ
クタ濃度はしゃ断周波数（ｆＴ　）の低下をもたらすカ
ーク効果を抑制するに充分な通常の２〜１０倍もの高濃
度となっており、他方、エミッタ直下を除くコレクタ濃
度はベース・コレクタ接合から０．１〜０，３μｍコレ
クタ側にピークをもつＰ型不純物（例えばボロン）のイ
オン注入によるカウンター・ドープにより、上記高濃度
コレクタ濃度の１／２〜１／１０程度にまで薄められて
いるので、コレクタ・ベース接合容量およびコレクタ・
基板間容量をそれぞれ低減せしめたうえ、更にカーク効
果を有効に抑制することができる。

すなわち、本実施例によれば、エミッタ直下の高濃度コ
レクタ領域によりしゃ断周波数（ｆｔ　）のカーク効果
は抑制され、さらにエミッタ直下以外の低濃度コレクタ
領域によりコレクタ側に大きく空乏層が広がるため、コ
レクタ・ベース間の寄生容量Ｃ６Ｂを、例えばエミッタ
・サイズ１×６μｍ２のとき、従来の３０〜４０ｐＦか
ら２０〜２５ｐＦに低減できるので、本発明の縦型ＮＰ
Ｎバイポーラ・トランジスタは従来構造のものよりも高
速動作が可能となる。この効果はエピタキシャル層が薄
くなり、高濃度の埋込み層からのせり上りによってコレ
クタ領域が高濃度になった場合にも同等である。

また、ベースと接するコレクタ領域の濃度が高くなると
、ベース：コレクタ間の耐圧ＢＶＣＢＯが低下すること
は良く知られており、例えば、ベース濃度が５　Ｘ　１
０１８ｃｍ−’　　コレクタ濃度が１×ＩＱ１６ｃｍ−
’の場合であると、このベース・コレクタ間耐圧ＢＶｃ
Ｂｏは約５０Ｖとなるが、コレクタ濃度が５　Ｘ　１０
　”ｃｍ−”のように高くなると、この耐圧ＢＶＣＢＯ
は約３０Ｖとなる。従って、第７図に示した従来例のよ
うに、ベース電極引出し領域８がコレクタ領域と接して
いる場合は特にこの耐圧Ｂｖｃａｏの低下が大きく、約
１５Ｖ程度となってしまう。しかしながら、本発明によ
れば、実施例の第２図が示すように、高濃度のベース電
極引出し領域８はＮ型コレクタ領域６に形成したＮ−型
コレクタ領域１３と接しているため、ベース・コレクタ
間耐圧１３ｖｃａｏの低下は抑制される。たとえば、Ｎ
−型コレクタ領域１３の濃度が４×１０１５Ω−３で、
ベース電極引出し領域８の濃度が２　Ｘ　１０２０ｃｍ
−３のときの耐圧ＢＶＣＢＯは約４０Ｖ程度となり、は
とんど低下しない。このように、本実施例によれば、ベ
ース・コレクタ間耐圧Ｂ　ｖｃａ。

を向上させると共に接合容量を低減させ、更にしゃ断層
波数（ｆｔ　）のカーク効果を効果的に抑制し得るので
、極めて高速のバイポーラ・トランジスタを実現するこ
とができる。従って、エミッタ領域直下を含めてコレク
タ領域６の全面にＮ−型コレクタ領域１３を設ければ、
高耐圧のバイポーラ・トランジスタを得ることが可能で
ある。

第４図は本発明の他の実施例を示す半導体集積回路装置
の断面図で、高速の縦型ＮＰＮバイポーラ・トランスタ
Ｑ１と高耐圧の縦型ＮＰＮバイポーラ・トランジスタＱ
２とを一つの基板上に集積化したものである。ここで、
高速の縦型ＮＰＮバイポーラ・トランジスタＱ１は勿論
第１図と同一構造のもので、２つのトンジスタＱｌ、Ｑ
２はＰ＋型埋込Ｎ１５およびＰウェル１６によって互い
に分離される。トランジスタＱ２では、ベース領域７の
全てがＮ−型コレクタ領域１３と接しているので、コレ
クタ・ベース間の耐圧ＢＶＣＢＯはＮ−型コレクタ領域
を形成しない場合と比べ高耐圧となる。通常、バイポー
ラ・トランジスタの耐圧規格となるエミッタ・コレクタ
間の耐圧ＢＶＣＥＯは、直流電流増幅率（ｈｐε）とこ
のＢＶＣＢＯとにより次式で表される。

すなわち、ＢＶｃＢｏが高くなるに従ってＢＶｃｉ。

も高くなるので、高耐圧のバイポーラ・トランジスタと
なる。例えば、ベース濃度が５　Ｘ　１０１８ｃｍ−”
コレクタ濃度が５　ｘ　１０１６Ｃｆｆｌ−’の場合で
あると、従来構造のものではＢＶｃａｏ　七３０Ｖとな
る。従って、ｈＦｌ！が１００のときエミッタ・コレク
タ間耐圧ＢＶＣＥＯは約１０Ｖとなるが、本実施例のト
ランジスタＱ２の如くＮ−領域の濃度を濃度２×１０”
ｃｍ−’以下のＮ−型コレクタ領域１３を持つものでは
ＢＶｏＢＯ＞　１００Ｖとなり、同じ＜ｈｐｇが１００
のときのエミッターコレクタ間耐圧ＢＶζβＯも３０Ｖ
以上と高くなる。このＮ−型コレクタ領域１３の不純物
濃度を２　Ｘ　１０１５ｃｍ−３程度とするためには、
既に説明したように加速電圧（Ｅ）を１００〜３００　
ｋｅＶ、ドーズ量（Φ）を１×１０　”〜５　Ｘ　１０
　”ｃｍ−３に選んで、ボロンノ如きＰ型不純物をＮ型
コレクタ領域６内にイオン注入すればよい。この際、ト
ランジスタＱｒ、ＱｚのＮ−型コレクタ領域１３はイオ
ン注入工程を共通にして濃度を揃えることも出来るし、
また、工程を別個にしてそれぞれが最も効果をあげ得る
ような濃度に選定してもよい。

以上は本発明を全てＮＰＮ型について実施した場合のみ
を説明したが、ＰＮＰバイポーラ・トランジスタについ
ても同様に実施し得るものである。

先に少し触れたように、Ｎ−型コレクタ領域１３は高濃
度コレクタ領域６にＰ型不純物をカウンター・ドープす
ることによって容易に形成することができる。このカウ
ンター・ドープはＰ型ベース領域７を設けるに先立って
行うことができるので、前述の提案のようにベース領域
７内に欠陥残留を発生せずにすむ。以下、本発明半導体
集積回路装置の作り方についてもう少し詳細に説明する
。

第５図（ａ）〜（ｄ）は本発明半導体集積回路装置の製
造方法の一実施例を示す工程順序図である。本実施例に
よれば、Ｐ型シリコン基板１上にＮ＋型埋込層３を形成
した後、５×１０１５ＣＩｎ−３〜１　Ｘ　１０　”ｃ
ｍ−３に設定された高濃度のＮ型エピタキシャル層２が
成長される。ついで、フィールド絶縁膜４およびコレク
タ電極引出し領域５がそれぞれ形成され、エミッタ領域
の形成予定領域にホトレジスト１４を残し、Ｐ型不純物
（例えばボロン）を例えば加速電圧（Ｅ）１００〜３０
０ｋｅＶ、ドーズ量（Φ）　Ｉ　Ｘ　１０　”〜５　Ｘ
　１０　”ｃｍ−’の条件でエピタキシャル層２内にイ
オン注入する。このときのイオン注入条件は形成すべき
ベース・コレクタ接合の位置を考慮してベース・コレク
タ接合より０．１〜０．３μｍコレクタ側にピークをも
つように設定する〔第５図（ａ）参照〕。このイオン注
入は所謂カウンター・ドープと呼ばれるもので、これに
よりエピタキシャル層２の高濃度はＰ型不純物で補償さ
れ、濃度３〜４×１０１５ｃｒｎ−３のＮ−型コレクタ
領域１３が高濃度Ｎ型エビタキアルＭ２内に選択的に形
成される〔第５図（ｂ）参照〕。ついで、エミッタ領域
の形成予定領域上からホトレジスト１４を除去し全面に
ボロンのイオン注入を行ない熱処理することによりＰ型
ベース領域１７を形成する〔第５図（ｃ）参照〕。あと
はＮ型不純物を含む多結晶シリコン層のＮ型不純物拡散
源１０からの不純物導入によりＮ＋型エミッタ領域９を
形成すれば、第１図に示す実施例構造の高速ＮＰＮバイ
ポーラ・トランジスタを得ることができる〔第５図（ｄ
）参照〕。

以上は゛ＮＰＮトランジスタを形成する場合であるがＰ
ＮＰ）ランジスタの場合は半導体の型を全て反対とすれ
ばよいことは勿論である。

〔発明の効果〕

以上説明したように、本発明によれば、高濃度のコレク
タ領域内にベース領域に沿って低濃度のコレクタ領域を
形成することによって、接合容量および耐圧をそれぞれ
向上せしめなうえ、しゃ断層波数（ｆｔ　）の低下をも
たらすカーク効果の発生を抑止することができるので、
高速および高耐圧のバイポーラ半導体集積回路装置の実
現に顕著なる効果を奏することができる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明を縦型ＮＰＮバイ
ポーラ・トランジスタに実施した場合の一実施例を示す
半導体集積回路装置の断面図、第３図（ａ）及び（ｂ）
は上記実施例におけるＡ−Ａ’およびＢ−Ｂ’断面の不
純物プロフィル図、第４図は本発明の他の実施例を示す
半導体集積回路装置の断面図、第５図（ａ）〜（ｄ）は
本発明半導体集積回路装置の製造方法の一実施例を示す
工程順序図、第６図および第７図はそれぞれ従来の縦型
ＮＰＮバイポーラ・トランジスタの構造を示す断面図で
ある。１・・・Ｐ型シリコン基板、２・・・高濃度Ｎ型エピタ
キシャル層、３・・・Ｎ＋型埋込層、４・・・フィール
ド絶縁膜、５・・・コレクタ電極引出し領域、６・・・
高濃度コレクタ領域、６・・・Ｐ型ベース領域、８・・
・ペース電極引出し領域、９・・・Ｎ＋型エミッタ領域
、１０・・・多結晶シリコン層から成るＮ型不純物拡散
源、１１．１２・・・絶縁膜、１３・・・Ｎ−型コレク
タ領域、１４・・・ホトレジスト、１５・・・Ｐ＋型埋
込層、１６・・・Ｐウェル、Ｂ＋・・・ボロン・イオン
。（Ｅｌ−Ｂ′能面）（ｂ） δ′ 代理人　弁理士　　内　原　　晋第　ｊ　　匹第図莞？又売づ叉又東男図

Claims

【特許請求の範囲】

半導体基板と、前記半導体基板上に形成される縦型バイ
ポーラ・トランジスタとを含んで成り、前記縦型バイポ
ーラ・トランジスタは高濃度のコレクタ領域と、前記高
濃度のコレクタ領域に形成されるベース領域と、前記ベ
ース領域に形成されるエミッタ領域と、前記ベース領域
に沿って前記高濃度コレクタ領域内に形成される低濃度
コレクタ領域とを備えることを特徴とする半導体集積回
路装置。