DE10201056A1

DE10201056A1 - Halbleitereinrichtung mit einem bipolaren Schutztransistor

Info

Publication number: DE10201056A1
Application number: DE2002101056
Authority: DE
Inventors: Martin Streibl; Harald Gosner; Kai Esmark; Silke Bargstaedt-Franke; Wolfgang Stadler; Martin Wendel
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-01-14
Filing date: 2002-01-14
Publication date: 2003-07-31
Anticipated expiration: 2022-01-15
Also published as: DE10201056B4

Abstract

Halbleitereinrichtung mit einem bipolaren Schutztransistor (T1), der einen Emitterbereich (15), einen Basisbereich (10) sowie einen Kollektorbereich (17, 3) umfaßt, wobei der Kollektorbereich einen ersten Abschnitt (17), der an den Basisbereich (10) angrenzt, sowie einen an den ersten Abschnitt (17) angrenzenden zweiten Abschnitt (3) aufweist, dessen Dotierung höher ist als die des ersten Abschnitts (17), wobei die Strom-Spannungs-Kennlinie eines reversiblen Kollektor-Emitter-Durchbruchs des Schutztransistors (T1) mit ansteigender Stromdichte einen ersten Spannungsrücksprung auf eine erste Haltespannung (UH1) und danach einen zweiten Spannungsrücksprung auf eine zweite Haltespannung (UH2) zeigt, und wobei durch Wahl der Dotierung des ersten Abschnitts (17) und/oder durch Wahl eines Leitfähigkeitswertes zwischen Basis und Emitter die erste Haltespannung (UH1) auf einen gewünschten Wert eingestellt ist.

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung mit einem bipolaren Schutztransistor.

Bei einer solchen Halbleitereinrichtung ist es schwierig, den Schutztransistor so auszubilden, daß ein vorbestimmtes Hochstromverhalten des Schutztransistors bei einem Kollektor-Emitter- Durchbruch im ESD-Fall (im Fall einer elektrostatischen Entladung) oder im EOS-Fall (im Fall einer elektrischen Überbeanspruchung) vorliegt.

Ausgehend hiervon ist es Aufgabe der Erfindung, eine Halbleitereinrichtung mit einem bipolaren Schutztransistoren bereitzustellen, bei der das Hochstromverhalten im Kollektor-Emitter- Durchbruch leicht eingestellt werden kann.

Die Aufgabe wird durch eine Halbleitereinrichtung mit einem bipolaren Schutztransistor, der einen Emitterbereich, einen Basisbereich sowie einen Kollektorbereich umfaßt, gelöst, wobei der Kollektorbereich einen ersten Abschnitt, der an den Basisbereich angrenzt, sowie einen an den ersten Abschnitt angrenzenden zweiten Abschnitt aufweist, dessen Dotierung höher ist als die des ersten Abschnitts, wobei die Strom-Spannungs-Kennlinie eines reversiblen Kollektor- Emitter-Durchbruchs des Schutztransistors mit ansteigender Stromdichte einen ersten Spannungsrücksprung auf eine erste Haltespannung und danach einen zweiten Spannungsrücksprung auf eine zweite Haltespannung zeigt, und wobei durch Wahl der Dotierung des ersten Abschnitts und/oder durch Wahl eines Basis-Emitter-Widerstands die erste Haltespannung auf einen gewünschten Wert eingestellt ist.

Die Einstellung der ersten Haltespannung durch Wahl bzw. Einstellung der Dotierung des ersten Abschnitts und/oder durch Wahl bzw. Einstellung eines Basis-Emitter-Widerstands (bzw. der Leitfähigkeit zwischen Basis und Emitter) läßt sich leicht durchführen, ohne daß grundlegende Änderungen im Aufbau der in einer Halbleitertechnologie (z. B. BiCMOS mit einer minimalen Strukturgröße von 0,5, 0,35 oder 0,25 µm) zur Verfügung gestellte Transistoren nötig sind. Somit läßt sich das Schutzelement aus den bei einer Halbleitertechnologie zur Verfügung gestellten Transistortypen in einfacher Art und Weise ableiten. Damit ist der Aufwand zum Entwerfen des Schutztransistors sehr gering.

Ferner kann bei der Halbleitereinrichtung die Dotierung des ersten Bereichs so gewählt sein, daß das Durchbruchsverhalten vom ersten Spannungsrücksprung bis zum zweiten Spannungsrücksprung im wesentlichen durch den base-push-out-Effekt (auch Kirk-Effekt genannt) bestimmt ist. Der base-push-out-Effekt ist beispielsweise in C. T. Kirk, IRE Trans. Elec. Dev. Vol. ED-9, Seiten 164-174, März 1962 und in H. C. Poon et al., IEEE Trans. Electron Devices, ED-16, 455 (1969) beschrieben. Dadurch kann unabhängig von der Halbleitertechnologie immer in der gleichen Art und Weise die erste Haltespannung auf den gewünschten Wert eingestellt werden. Auch hat sich gezeigt, daß aufgrund des base-push-out- Effekts ein hochohmiges Verhalten vorliegt, das man sehr gut ausnutzen kann, um die erste Haltespannung über den maximalen Signalspannungswert der Halbleitereinrichtung zu heben, so daß der Schutztransistor nicht in nachteiliger Weise zu früh in den Kollektor-Emitter- Durchbruch gelangt.

Bei der Halbleitereinrichtung kann das Durchbruchsverhalten vom ersten Spannungsrücksprung bis zum zweiten Spannungsrücksprung durch einen ersten differentiellen Widerstand gekennzeichnet werden, dessen Wert mittels der Wahl der Dotierung des ersten Abschnitts eingestellt ist. Damit läßt sich sehr einfach der differentielle Widerstand einstellen, ohne daß das weiter Durchbruchsverhalten bei höheren Stromdichten nachteilig verändert wird.

Eine besonders bevorzugte Weiterbildung besteht darin, daß die erste Haltespannung mittels der Wahl des Basis-Emitter-Widerstands eingestellt ist. Damit läßt sich diese in einem großen Bereich einstellen, wobei die Kollektor-Emitter-Durchbruchsspannung nicht oder nur sehr gering durch den Widerstand veränderbar ist und nahe an der Durchbruchsspannung der Basis- Kollektor-Diode liegt.

Um auch die Durchbruchsspannung einstellbar zu machen, kann bei der Halbleitereinrichtung eine Auslöseeinrichtung vorgesehen sein, die bei Anliegen einer vorbestimmten Emitter- Kollektor-Spannung an dem Schutztransistor den Basisbereich mit einem Zündstrom beaufschlagt, wodurch der Schutztransistor in den Kollektor-Emitter-Durchbruch gebracht wird. Dadurch wird es möglich, unabhängig von der eingestellten ersten Haltespannung die Durchbruchsspannung einzustellen, so daß das Schutzelement besser an geforderte Vorgaben angepaßt werden kann.

Eine weitere Ausgestaltung der Halbleitereinrichtung besteht darin, daß der Schutztransistor als parasitärer Bipolartransistor eines CMOS-Elements verwirklicht ist. Damit kann der Schutztransistor selbst dann gebildet werden, wenn die spezielle Halbleitertechnologie keine Bipolartransistoren als aktive Bauelemente vorsieht.

Des weiteren kann bei der Halbleitereinrichtung ein Bipolartransistor mit einem Emitterbereich, einem Basisbereich sowie einem Kollektorbereich, der einen ersten Abschnitt, der an den Basisbereich angrenzt, sowie einen an den ersten Abschnitt angrenzenden zweiten Abschnitt aufweist, vorgesehen sein, wobei die Dotierung des Emitter-, des Basisbereichs und des zweiten Abschnitts des Bipolartransistors den entsprechenden Dotierungen des Emitter-, Basisbereichs und des zweiten Abschnitts des Schutztransistors entsprechen und die Dotierung des ersten Abschnitts des Bipolartransistors höher ist als die des ersten Abschnitts des Schutztransistors. Bei dieser Ausführung weist die Halbleitereinrichtung zwei Transistoren auf, deren Hochstromverhalten nach dem zweiten Spannungsrücksprung des Schutztransistors intrinsisch gekoppelt ist. Damit führen unvermeidliche Prozeßschwankungen zu keinen Änderung der intrinsischen Kopplung, wodurch der Überwachungsaufwand während der Fertigung der Halbleitereinrichtung reduziert werden kann.

Ferner kann bei der Halbleitereinrichtung der Abstand des zweiten Abschnitts vom Basisbereich in beiden Transistoren gleich groß sein. Da dieser Abstand einen wesentlichen Einfluß auf das Hochstromverhalten nach dem zweiten Spannungsrücksprung hat, ist eine ausgezeichnete intrinsische Kopplung gewährleistet.

Insbesondere kann bei der Halbleitereinrichtung der Bipolartransistor im reversiblen Kollektor- Emitter-Durchbruch eine Strom-Spannungs-Kennlinie aufweisen, die mit steigender Stromdichte einen ersten und danach einen zweiten Spannungsrücksprung zeigt, wobei beide Transistoren nach dem zweiten Spannungsrücksprung einen spezifischen differentiellen Hochstromwiderstand aufweisen, die sich mit steigender Stromdichte aneinander angleichen. Durch die spezifischen differentiellen Hochstromwiderstände, die intrinsisch gekoppelt sind, läßt sich äußerst einfach durch Änderung der geometrischen Abmessungen bei dem Schutztransistor eine gewünschte Schutzfunktion einstellen. Gleichzeitig ist die zweite Haltspannung des zweiten Transistors immer größer oder gleich der des ersten Transistors.

Des weiteren kann bei der Halbleitereinrichtung der Basis-Emitter-Widerstand als aktives Element ausgebildet ist, das bevorzugt steuerbar ist. Somit läßt sich der Basis-Emitter- Widerstand in Abhängigkeit des gerade vorhandenen Durchbruchzustands in gewünschter Weise einstellen.

Die Halbleitereinrichtung kann neben dem Schutztransistor noch einen Bipolartransistor umfassen, die jeweils aufweisen:
eine auf einem Halbleitersubstrat gebildete erste Halbleiterschicht eines ersten Leitfähigkeitstyps, einen an einer dem Halbleitersubstrat abgewandten Oberseite der ersten Halbleiterschicht gebildeten ersten Dotierungsbereich eines zweiten Leitfähigkeitstyps, wobei der erste Dotierungsbereich die Basis des Transistors bildet, einem mit dem ersten Dotierungsbereich in Kontakt stehenden zweiten Dotierungsbereich des ersten Leitfähigkeitstyps, wobei der zweite Dotierungsbereich den Emittern des Transistors bildet, eine zumindest teilweise in der ersten Halbleiterschicht gebildete vergrabene Schicht des ersten Leitfähigkeitstyps, wobei die vergrabene Schicht von der Oberseite der ersten Halbleiterschicht beabstandet ist, eine höhere Dotierungskonzentration als die erste Halbleiterschicht aufweist und zusammen mit einem zwischen dem ersten Dotierungsbereich und der vergrabenen Schicht liegenden Kollektorabschnitt der ersten Halbleiterschicht den Kollektor des Transistors bildet, wobei die beiden Transistoren jeweils ein vorgegebenes Dotierungsprofil im Kollektorabschnitt vom ersten Dotierungsbereich bis zur vergrabenen Schicht aufweisen, wobei die Dotierungsprofile unterschiedlich aber jeweils so ausgelegt sind, daß bei einem reversiblen Kollektor-Emitter-Durchbruch des entsprechenden Transistors die Basis-Kollektor- Raumladungszone die vergrabene Schicht erreicht.

Dadurch wird erreicht, daß die Wirkung der Dotierungsprofile im Kollektorabschnitt im Fall des reversiblen Kollektor-Emitter-Durchbruchs aufgehoben ist, wenn die Basis-Kollektor- Raumladungszone die vergrabene Schicht erreicht, und daß das weitere Hochstromverhalten im wesentlichen durch die vergrabene Schicht und nicht mehr durch den Kollektorabschnitt bestimmt ist. Da somit im Hochstrombetrieb beim Durchbruch die Unterschiede der beiden Transistoren aufgehoben sind, liegt eine intrinsische Kopplung der Hochstromkennlinien vor. Schwankungen bei der Herstellung wirken sich daher auf beide Transistoren in der gleichen Weise aus, wodurch die relative Beziehung ihres Hochstromverhaltens beibehalten wird. Aufgrund der intrinsischen Kopplung der Hochstromkennlinien ist vorteilhaft der Überwachungsaufwand zur Absicherung der Hochstrom-Korrelation der beiden Transistoren vermindert.

Der erste Dotierungsbereich kann derart an der Oberseite der ersten Halbleiterschicht gebildet sein, daß er vollständig, teilweise oder gar nicht in der ersten Halbleiterschicht liegt. Die vergrabene Schicht kann mit ihrer Oberseite gerade an der Grenze zwischen dem Halbleitersubstrat und der ersten Halbleiterschicht oder auch in der ersten Halbleiterschicht liegen. In beiden Fällen wird darunter verstanden, daß die vergrabene Schicht zumindest teilweise in der ersten Halbleiterschicht liegt. Als erster Leitfähigkeitstyp kann eine n-Dotierung oder eine p-Dotierung gewählt werden. Der zweite Leitfähigkeitstyp ist dann natürlich eine p- bzw. eine n-Dotierung.

Insbesondere können bei der erfindungsgemäßen Halbleitereinrichtung beide vergrabenen Schichten der beiden Transistoren als eine einzige Schicht ausgebildet sein, die zwei lateral beabstandete Abschnitte umfaßt. Damit wird sichergestellt, daß die vergrabenen Schichten, die im wesentlichen das Hochstromverhalten bestimmen, wenn die Basis-Kollektor- Raumladungszone die vergrabene Schicht erreicht, möglichst identisch sind. Somit ist die intrinsische Kopplung des Hochstromverhaltens gewährleistet.

Ein weiterer Vorteil der erfindungsgemäßen Halbleitereinrichtung ist, daß die zwei Transistoren für den normalen Betrieb mittels der Dotierungsprofile im Kollektorabschnitt optimiert werden können, und dennoch im Hochstrombetrieb während des reversiblen Kollektor-Emitter- Durchbruchs eine intrinsische Kopplung des Hochstromverhaltens zeigen.

Damit kann beispielsweise der Schutztransistor als Hochspannungstransistor ausgebildet sein, mit dem ein wirksamer ESD-Schutz des zweiten Transistors, der auch als Hochspannungstransistor oder auch als Hochfrequenztransistor ausgebildet sein kann, erreichbar ist. Dadurch besteht die Möglichkeit, einen wirksamen ESD-Schutz von Transistoren verschiedener Klassen (z. B. Hochfrequenztransistoren und Hochspannungstransistoren) mittels Elemente einer einzigen ESD-Klasse (z. B. Hochspannungs-Transistoren) zu verwirklichen. Dies ermöglicht eine drastische Reduzierung des Entwicklungsaufwands für den ESD-Schutz.

Ein wesentlicher Punkt bei der erfindungsgemäßen Halbleitereinrichtung besteht darin, daß der Basis-Kollektor-Komplex der beiden Transistoren, insbesondere die entsprechenden Implantationen, derart gestaltet sind, daß aufgrund des Base-Push-Out-Effekt (auch Kirk-Effekt genannt) das Hochstromverhalten im reversiblen Kollektor-Emitter-Durchbruch bei den beiden Bipolartransistoren im wesentlichen nur noch durch die vergrabene Schicht (insbesondere deren Dotierung) bestimmt wird, die für die beiden Transistoren gleich ist.

Somit kann bereits in der Entwicklungsphase einer Bipolar/-BiCMOS-Technologie mittels Simulationen und Testchipanalysen dafür gesorgt werden, daß die Angleichung zwischen den Hochstromkennlinien der beiden Transistoren eintritt, bevor einer der beiden Transistoren durch einen ESD-/EOS-Strom (ESD = electrostatic discharge, EOS = electrical over-stress) beschädigt oder sogar zerstört wird.

Das Dotierungsprofil eines der beiden Transistoren im Kollektorabschnitt kann beispielsweise so gewählt werden, daß bei einer gegebenen kritischen Stromdichte im Kollektor-Emitter- Durchbruch der Transistor den zweiten Spannungsrücksprung zur zweiten Haltespannung durchführt. Der zweite Haltespannungswert kann durch die Tiefe bzw. den Abstand der vergrabenen Schicht vom ersten Dotierungsbereich und der Dotierungskonzentration der vergrabenen Schicht eingestellt werden. Das Dotierungsprofil im Kollektorabschnitt, insbesondere die mittlere Dotierungskonzentration, wird so gewählt, daß für die kritische Stromdichte durch den Transistor die Basis-Kollektor-Verarmungszone bzw. -Raumladungszone aufgrund des Base-Push-Out-Effekts gerade die vergrabene Schicht erreicht.

Mittels der erfindungsgemäßen Halbleitereinrichtung können somit beispielsweise ein Hochspannungsbipolartransistor, der erst bei einer relativ hohen Kollektor-Emitter-Spannung durchbricht, und ein Hochfrequenzbipolartransistor, der schon bei einer geringeren Kollektor- Emitter-Spannung durchbricht aber eine deutlich höhere Transitfrequenz (z. B. ≥ 10 GHz) als der Hochspannungstransistor aufweist, realisiert werden, wobei ihr Hochstromverhalten intrinsisch gekoppelt ist. Auch kann der eine Transistortyp aus dem anderen Transistortyp abgeleitet werden, so daß, je nachdem welchen Transistortyp eine Halbleitertechnologie bereitstellt, leicht immer der Schutztransistor und der Schalttransistor (z. B. Hochfrequenztransistor) realisiert werden können.

Ferner kann bei der erfindungsgemäßen Halbleitereinrichtung das Hochstromverhalten im reversiblen Kollektor-Emitter-Durchbruch aufgrund der Basis-Kollektor-Raumladungszone, die die vergrabene Schicht erreicht, unabhängig vom Dotierungsprofil im Kollektorabschnitt mittels der vergrabenen Schicht festgelegt sein.

Insbesondere können die zweite Haltespannung, auf die im Durchbruchsfall bei Erreichen der kritischen Stromdichte zurückgesprungen wird, und der differentielle Hochstromwiderstand der Durchbruchskennlinie nach dem zweiten Spannungsrücksprung der beiden Transistoren bei der erfindungsgemäßen Halbleitereinrichtung intrinsisch gekoppelt werden.

In einer weiteren Ausgestaltung der erfindungsgemäßen Halbleitereinrichtung sind die beiden ersten Halbleiterschichten als eine einzige Epitaxieschicht ausgebildet. Damit lassen sich Transistoren mit ausgezeichneten Eigenschaften erzeugen.

Insbesondere kann bei der erfindungsgemäßen Halbleitereinrichtung im Kollektorabschnitt eines der beiden Transistoren ein Kollektordotierungsbereich des ersten Leitfähigkeitstyps gebildet sein, wobei die Dotierungskonzentration des Kollektordotierungsbereiches höher ist als die Dotierungskonzentration der ersten Halbleiterschicht. Dadurch läßt sich ein Bipolartransistor mit ausgezeichneten Hochfrequenzeigenschaften realisieren, der aber immer noch ein vorbestimmtes Hochstromverhalten im Kollektor-Emitter-Durchbruch aufweist.

Auch kann bei der erfindungsgemäßen Halbleitereinrichtung ein ohmscher Widerstand zwischen Basis und Emitter eines der beiden Transistoren geschaltet sein. Dadurch wird es möglich, die erste Haltespannung zu erhöhen. Dies ist besonders von Vorteil, da somit der Abstand von der maximalen Signalspannung (für den normalen Schaltungsbetrieb) zum spannungsmäßig niedrigsten Durchbruchszustand erhöht werden kann und somit ein unabsichtlicher Durchbruch vermieden werden kann.

Der ohmsche Widerstand kann als integriertes Bauelement zusammen mit den beiden Transistoren hergestellt und mit dem einen Transistor verbunden werden. Alternativ kann auch der Emitter-Basis-Kontaktbereich so ausgebildet sein, daß der gewünschte Widerstand realisiert ist.

Ferner kann bei der erfindungsgemäßen Halbleitereinrichtung zumindest bei einem der Transistoren die Basis auf einem schwebenden Potential liegen. Damit ist es möglich, das gewünschte Hochstromverhalten zu erzeugen.

Des weiteren kann bei der erfindungsgemäßen Halbleitereinrichtung eine Auslöseeinrichtung für einen der Transistoren vorgesehen sein, die bei Anliegen einer vorbestimmten Kollektor- Emitter-Spannung an dem einen Transistor dessen Basis mit einem Zündstrom beaufschlagt, wodurch der eine Transistor in den Kollektor-Emitter-Durchbruch gebracht wird. Damit läßt sich die Spannung, bei der der Emitter-Kollektor-Durchbruch einsetzt, sehr flexibel einstellen.

Besonders bevorzugt ist es bei der erfindungsgemäßen Halbleitereinrichtung, daß sich ein spezifischer differentieller Hochstromwiderstand im reversiblen Kollektor-Emitter-Durchbruch des ersten Transistors nach dem zweiten Spannungsrücksprung an einen spezifischen differentiellen Hochstromwiderstand im reversiblen Kollektor-Emitter-Durchbruch des zweiten Transistors nach dem zweiten Spannungsrücksprung mit steigender Stromdichte annähert, wobei die zweite Haltespannung des zweiten Transistors stets größer oder gleich als die zweite Haltespannung des ersten Transistors bleibt. Damit wird die gewünschte intrinsische Kopplung des Hochstromverhaltens auch für den Fall gewährleistet, daß die Abmessungen der beiden Transistoren unterschiedlich sind. Dies ist besonders vorteilhaft, da mittels Skalierung des Schutztransistors und/oder des anderen Transistors ein gewünschter Abstand zwischen den beiden Durchbruchskennlinien eingestellt werden kann.

Eine besonders bevorzugte Ausgestaltung der erfindungsgemäßen Halbleitereinrichtung besteht darin, daß die beiden Transistoren miteinander verbunden und ihre Dotierungsprofile so gewählt sind, daß im reversiblen Kollektor-Emitter-Durchbruch die Basis-Kollektor- Raumladungszonen bei beiden Transistoren die vergrabene Schicht erreicht bzw. daß bei beiden Transistoren der base-push-out-Effekt im reversiblen Durchbruch zum zweiten Spannungsrücksprung führt. Damit ist die Angleichung bzw. die intrinsische Korrelation des Hochstromverhaltens der beiden Transistoren gewährleistet, bevor einer der beiden Transistoren vor der Angleichung (nach dem zweiten Spannungsrücksprung bei beiden Transistoren) durch den bis dahin fließenden Strom geschädigt wird.

Die Aufgabe wird auch durch ein Verfahren zum Entwerfen eines bipolaren Schutztransistors für eine integrierte Schaltung, die zumindest einen Bipolartransistor mit einem Emitterbereich, einem Basisbereich sowie einem Kollektorbereich mit einem ersten und einem zweiten Abschnitt aufweist, gelöst, wobei die Dotierung des zweiten Abschnitts höher ist als die des ersten Abschnitts, wobei der Schutztransistor von dem Bipolartransistor abgeleitet wird, indem die Dotierung des ersten Abschnitts verändert, bevorzugt abgesenkt, und/oder ein Basis- Emitter-Widerstand verändert wird.

Damit läßt sich in einfachster Art und Weise ausgehend von dem Bipolartransistor, der von der integrierten Schaltung bzw. einer Halbleitertechnologie zur Verfügung gestellt wird, der gewünschte Schutztransistor ableiten. Durch Wahl der Dotierung und/oder des Basis-Emitter- Widerstands läßt sich das Schutzelement entwerfen, das geforderte Eigenschaften aufweist. So kann der Abstand der ersten Haltespannung zur maximalen Signalspannung der Schaltung auf einen gewünschte Wert einstellen. Auch kann eine gewünschte Kopplung des Hochstromverhaltens (nach dem zweiten Spannungsrücksprung) zu dem Bipolartransistor erzeugen.

Insbesondere kann die Wahl der Dotierung des ersten Abschnitts und/oder des Basis-Emitter- Widerstands im Hinblick auf den oben beschriebenen Einfluß des base-push-out-Effekts auf das Verhalten im reversiblen Kollektor-Emitter-Durchbruchsbereichs durchgeführt werden. Es wird somit der base-push-out-Effekt vorteilhaft für das Entwerfen eines Schutztransistors ausgenutzt.

Ferner kann ein erster differentieller Widerstand, der das Durchbruchsverhalten vom ersten Spannungsrücksprung bis zum zweiten Spannungsrücksprung kennzeichnet, mittels der Wahl der Dotierung des ersten Abschnitts eingestellt werden. Damit läßt sich sehr einfach der differentielle Widerstand einstellen, ohne daß das weitere Durchbruchsverhalten bei höheren Stromdichten nachteilig verändert wird.

Auch kann die erste Haltespannung mittels der Wahl des Basis-Emitter-Widerstands eingestellt werden. Dabei liegt die Durchbruchsspannung, also die Spannung, bei der der Kollektor- Emitter-Durchbruch einsetzt, etwa in der Nähe der Durchbruchsspannung der Basis-Kollektor- Diode.

Um die Durchbruchsspannung einstellbar zu machen, kann eine Auslöseeinrichtung vorgesehen werden, die bei Anliegen einer vorbestimmten Emitter-Kollektor-Spannung an dem Schutztransistor den Basisbereich mit einem Zündstrom beaufschlagt, wodurch der Schutztransistor in den Kollektor-Emitter-Durchbruch gebracht wird. Dadurch wird es möglich, unabhängig von der eingestellten ersten Haltespannung die Durchbruchsspannung einzustellen, so daß das Schutzelement besser an geforderte Vorgaben angepaßt werden kann.

Der Schutztransistor kann auch von einem parasitärer Bipolartransistor eines CMOS-Elements abgeleitet werden. Damit kann der Schutztransistor selbst dann entworfen werden, wenn die spezielle Halbleitertechnologie keine Bipolartransistoren als aktive Bauelemente vorsieht.

Bei dem beschriebene Entwerfen weist die gebildete Halbleitereinrichtung dann zwei Transistoren auf, deren Hochstromverhalten nach dem zweiten Spannungsrücksprung des Schutztransistors intrinsisch gekoppelt ist. Damit führen unvermeidliche Prozeßschwankungen zu keinen Änderung der intrinsischen Kopplung, wodurch der Überwachungsaufwand während der Fertigung der Halbleitereinrichtung reduziert werden kann.

Ferner kann der Abstand des zweiten Abschnitts vom Basisbereich in beiden Transistoren gleich groß gewählt werden. Da dieser Abstand einen wesentlichen Einfluß auf das Hochstromverhalten nach dem zweiten Spannungsrücksprung hat, ist eine ausgezeichnete intrinsische Kopplung gewährleistet.

Insbesondere kann durch das beschriebene Entwerfen bei der hergestellten Halbleitereinrichtung der Bipolartransistor im reversiblen Kollektor-Emitter-Durchbruch eine Strom-Spannungs-Kennlinie aufweisen, die mit steigender Stromdichte einen ersten und danach einen zweiten Spannungsrücksprung zeigt, wobei beide Transistoren nach dem zweiten Spannungsrücksprung jeweils einen spezifischen differentiellen Hochstromwiderstand aufweisen, wobei sich die beiden spezifischen differentiellen Hochstromwiderstände mit steigender Stromdichte aneinander angleichen, und wobei die zweite Haltespannung des einen Transistors stets oberhalb der zweiten Haltespannung des anderen Transistors liegt. Durch die spezifischen differentiellen Hochstromwiderstände, die intrinsisch gekoppelt sind, und die Korrelation (intrinsische Kopplung) der zweiten Haltespannungen läßt sich äußerst einfach durch Änderung der geometrischen Abmessungen bei dem Schutztransistor eine gewünschte Schutzfunktion einstellen.

Des weiteren kann bei der Halbleitereinrichtung der Basis-Emitter-Widerstand als aktives Element ausgebildet werden, das bevorzugt steuerbar ist. Somit läßt sich der Basis-Emitter- Widerstand in Abhängigkeit der gerade gewünschten ersten Haltespannung in gewünschter Weise einstellen.

Die Schutztransistor und die anderen beschriebenen Bipolartransistoren können jeweils als vertikale oder als laterale Transistoren ausgebildet sein.

Unter Dotierung wird hier im allgemeinen ein Dotierungsverlauf verstanden, wobei eine Dotierung höher bzw. niedriger als eine andere ist, wenn der maximale Wert des einen Dotierungsverlaufs höher bzw. niedriger als der maximale Wert des anderen Dotierungsverlaufs ist.

Die Erfindung wird nachfolgend anhand der Zeichnungen beispielshalber noch näher erläutert. Von den Figuren zeigen:
Fig. 1 einen schematischen Querschnitt der erfindungsgemäßen Halbleitereinrichtung;
Fig. 2 ein Schaltbild der erfindungsgemäßen Halbleitereinrichtung;
Fig. 3 das Dotierungsprofil des ersten Bipolartransistors;
Fig. 4 das Dotierungsprofil des zweiten Bipolartransistors;
Fig. 5 eine schematisch Kollektor-Emitter-Durchbruchs-Kennlinien der beiden Bipolartransistoren;
Fig. 6 gemessene Kollektor-Emitter-Durchbruchs-Kennlinien der beiden Bipolartransistoren;
Fig. 7 ein Schaltbild einer Weiterbildung eines der Bipolartransistoren der erfindungsgemäßen Halbleitereinrichtung;
Fig. 8 gemessene Kollektor-Emitter-Durchbruchs-Kennlinien des in Fig. 7 gezeigten Bipolartransistors,
Fig. 9 eine andere Weiterbildung eines Bipolartransistors der erfindungsgemäßen Halbleitereinrichtung, und
Fig. 10 die Ausbildung des Schutztransistors als parasitärer Bipolartransistor.
In Fig. 1 ist eine schematische Schnittansicht der erfindungsgemäßen Halbleitereinrichtung mit zwei vertikalen Bipolartransistoren T1, T2 gezeigt, wobei der erste Bipolartransistor T1 ein ESD- Schutzelement für den zweiten Bipolartransistor T2 ist, der in einer Ausgangstreiberstufe (nicht gezeigt) enthalten ist. Der erste Bipolartransistor T1 kann als Hochvolttransistor bezeichnet werden, da er für eine hohe Kollektor-Emitter-Durchbruchsspannung bei offener Basis (sogenannte UCE0-Spannung) ausgelegt ist, und der zweite Bipolartransistor T2 kann als Hochfrequenztransistor bezeichnet werden, da er für hohe Frequenzen (bzw. hohe Transitfrequenz) ausgelegt ist.
In Fig. 2 ist schematisch ein Beispiel zur Verschaltung der beiden Bipolartransistoren T1 und T2 gezeigt. Der erste Bipolartransistor T1 ist mit seinem Kollektoranschluß über eine Ausgangsleitung L1 mit einer Anschlußfläche A verbunden. Der Emitteranschluß des ersten Bipolartransistors T1 liegt auf Masse GND und sein Basisanschluß ist nicht mit einem bestimmten Potential beaufschlagt, sondern ist als schwebender Anschluß ausgebildet. Parallel zum ersten Bipolartransistor T1 ist der zweite Bipolartransistor T2 geschaltet, wobei sein Kollektoranschluß mit der Ausgangsleitung L1 verbunden ist und sein Emitteranschluß auf Masse GND liegt. Der Basisanschluß und auch der Kollektoranschluß sind noch mit weiteren Elementen (nicht gezeigt) der Ausgangstreiberstufe verbunden, wie dies durch die Leitungen L2, L3 und L4 angedeutet ist. Zwischen den beiden Kollektoranschlüssen ist ein Widerstand R1 geschaltet.
Wie am besten aus Fig. 1 ersichtlich ist, umfaßt die Halbleitereinrichtung ein p-dotiertes Siliziumsubstrat 1, auf der eine n^--dotierte Epitaxieschicht 2 aufgewachsen ist.
Der erste Bipolartransistor T1 enthält eine n⁺-dotierte vergrabene Schicht 3, die zwischen dem Siliziumsubstrat 1 und der Epitaxieschicht 2 gebildet ist und teilweise im Siliziumsubstrat 1 und teilweise in der Epitaxieschicht 2 liegt.
Ferner sind in der Epitaxieschicht 2 zwei n⁺-Kollektoranschlußimplantierungen 4, 5 vorgesehen, die in lateraler Richtung voneinander beabstandet sind und sich von der vergrabenen Schicht 3 nach oben erstrecken. Auf den oberen Enden der Kollektoranschlußimplantierungen 4, 5 sind Verbindungsabschnitte 6, 7 gebildet, die in bekannter Weise kontaktiert (z. B. durch Kontaktlöcher) sind, so daß ein Kollektoranschluß 8 vorgesehen ist.
Ferner ist, in lateraler Richtung gesehen, etwa in der Mitte zwischen beiden Kollektoranschlußimplantierungen 4, 5 an der der vergrabenen Schicht 3 abgewandten Oberseite 9 der Epitaxieschicht 2 ein p⁺-dotierter Basisbereich 10 gebildet, der lateral mittels eines Isolationsabschnitts 11 an der Oberseite 9 der Epitaxieschicht 2 von den Verbindungsabschnitten 6, 7 isoliert ist. Der Isolationsabschnitt 11 kann durch bekannte Verfahren gebildet werden, wie z. B. mittels einer lokalen Oxidation, oder er kann auch als sogenanntes "shallow-trench"-Isolationsgebiet ausgebildet sein.
Der Basisbereich 10 ist über eine Basisanschlußschicht 12, die auf dem Isolationsabschnitt 11 und teilweise auf dem Basisbereich 10 gebildet ist, mit einem Basisanschluß 13 verbunden.
In der Basisanschlußschicht 12 ist ein Kontaktloch 14 gebildet, so daß eine n⁺-dotierte Polysilizium-Schicht bzw. -Leitung 15 in Kontakt mit der Oberseite des Basisbereichs 10 steht und der Emitter des ersten Bipolartransistors T1 realisiert ist. Auf der Polysilizium-Leitung 15 ist ein Emitterkontakt 16 ausgebildet.
Somit weist der npn-Bipolartransistor T1 den Emitter 15, die Basis 10 und den Kollektor auf, der einen Kollektorabschnitt 17 in der Epitaxieschicht 2 zwischen dem Basisbereich 10 und der vergrabenen Schicht 3 sowie die vergrabene Schicht 3 umfaßt.
In Fig. 3 ist der Dotierungsverlauf entlang der Linie M1 dargestellt. Der Emitter weist eine Dotierungskonzentration von etwa 5 × 10²⁰ cm^-3 auf, die p-Dotierung in der Basis beträgt etwa 0,8 × 10¹⁹ cm³, wohingegen die Epitaxieschicht 2 eine n-Dotierung von etwa 1 × 10¹⁵ cm^-3 aufweist. In der vergrabenen Schicht 3 steigt dann die n-Dotierung auf etwa 5 × 10¹⁹ cm^-3 an.
Der zweite Bipolartransistor T2 ist im wesentlichen identisch zu dem ersten Bipolartransistor T1 aufgebaut, so daß die gleichen Elemente mit den gleichen Bezugszeichen bezeichnet sind und deren Beschreibung nicht wiederholt wird. Im Unterschied zum ersten Bipolartransistor T1 enthält der zweite Bipolartransistor T2, wie in Fig. 1 gezeigt ist, in seinem Kollektorabschnitt 17 zwei Kollektorimplantierungsbereiche 18, 19, die den Bahnwiderstand im Kollektorabschnitt 17 verringern, wodurch gewünschte Hochfrequenzeigenschaften des zweiten Bipolartransistors T2 realisiert sind.
Das Dotierungsprofil entlang der Linie M2 im zweiten Bipolartransistor T2 ist in Fig. 4 dargestellt. Wie sich aus einem Vergleich mit dem in Fig. 3 dargestellten Dotierungsprofil des ersten Bipolartransistor T1 ergibt, beträgt die Dotierungskonzentration in den Kollektorimplantierungsbereichen 18, 19 etwa 1 × 10¹⁷ cm^-3 und ist somit um etwa zwei Größenordnungen höher als die Dotierungskonzentration im Kollektorabschnitt 17 des ersten Bipolartransistor T1. Der restliche Dotierungsverlauf des zweiten Transistors T2 ist identisch zu dem des ersten Transistors T1.
Der Abstand der vergrabenen Schicht 3 von der Oberseite 9 der Epitaxieschicht 3, die Dotierung der vergrabenen Schicht 3 sowie die Dotierungen in den Kollektorabschnitten 18 sind so gewählt, daß bei einem Emitter-Kollektor-Durchbruch, bedingt beispielsweise durch ein ESD- Ereignis, bei beiden Transistoren das Durchbruchsverhalten durch die in Fig. 5 schematisch gezeigte Strom-Spannungskennlinie beschrieben werden kann, wobei in Fig. 5 entlang der x- Achse die Kollektor-Emitter-Spannung und entlang der y-Achse die Kollektorstromdichte aufgetragen ist.
Wie Fig. 5 zu entnehmen ist, setzt der Durchbruch beim Punkt P1 ein (Durchbruchsspannung DU des Kollektor-Emitter-Durchbruchs), wobei mit steigender Stromdichte die Spannung bis zu einer ersten Triggerspannung UT1 (erster Triggerstrom IT1) ansteigt, bei der ein Spannungsrücksprung zu einer ersten Haltespannung UH1 erfolgt (vom Punkt P2 zum Punkt P3). Danach steigt die Spannung mit zunehmender Stromdichte wieder an, und zwar bis zu einer zweiten Triggerspannung UT2 (Punkt P4), bei der erneut ein Spannungsrücksprung bis zu einer zweiten Haltespannung UH2 (Punkt P5) erfolgt. Bei weiter steigender Stromdichte steigt die Spannung bis zu einer dritten Triggerspannung UT3 (Punkt P6) an, bei der der thermische Durchbruch einsetzt, der gewöhnlich zur Beschädigung des Transistors führt.
Das Durchbruchsverhalten bis zum Punkt P6 kann als reversibler Kollektor-Emitter-Durchbruch bezeichnet werden, der zwei nicht-thermische Rücksprünge (erster und zweiter Spannungsrücksprung) enthält.
Der Schnittpunkt P7 einer Verlängerung der Linie P3, P4 mit der x-Achse wird üblicherweise als UCE0-Durchbruchsspannung bezeichnet.
Das beschrieben Durchbruchsverhalten läßt sich so erklären, daß der Verlauf vom Punkt P1 zu P2 (erste Phase) im wesentlichen durch den Durchbruch der Basis-Kollektor-Diode bestimmt wird, wobei der Durchbruch nahe am Basisbereich 10 stattfindet. Die erste Triggerstromdichte IT1 im Punkt P2 hängt dabei vom Wert eines Basis-Emitter-Widerstands (bzw. von der Leitfähigkeit zwischen Basis und Emitter) ab und die Durchbruchsspannung UD am Punkt P1 liegt nahe an der Kollektor-Basis-Durchbruchsspannung.
Der Verlauf vom Punkt P3 bis zum Punkt P4 (zweite Phase) ist im wesentlichen durch den sogenannten base-push-out-Effekt (auch Kirk-Effekt genannt) bestimmt. Die Triggerstromdichte IT1 im Punkt P3 führt zu einer Überflutung der Basis-Kollektor-Raumladungszone mit Elektronen (bei einem pnp-Transistor mit Löchern), wodurch sich die Basis-Kollektor- Raumladungszone einerseits in den Kollektorabschnitt 17 ausdehnt und andererseits auch in den Kollektorabschnitt hinein verschoben wird, so daß sie ab einer gewissen Stromdichte die hochdotierte vergrabene Schicht 3 erreicht. Ab diesem Zeitpunkt steigen die elektrischen Felder in der Basis-Kollektor-Raumladungszone schnell an und verstärken die Erzeugen der Ladungsträger, die aufgrund des Lawinendurchbruchs erzeugt werden, wobei der mit Elektronen überflutete Basisbereich (der aufgrund der verschobenen Basis-Kollektor- Raumladungszone in den Kollektorabschnitt hinein vergrößert ist) nun fast feldfrei ist. Aufgrund der verstärkten Erzeugung der Ladungsträger wird die Basis-Kollektor-Raumladungszone an der vergrabenen Schicht zusammengedrückt und kann ab einem gewissen Zeitpunkt nicht mehr dem Spannungsabfall über den Basis-Kollektor-Übergang standhalten. Dies führt zu dem zweiten Spannungsrücksprung vom Punkt P4 bis zum Punkt P5.
Für den die zweite Phase bestimmenden base-push-out-Effekt muß die Stromdichte so hoch sein, daß die Kollektorelektronenstromdichte die Dotierungsdichte in der Basis-Kollektor- Raumladungszone auf der Kollektorseite übersteigt. Daher ist die Dotierung im Kollektorabschnitt 17, insbesondere nahe am Basisbereich 10, für das Einsetzen des base- push-out-Effekts wichtig. Wenn, wie beim zweiten Bipolartransistor T2, die Dotierungskonzentration um etwa zwei Größenordnungen größer ist als die Dotierung der Epitaxieschicht 2 (und somit des Kollektorabschnitts 17 des ersten Transistors T1), setzt der base-push-out-Effekt erst bei Stromdichten ein, die entsprechend zwei Größenordnungen größer sind. Die Dotierung des Kollektorabschnitts 17 des zweiten Transistors ist daher so gewählt, daß der base-push-out-Effekt bei Stromdichten einsetzt, die kleiner als die Stromdichte sind, bei der die thermische Zerstörung des Transistors einsetzt.
Der differentielle Widerstand in der zweiten Phase (vom Punkt P3 bis zum Punkt P4) kann über die Dotierung des Kollektorabschnitts 17 verändert werden, wobei mit sinkender Dotierung der Widerstand steigt (die Gerade P3-P4 wird flacher).
Die zweite Haltespannung UH2 ist hauptsächlich durch den Abstand der vergrabenen Schicht 3 zum Basisbereich 10 und somit durch die Tiefe und Form der Dotierung der vergrabenen Schicht 3 bestimmt. Bei Hochvolttransistoren, wie z. B. Transistor T1, wird die zweite Haltespannung UH2 normalerweise als UCE0-Spannung bezeichnet, da bei den üblichen ESD- Messungen die beiden Spannungsrücksprünge aufgrund der relativ geringen Stromdichten bei den Rücksprüngen nicht aufgelöst werden, so daß beide Rücksprungäste aufeinander liegen.
Der Verlauf vom Punkt PS bis zum Punkt P6 (dritte Phase) ist das übliche niederohmige Verhalten bis zum thermischen Durchbruch (thermische Zerstörung) am Punkt P6. In der dritten Phase, die nach dem Spannungsrücksprung der base-push-out-Phase (zweite Phase) einsetzt, ist das Verhalten der beiden Transistoren T1 und T2 praktisch identisch, sogar die elektrischen Feldverteilung ist sehr ähnlich. Es ist lediglich ein Restversatz zwischen den beiden zweiten Haltespannungen vorhanden, der darin begründet ist, daß der zweite Transistor T2 den gleichen elektrischen Zustand wie der erste Transistor erst bei einer etwas höheren Stromdichte erreicht. Dieser Unterschied der differentiellen Hochstromwiderstände, die das Verhalten in der dritten Phase kennzeichnen, nimmt jedoch mit steigender Stromdichte ab. Es liegt somit eine intrinsische Übereinstimmung in der dritten Phase vor.
Anders gesagt, es wird bei beiden Bipolartransistoren T1 und T2 das Hochstromverhalten in der dritten Phase im wesentlichen durch die vergrabene Schicht 3 bestimmt. Da die vergrabenen Schichten 3 der beiden Transistoren T1, T2 gleichzeitig mittels derselben Prozeßschnitte gebildet und daher (nahezu) identisch sind, zeigen beide Bipolartransistoren T1 und T2 ein (im wesentlichen) identisches Hochstromverhalten. Es wird somit eine intrinsische Korrelation der Hochstromkennlinien der beiden Bipolartransistoren T1 und T2 erzielt.
Es ist noch anzumerken, daß die Reihenfolge des Auftretens der Punkte P2 und P4 auch durch Verschieben des Punktes P2 (z. B. mittels Variation des Basis-Emitter-Widerstandes) vertauscht werden kann. Dies ist jedoch unerwünscht und kann insbesondere durch Festlegen einer Mindestgröße des Werts des Basis-Emitter-Widerstands verhindert werden.
In Fig. 6 sind gemessenen Durchbruchskennlinienen der beiden Transistoren T1, T2 gezeigt, wobei bei den Kennlinien K1, K2 die erste Phase mit dem ersten Spannungsrücksprung nicht aufgelöst ist. Die Kurve K1 zeigt das Verhalten des ersten Bipolartransistors T1 und die Kurve K2 zeigt das Verhalten des zweiten Bipolartransistors T2. Daraus ist ersichtlich, daß beim ersten Transistor T1 der Durchbruch erst bei 6 Volt einsetzt, dann ein Spannungsrücksprung auf etwa 4,8 Volt erfolgt und darauf das niederohmige Hochstromverhalten der dritten Phase folgt. Der zweite Transistor T2 bricht hingegen schon bei 3,5 Volt durch und gelangt in den base-push-out-Ast, wobei der zweite Spannungsrücksprung bei etwa 7,2 Volt auf eine Haltespannung von 5,5 Volt erfolgt. Das Hochstromverhalten danach gleicht sich dem des ersten Transistors an.
Wie sich aus Fig. 6 entnehmen läßt, ist der Spannungsabfall (Kollekor-Emitter-Spannung) über den zweiten Bipolartransistor T2 bei hohen Strömen (oberhalb des base-push-out-Asts und somit in der dritten Phase) immer gleich oder größer als der entsprechende Spannungsabfall beim ersten Transistor T1, obwohl der zweite Transistor T2 eine kleinere Durchbruchsspannung als der erste Transistor T1 aufweist. Somit ist das Spannungsklemmverhalten für hohe Ströme beim ersten Transistor T1 immer besser als beim zweiten Transistor T2. Bei dem hier beschriebenen Beispiel wird bei einem ESD-Ereignis aufgrund des hohen differentiellen Widerstands im base-push-out-Ast (zweite Phase) des zweiten Transistors T2 ein Triggern des ersten Transistors T1 sichergestellt, und der erhöhte Spannungsabfall am zweiten Transistor T2 zwingt den größeren Teil des ESD-Stroms durch den ersten Transistor T1. Dadurch kann auch der Widerstand R1 (Fig. 2) verkleinert oder sogar ganz weggelassen werden, wodurch sich das HF-Verhalten (Hochfrequenz-Verhalten) von Ein-/Ausgangsschaltungen bei gleichem ESD- Schutz deutlich verbessern läßt.
Durch die erreichte Übereinstimmung bzw. Anpassung in der dritten Phase im Emitter-Kollektor- Durchbruch wird der Anteil des ESD-Stroms, der über den ersten Transistor (Schutztransistor) fließt, nur noch durch die Abmessungen des Transistors bestimmt. Eine Änderung bzw. Schwankungen der Prozeßtechnologie führt zu keiner Änderung dieser Anpassung in der dritten Phase (Hochstromanpassung).
Durch geeignete Skalierung des ersten Bipolartransistors T1 kann sein differentieller Hochstromwiderstand in der dritten Phase (die Steigung nach dem zweiten Spannungsrücksprung) so verändert werden, daß der erste Bipolartransistor T1 den überwiegenden Anteil des Strompulses eines ESD-Ereignisses ableitet. Die intrinsische Kopplung der beiden differentiellen Hochstromwiderstände bleibt dabei aber erhalten.
Ein wesentlicher Punkt ist es, die Kollektorabschnitte 17 und die vergrabene Schicht 3 und deren Dotierungen so zu wählen, daß im Durchbruchsfall bei beiden Bipolartransistoren T1 und T2 der zweite Spannungsrücksprung aufgrund der base-push-out-Effekts auftritt und daß beide Bipolartransistoren T1, T2 dabei noch im reversiblen Durchbruchsbereich sind. Damit wird die gewünschte intrinsische Kopplung des Hochstromverhaltens erreicht. Man kann auch sagen, daß die beiden Bipolartransistoren T1 und T2 so ausgebildet sind, daß sie den gleichen spezifischen differentiellen Hochstromwiderstand (der differentielle Hochstromwiderstand bezogen auf die Transistorabmessungen) in der dritten Phase des reversiblen Kollektor-Emitter- Durchbruchsbereichs aufweisen.
Da das Hochstromverhalten der dritte Phase im Durchbruch (im wesentlichen) unabhängig von dem Kollektorbereich 17 in der Epitaxieschicht 2 ist, läßt sich mit dem ersten Bipolartransistor T1, der ein Hochspannungstransistor ist (sehr hohe Kollektor-Emitter-Durchbruchsspannung), ein ESD-Schutz des zweiten Bipolartransistors T2 realisieren, der ein Hochfrequenztransistor ist. Natürlich läßt sich mit dem ersten Bipolartransistor T1 auch der ESD-Schutz eines weiteren Hochspannungstransistors (nicht gezeigt), der den gleichen Aufbau wie der erste Bipolartransistor T1 aufweist (insbesondere die gleiche vergrabene Schicht), realisieren. Es können somit mittels einer einzigen ESD-Elementklasse (z. B. Transistoren, die wie der erste Bipolartransistor T1 aufgebaut sind) Transistoren verschiedener Klassen (Hochspannungstransistoren und Hochfrequenztransistoren) gegen ESD-Ereignisse geschützt werden.
Ferner weist bei der erfindungsgemäßen Halbleitereinrichtung der zweite Bipolartransistor T2 den eigentlich für Hochspannungstransistoren typischen niederohmigen Hochstrombetriebszustand (dritte Phase des Durchbruchs) auf, wodurch die ESD- Eigenschaften und/oder auch die EOS-Eigenschaften (Eigenschaften bei elektrischer Überbeanspruchung) deutlich verbessert sind.
Ferner kann man das in Verbindung mit Fig. 6 beschriebene Durchbruchsverhalten, insbesondere den base-push-out-Ast, dazu ausnutzen, einen größeren Signalspannungsbereich dadurch bereitzustellen, daß man den Wert der ersten Haltespannung über die maximale Signalspannung erhöht. Dadurch wird gewährleistet, daß der Transistor nicht unerwünschter Weise in den Durchbruch gelangt.
Dies kann man einerseits dadurch erreichen, daß man den differentiellen Widerstand der zweiten Phase über die Dotierung des Kollektorabschnitts 17 verändert, wobei mit sinkender Dotierung der Widerstand und somit auch die erste Haltespannung steigt.
Andererseits kann durch die Wahl eines Werts eines Widerstandes R2 (bzw. der Leitfähigkeit) zwischen Basis und Emitter (vgl. Fig. 7) die erste Haltespannung im Emitter-Kollektor- Durchbruch in der ersten Phase eingestellt werden. Fig. 8 zeigt das entsprechende Verhalten für den zweiten Transistor T2 bis zu Stromdichten, die etwas höher sind als die erste Triggerstromdichte IT1, wobei der Basis-Emitter-Widerstand von 0,2 kΩ bis zu 100 kΩ variiert wurde und auch ein Messung mit offener Basis (unendlicher Widerstandswert) durchgeführt wurde, deren Ergebnis als Kurve a dargestellt ist. Bei Kurve b betrug der Widerstand 100 Ω, bei Kurve c betrug er 20 kΩ, bei Kurven d und e 1 kΩ und bei Kurve f 0,2 kΩ.
Wie Fig. 8 zu entnehmen ist, konnte dadurch die erste Haltespannung UT1 zwischen 3 Volt (offene Basis) und 8 Volt (für 100 Ω) eingestellt werden.
Eine obere Grenze der Erhöhung der ersten Haltespannung stellt in dem hier beschriebenen Beispiel die zweite Haltespannung des ersten Transistors T1 dar, da die zweite Haltespannung des zweiten Transistors T2 unabhängig vom Basis-Emitter-Widerstand nahe an der zweiten Haltespannung des ersten Transistors liegt.
Die Verschiebung der ersten Haltespannung UH1 mittels des Widerstandes R2 basiert im wesentlichen auf dem hohen differentiellen Widerstand des base-push-out-Astes (zweite Phase in Fig. 5). Im Punkt P3 muß das beta-fache (hier ist beta typischerweise etwa 10-100) des Basis-Stroms über den Kollektor fließen, wobei der Basis-Strom einen derartigen Wert annehmen muß, daß etwa 0,7 Volt bis 1 Volt an der Basis abfällt. Der Widerstand R2 bestimmt diesen Basis-Stromwert und der damit verknüpfte relativ große Kollektorstrom (das beta-fache des Basisstroms) verursacht einen zusätzlichen Spannungsabfall am differentiellen Widerstand des base-push-out-Astes, was zur Erhöhung der ersten Haltespannung UH1 eingesetzt wird bzw. diese Erhöhung verursacht.
Die Kurve d zeigt das Verhalten, das dadurch erzielt wurde, daß mittels einer Auslöseeinrichtung bei einer Spannung von etwa 8 Volt der Basisbereich 10 mit einem Zündstrom beaufschlagt wurde, wodurch der zweite Transistor T2 in den Emitter-Kollektor- Durchbruch gebracht wurde. Dadurch kann vorteilhaft eine hohe erste Haltespannung bei einer nicht zu hohen Durchbruchsspannung eingestellt werden. Anders gesagt, es können die Punkte P1 und P3 (Fig. 5) unabhängig voneinander eingestellt werden.
In Fig. 9 ist ein Beispiel einer oben angegebenen Auslöseeinrichtung gezeigt. Die Auslöseeinrichtung 20 umfaßt einen aus zwei Widerständen R3, R4 gebildeten Spannungsteiler, der zwischen Kollektor und Emitter des zweiten Bipolartransistors T2 geschaltet ist, wobei zwischen den beiden Widerständen R3 und R4 zwei in Reihe geschaltete Dioden D1, D2 (die in Flußrichtung gepolt sind) und ein weiterer Bipolartransistor T3 vorgesehen sind, dessen Kollektoranschluß mit der zweiten Diode D2 verbunden ist und dessen Emitteranschluß mit dem dritten Widerstand R4 sowie mit dem Basisanschluß des zweiten Bipolartransistors T2 verbunden ist. Mit dieser Auslöseeinrichtung 20 kann der zweite Bipolartransistor bei einer vorbestimmten Emitter-Kollektor-Spannung in den Emitter-Kollektor- Durchbruch gebracht werden.
In Fig. 10 ist schematisch die Verwirklichung des Schutztransistors (z. B. des Transitors T1) als parasitärer Bipolartransistor bei einem n-Kanal Feldeffektransistor gezeigt. So umfaßt der n- Kanal Feldeffektransistor zwei in einer p-Wanne 21, die in einem p-Substrat 22 vorgesehen ist, gebildete n-Source-/Drain-Dotierungen 23, 24, zwischen denen auf der Wanne 21 eine Gateisolierschicht 25 und darauf eine Gateelektrode 26 gebildet sind. Die n-Source-Dotierung 23, die p-Wanne 21 und die n-Drain-Dotierung 24 bilden den parasitären Bipolartransistor, wobei die Abmessungen und die Dotierung so gewählt sind, daß der Bipolartransistor die oben beschriebenen gewünschten Eigenschaften aufweist.

Claims

1. Halbleitereinrichtung mit einem bipolaren Schutztransistor (T1), der einen Emitterbereich (15), einen Basisbereich (10) sowie einen Kollektorbereich (17, 3) umfaßt, wobei der Kollektorbereich einen ersten Abschnitt (17), der an den Basisbereich (10) angrenzt, sowie einen an den ersten Abschnitt (17) angrenzenden zweiten Abschnitt (3) aufweist, dessen Dotierung höher ist als die des ersten Abschnitts (17), wobei die Strom-Spannungs-Kennlinie eines reversiblen Kollektor-Emitter-Durchbruchs des Schutztransistors (T1) mit ansteigender Stromdichte einen ersten Spannungsrücksprung auf eine erste Haltespannung (UH1) und danach einen zweiten Spannungsrücksprung auf eine zweite Haltespannung (UH2) zeigt, und wobei durch Wahl der Dotierung des ersten Abschnitts (17) und/oder durch Wahl eines Leitfähigkeitswerts zwischen Basis und Emitter die erste Haltespannung (UH1) auf einen gewünschten Wert eingestellt ist.

2. Halbleitereinrichtung nach Anspruch 1, bei der die Dotierung des ersten Bereichs (17) so gewählt ist, daß das Durchbruchsverhalten vom ersten Spannungsrücksprung bis zum zweiten Spannungsrücksprung im wesentlichen durch den Base-push-out-Effekt bestimmt ist.

3. Halbleitereinrichtung nach einem der obigen Ansprüche, bei der das Durchbruchsverhalten vom ersten Spannungsrücksprung bis zum zweiten Spannungsrücksprung durch einen ersten differentiellen Widerstand gekennzeichnet ist, dessen Wert mittels der Wahl der Dotierung des ersten Abschnitts (17) eingestellt ist.

4. Halbleitereinrichtung nach einem der obigen Ansprüche, bei der die erste Haltespannung mittels der Wahl des Leitfähigkeitswerts eingestellt ist.

5. Halbleitereinrichtung nach einem der obigen Ansprüche, bei der eine Auslöseeinrichtung (20) vorgesehen ist, die bei Anliegen einer vorbestimmten Kollektor-Emitter-Spannung an dem Schutztransistor (T1) den Basisbereich (10) mit einem Zündstrom beaufschlagt, wodurch der Schutztransistor in den Kollektor-Emitter-Durchbruch gebracht wird.

6. Halbleitereinrichtung nach einem der obigen Ansprüche, bei der der Schutztransistor als parasitärer Bipolartransistor eines CMOS-Elements verwirklicht ist.

7. Halbleitereinrichtung nach einem der obigen Ansprüche, bei der ein Bipolartransistor (T2) mit einem Emitterbereich (15), einem Basisbereich (10) sowie einem Kollektorbereich (17, 3), der einen ersten Abschnitt (17), der an den Basisbereich (10) angrenzt, sowie einen an den ersten Abschnitt angrenzenden zweiten Abschnitt (3) aufweist, vorgesehen ist, wobei die Dotierung des Emitter-, des Basisbereichs und des zweiten Abschnitts des Bipolartransistors (T2) den entsprechenden Dotierungen des Emitter-, Basisbereichs und des zweiten Abschnitts des Schutztransistors (T1) entsprechen und die Dotierung des ersten Abschnitts des Bipolartransistors höher ist als die des ersten Abschnitts des Schutztransistors.

8. Halbleitereinrichtung nach Anspruch 7, bei der der Abstand des zweiten Abschnitts vom Basisbereich in beiden Transistoren gleich groß ist.

9. Halbleitereinrichtung nach Anspruch 7 oder 8, bei der der Bipolartransistor im reversiblen Kollektor-Emitter-Durchbruch eine Strom-Spannungs-Kennlinie aufweist, die mit steigender Stromdichte einen ersten und danach einen zweiten Spannungsrücksprung zeigt, wobei beide Transistoren nach dem zweiten Spannungsrücksprung einen spezifischen differentiellen Hochstromwiderstand aufweisen, die sich mit steigender Stromdichte aneinander angleichen.

10. Halbleitereinrichtung nach einem der obigen Ansprüche, bei der die Leitfähigkeit zwischen Basis und Emitter des Schutztransistors mittels eines aktiven Element verwirklicht ist, das bevorzugt steuerbar ist.

11. Verfahren zum Entwerfen eines bipolaren Schutztransistors für eine integrierte Schaltung, die zumindest einen Bipolartransistor mit einem Emitterbereich, einem Basisbereich sowie einem Kollektorbereich mit einem ersten und einem zweiten Abschnitt aufweist, wobei die Dotierung des zweiten Abschnitts höher ist als die des ersten Abschnitts, wobei der Schutztransistor von dem Bipolartransistor abgeleitet wird, indem die Dotierung des ersten Abschnitts abgesenkt und/oder ein Leitfähigkeitswert zwischen Basis und Emitter verändert wird.