-
Die
Erfindung betrifft eine ESD-Schutzstruktur zum Schutz einer integrierten
Schaltung vor elektrostatischer Entladung, sowie eine integrierte
Schaltung mit einer ESD-Schutzstruktur.
-
In
einem Chip integrierte Schaltungen enthalten typischerweise Schutzstrukturen
zum Schutz der Ein- oder Ausgänge
(I/O-Ports) gegen elektrostatische Überspannungen und dadurch verursachter elektrostatischer
Entladungen. Diese sogenannten ESD-Schutzelemente (Electrostatic
Discharge (ESD)) sind zwischen einem Anschluß-Pad einer integrierten Schaltung
und dem zu schützenden
Eingangs- oder Ausgangsanschluß angeschlossen
und sorgen dafür,
dass bei Einkopplung einer parasitären, d. h. unerwünscht hohen
Spannung das ESD-Schutzelement durchschaltet und der parasitäre Überspannungsimpuls
somit an eine Versorgungsspannungsleiterbahn abgeleitet wird.
-
ESD-Schutzelemente
können
als Dioden, Bipolartransistoren, Thyristoren, etc. ausgebildet sein, die
zwischen den Anschlüssen
der zu schützenden Schaltung
und einem Anschluß-Pad
angeordnet sind.
-
Bei
ESD-Schutzelementen, die ein ausgeprägtes Snap-Back-Verhalten (siehe 1)
aufweisen, wie zum Beipiel Thyristoren und Bipolartransistoren,
kann es bei sehr schnellen Einschaltvorgängen oder Störimpulsen
zu einem unerwünschten Durchschalten
eines oder mehrerer parasitärer
Bipolartransistoren kommen, obwohl die durch Kennlinienmessungen
im Niederstrombereich bestimmte Durchbruchspannung außerhalb
des spezifizierten Signalspannungsbereichs liegt. Dies wird auch
als sogenannter transienter Latch-Up-Effekt bezeichnet, der in der
Regel zur Zerstörung
des ESD-Schutzelementes führt.
-
Der
transiente Latch-Up tritt insbesondere bei Smart-Power-Anwendungen auf.
Für Anschlüsse, die
sehr schnellen Spannungsflanken ausgesetzt sein können, ohne
dass die äußere Beschaltung
eine hinreichende Strombegrenzung gewährt, ist beim Einsatz solcher
ESD-Schutzelemente besonders darauf zu achten, dass die Haltespannung
definiert über
der spezifizierten Signalspannung liegt, um so das transiente Durchschalten
(Latch-Up-Effekt) des ESD-Schutzelements zu vermeiden.
-
Liegt
die Haltespannung UH unterhalb der Betriebsspannung
des zu schützenden
Anschluß-Pads,
so verbleibt die ESD-Schutzstruktur nach einem eingekoppelten parasitären Impuls
im gemeinsamen Arbeitspunkt der integrierten Schaltung und der ESD-Schutzstruktur.
Dieser Latch-Up-Effekt führt
häufig
zur Zerstörung
der ESD-Schutzstruktur und damit auch der von der ESD-Schutzstruktur
zu schützenden
integrierten Schaltung.
-
Dieses
Problem kann umgangen werden, indem die Haltespannung UH definiert
oberhalb der maximalen Betriebsspannung gewählt wird. Die Haltespannung
von aktiven npn-Bipolartransistoren wird durch die Beziehung UH = UCB·β–1/4 beschrieben,
wobei hier mit β die
Kollektor-Basis-Stromverstärkung
und mit UCB die Kollektor-Basis-Durchbruchspannung
bezeichnet sind.
-
Zur
Erhöhung
der Haltespannung UH der Bipolartransistoren
muß also
entweder die Kollektor-Basis-Durchbruchspannung UCB erhöht werden oder
die Stromverstärkung β verringert
werden. Eine Verringerung der Stromverstärkung ist jedoch nicht vorteilhaft,
da sich damit auch die Schutzwirkung verschlechtern würde. Somit
muß zur
Erhöhung
der Haltespannung des Schutzelements eine Vergrößerung der Kollektor-Basis-Durchbruchspannung
vorgenommen werden. Als wesentliche Randbedingung bei der Entwicklung
einer ESD-Schutzstruktur dürfen
dabei aber die Durchbruchspannungen der übrigen Bauelemente der integrierten
Schaltung nicht verändert werden.
Eine Vergrößerung der
Epitaxieschichtdicke bzw. eine Verringerung der Dotierung in der
Epitaxieschicht sind damit ausgeschlossen.
-
Zur
Erhöhung
der Haltespannung können zum
Beispiel zwei, als npn-Bipolartransistoren ausgebildete ESD-Schutzstrukturen
in Reihe zueinander angeordnet sein, um dadurch die Haltespannung
zu verdoppeln. Allerdings ist die Serienverschaltung von ESD-Einzelstrukturen
außerordentlich
flächenintensiv.
Zudem ist dadurch eine definierte Einstellung der Haltespannung
nicht oder nur unzufriedenstellend möglich.
-
Eine
weitere Möglichkeit
ist in dem Europäischen
Patent
EP 1 019 964
B1 beschrieben. Zur Einstellung der Durchbruchspannung
und damit auch der Haltespannung ist dort der als vergrabene Schicht
ausgebildete Kollektor mit integrierten Widerstandsbereichen ausgestattet,
die zueinander lateral beabstandet angeordnet sind. Durch die latereral
beabstandeten Widerstandsbereiche und durch geeignete Wahl der Basisweite
des Schutztransistors kann in der
EP 1 019 964 B1 die Durchbruchsspannung und
gleichzeitig auch die Haltespannung eingestellt werden.
-
Eine
weitere Möglichkeit
ist in der Europäischen
Patentanmeldung
EP
0 905 782 A1 beschrieben, bei der die Basiszone und Kollektorzone,
welche als vergrabene Schicht ausgebildet ist, in der Projektion
der Draufsicht lateral versetzt angeordnet sind. Durch diese laterale
Strukturierung wird der effektive Abstand zwischen Basis und Kollektor
vergrößert.
-
Problematisch
an den in der
EP 0
905 782 A1 und der
EP
1 019 964 B1 beschriebenen Lösungen ist, dass dort die Einstellung
der Haltespannung immer auch mit der Einstellung der Durchbruchspannung
einher geht. Darüberhinaus
lassen sich die Abmessungen, Dotierungskonzentrationen und Profile, insbesondere
der in der vergrabenen Schicht, nicht sehr exakt ein stellen, wodurch
sich auch die Durchbruchspannung und damit die Haltespannung nicht exakt
im Voraus bestimmen lassen. Insbesondere aber für die Bestimmung der Durchbruchspannung wäre es wünschenswert,
wenn diese sehr exakt bestimmt werden kann, um die ESD-Schutzstruktur
optimal an die zu schützende
integrierte Schaltung anzupassen. Dies wird insbesondere bei zukünftigen
integrierten Schaltungen, bei denen die Schaltungen auf eine immer
kleinere Versorgungsspannung ausgelegt werden, immer wichtiger.
-
In
der
DE 197 43 240
C1 ist eine integrierte Halbleiterschaltung mit Schutzstruktur
zum Schutz vor elektrostatischer Entladung beschrieben. Die Schutzstruktur
umfasst einen vertikalen Schutztransistor, dessen Basis durch eine
Diode im Durchbruch angesteuert wird, wobei deren Durchbruchspannung über der
Haltespannung des vertikalen Schutztransistors liegt.
-
Ausgehend
von dem genannten Stand der Technik liegt der Erfindung daher die
Aufgabe zugrunde, eine ESD-Schutzstruktur bereitzustellen, bei der
die Durchbruchspannung bei den vorgegebenen ESD-spezifischen Randbedingungen
möglichst
ohne Verschlechterung der Haltespannung und der ESD-Festigkeit einstellbar
ist.
-
Diese
Aufgabe wird erfindungsgemäß durch ein
ESD-Schutzelement mit den Merkmalen des Patentanspruchs 1 sowie
eine integrierte Schaltung mit den Merkmalen des Patentanspruchs
11 gelöst.
-
Die
der vorliegenden Erfindung zugrunde liegende Idee basiert im wesentlichen
auf Design-Maßnahmen
zur definierten und unabhängigen
Einstellung der Haltespannung und Durchbruchspannung.
-
Der
besondere Vorteil der erfindungsgemäßen ESD-Schutzstruktur besteht
darin, dass hier auf sehr einfache und effektive Weise eine Trennung
bei der Einstellung der Haltespannung und der Durchbruchspannung
des bipolaren ESD-Schutzelementes vorgesehen ist. Insbesondere kann
durch die besondere Strukturierung der vergrabenen Schicht sowie
deren laterale Ausgestaltung und Di mensionierung die Haltespannung
definiert eingestellt werden. Unabhängig davon läßt sich
in einem lokal davon abgetrennten Bereich der ESD-Schutzstruktur
die Durchbruchspannung mittels eines sperrenden pn-Überganges
definiert einstellen. Dieser sperrende pn-Übergang ist erfindungsgemäß derart
ausgestaltet, dass dort die ESD-Schutzstruktur zuerst durchbricht
wodurch die Durchbruchspannung definiert eingestellt wird.
-
Vorteilhafte
Ausgestaltungen und Weiterbildungen sind den Unteransprüchen sowie
der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.
-
Die
Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung
angegebenen Ausführungsbeispiele
näher erläutert. Es
zeigt dabei:
-
1 eine
bekannte Strom-/Spannungskennlinie eines als Bipolartransistor ausgebildeten ESD-Schutzelementes
mit Snap-Back-Verhalten;
-
2 ein
Schaltbild einer mit einem ESD-Schutzelement ausgestatteten integrierten Schaltung;
-
3 eine
schematische Darstellung einer erfindungsgemäßen ESD-Schutzstruktur;
-
4 eine
schematische Darstellung einer weiteren, bevorzugten Ausgestaltung
der erfindungsgemäßen ESD-Schutzstruktur;
-
5 in
einer schematischen Draufsicht das Layout der erfindungsgemäßen ESD-Schutzstruktur;
-
6 in
einer schematischen Draufsicht das Layout einer weiteren, bevorzugten
Ausgestaltung der erfindungsgemäßen ESD-Schutzstruktur.
-
In
allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente – sofern
nichts anderes angegeben ist – gleich
bezeichnet worden.
-
2 zeigt
ein Schaltbild einer mit einem ESD-Schutzelement ausgestatteten
integrierten Schaltung. In 2 ist mit 1 eine
beliebige integrierte Schaltung bezeichnet. Die integrierte Schaltung 1 ist an
eine erste Potentialschiene 2 mit einem ersten Versorgungspotential
VCC, beispielsweise die Versorgungsspannung, sowie eine zweite Potentialschiene 3 mit
einem zweiten Versorgungspotential VSS, zum Beispiel die Bezugsmasse,
angeschlossen. Über
eine Verbindungsleitung 4 ist die integrierte Schaltung 1 mit
einem Anschluß-Pad 5 (I/O-Port) verbunden.
Das Anschluß-Pad 5 kann
als Eingangsanschluß zur
Einkopplung von Eingangssignalen in und/oder als Ausgangsanschluß zum Auskoppeln von
Ausgangssignalen aus der integrierten Schaltung 1 ausgebildet
sein. Zwischen das Anschluß-Pad 5 und
der integrierten Schaltung 1 ist ein als npn-Schutztransistor
T ausgebildetes ESD-Schutzelement 6 angeordnet.
-
Im
vorliegenden Beispiel ist das ESD-Schutzelement 6 zwischen
der Anschlußleitung 4 und
der zweiten Potentialschiene 3 geschaltet. Es wäre selbstverständlich auch
denkbar, das ESD-Schutzelement 6 zwischen
der Verbindungsleitung 4 und der ersten Potentialschiene 2 bzw.
zwischen der Verbindungsleitung 4 und beiden Potentialschienen 2, 3 anzuordnen.
-
Zwischen
der Basis-Kollektor-Strecke des Schutztransistors T ist eine Diode
D, zwischen dessen Basis-Emitter-Strecke ist ein resistives Element R,
zum Beispiel ein integrierter Widerstand, vorgesehen. Im vorliegenden
Beispiel wird somit der Basisanschluß des Schutztransistors T durch
die in Sperrichtung geschaltete Diode D aktiv angesteuert.
-
Das
ESD-Schutzelement 6 schützt
die integrierte Schaltung 1 vor parasitären, über das Anschluß-Pad 5 eingekoppelten
Impulsen, indem diese über
das ESD-Schutzelement 6 an eine der Potentialschienen 2, 3 abgeleitet
werden und somit nicht in die integrierte Schaltung 1 gelangen.
-
3 zeigt
eine schematische Darstellung einer erfindungsgemäßen ESD-Schutzstruktur.
In 3 ist mit 7 ein p-dotierter Halbleiterkörper 7,
zum Beispiel eine Siliziumscheibe, bezeichnet. Der Halbleiterkörper 7 weist
eine Scheiben rückseite 8 und eine
Substratvorderseite 9 auf. Auf der Seite der Scheibenoberfläche 9 ist
eine schwach n-dotierte Epitaxieschicht 10 aufgebracht.
Die Dotierungskonzentration in der Epitaxieschicht 10 ist
von der Prozeßführung zur
Herstellung der integrierten Schaltung 1 festgelegt. Typischerweise
weist die Epitaxieschicht eine Dotierungskonzentration von 1015–1018 cm–3 auf. Die Dicke der
Epitaxieschicht 10 variiert je nach angewendeter Technologie
zwischen etwa 0,5–20 μm.
-
Auf
der Seite der Scheibenoberfläche 12 ist eine
p-dotierte Basiszone 13 vorgesehen, die wannenförmig in
die Epitaxieschicht eingebettet ist. In der Basiszone 13 ist
wiederum eine stark n-dotierte Emitterzone 14 eingebettet.
Die Basiszone 13 weist eine typische Dotierungskonzentration
von 1016–1017 cm–3 auf,
während
die Emitterzone 14 eine Dotierungskonzentration von typischerweise
etwa 1019 cm–3 aufweist.
Ferner ist eine stark p-dotierte Kontaktzone 19 in der
Basiszone 13 eingebettet, die über einen Nebenschluß an die
Emitterzone 14 angeschlossen ist und die der besseren Kontaktierung
der Emitterzone 14 dient. Die Bereiche 14, 19 könnten aber
auch voneinander beabstandet sein.
-
Zusätzlich sind
eine Vielzahl von vergrabenen Bereichen 11 (engl.: Buried-Layer)
vorgesehen. Im vorliegenden Beispiel sind die vergrabenen Bereiche 11' n+-dotiert
und an der Grenzfläche 9 zwischen Epitaxieschicht 10 und
Halbleiterkörper 7 angeordnet.
Bei den vergrabenen Bereichen handelt es sich um stark n-dotierte
Bereiche 11',
die in in etwa gleicher Tiefe im Halbleiterkörper 7 angeordnet
sind. Wesentlich dabei ist, dass die stark n-dotierten Bereiche 11' voneinander
beabstandet sind, wobei zwischen benachbarten Bereichen 11' Widerstandsbereiche 11'' vorgesehen sind. Die Widerstandsbereiche 11'' sind ebenfalls n-dotiert, jedoch
weisen sie eine geringere Dotierungskonzentration als die Bereiche 11' auf. Die Widerstandsbereiche 11'' sind vorteilhafterweise, jedoch
nicht notwendigerweise, Bestandteil der Epitaxieschicht 10.
Auf diese Weise ergibt sich eine die Bereiche 11' und Widerstandsbereiche 11'' enthaltende vergrabene Schicht 11 mit
abwechelnd hoher und niedriger Dotierungskonzentration.
-
Mittels
der so strukturierten vergrabenen Schicht sowie der entsprechenden
Dotierungskonzentrationen der Bereiche 11', 11'' läßt sich
die Haltespannung der ESD-Schutzstruktur definiert einstellen.
-
Die
vergrabenen Bereiche 11' können beispielsweise
durch Einbringen eines Depots auf der Oberfläche 9 des Halbleiterkörpers 7 vor
Aufwachsen der Epitaxieschicht 10 und anschließender Diffusion
bei geeigneter Temperatur erzeugt werden. Es ist jedoch auch denkbar,
dass die vergrabenen Bereiche 11' nach bzw. während dem Aufwachsen der Epitaxieschicht 10 durch
Ionenimplantation erzeugt werden. Um das gewünschte vertikale Profil zu
erzielen, ist hier eine Mehrfachimplantation bei geeignet gewählten Energien
und Dotierungsdosen vorteilhaft. Hieran sollte sich ein Temperaturschritt
zur homogenen Verteilung der Dotier-Atome in der vergrabenen Schicht 11 anschließen. Die
Dotierungskonzentration in der vergrabenen Schicht 11 ist
oftmals durch die Prozeßführung bei
der Herstellung der integrierten Schaltung 1 vorgegeben.
Um eine möglichst
gute Leitfähigkeit
zu gewährleisten,
sollten die vergrabenen Bereiche 11' möglichst niederohmig ausgebildet sein.
Aufgrund dessen weisen die vergrabenen Bereiche 11' typischerweise
eine Dotierungskonzentration von etwa 1019–1020 cm–3 auf.
-
Hinsichtlich
der Struktur, der Herstellung und der Funktion einer derartigen
vergrabenen Schicht mit lateral beabstandeten Widerstandsbereichen wird
auf die eingangs genannte europäische
Patentschrift
EP 1
019 964 B1 verwiesen, die hinsichtlich dieser Gegenstände vollinhaltlich
in die vorliegende Patentanmeldung miteinbezogen wird.
-
Die
vergrabene Schicht 11 ist über eine Anschlußzone 16 an
die Scheibenvorderseite 12 des Halbleiterkörpers 1 angekoppelt.
Die Anschlußzone 16 ist
vom selben Leitungstyp wie die vergrabene Schicht 11 und
weist zur Vermeidung unerwünschter Widerstände eine
möglichst
hohe Dotierungskonzentration von typischerweise etwa 1019–1020 cm–3 auf. Die Anschlußzone 16 erstreckt
sich im vorliegenden Beispiel von der Scheibenoberfläche 12 bis
in die Epitaxieschicht 10 hinein. Die Anschlußzone 16 ist hier
als Graben (engl.: trench) ausgebildet und läßt sich in bekannter Trench-Technologie
oder alternativ auch durch Tiefenimplantation und/oder Diffusion
erzeugen.
-
Die
Emitterzone 14 und die Anschlußzone 16 sind über übliche Kontaktierungen 17, 18 an
der Scheibenoberfläche 12 kontaktiert.
In 3 bilden die Emitterzone 14, die Basiszone 13 und
die vergrabene Schicht 11 jeweils den Emitter, die Basis
bzw. den Kollektor des Schutztransistors T, der im Beispiel in 3 somit
als nicht aktiv angesteuert ausgebildet ist.
-
Das
Halbleiterbauelement weist erfindungsgemäß ferner einen Bereich mit
reduzierter Durchbruchspannung auf. Dieser Bereich mit reduzierter Durchbruchspannung
wird gebildet durch Bereiche der Basiszone 13' und der vergrabenen
Schicht 11, die dort im Vergleich zu den übrigen Bereichen
der Basiszone 13 und der vergrabenen Schicht 11 einen geringeren
Abstand d1 zueinander aufweisen. Der Bereich zwischen diesen Basiszonenbereichen 13' und der vergrabenen
Schicht 11 definiert eine Zwischenzone 21, welcher
Bestandteil der Epitaxieschicht 10 ist und somit auch deren
Dotierungstyp und Dotierungskonzentration aufweist. Die erfindungsgemäßen Bereiche
mit reduzierter Durchbruchspannung weisen damit einerseits einen
im Vergleich zu den übrigen
Bereichen der vergrabenen Schicht 11 und der Basiszone 13 geringeren
Abstand d1 auf, und darüber
hinaus sind sie auch von dem Bereich der vergrabenen Schicht 11,
der für
die Einstellung der Haltespannung verantwortlich ist, beabstandet.
Zur Erzeugung des verringerten Abstandes d1 zwischen Basiszone 13 und
vergrabener Schicht 11 ragt im Bei spiel in 3 die
Basiszone stöpselförmig bzw.
grabenförmig
in die Epitaxieschicht 10 hinein. Selbstverständlich wäre es auch
denkbar, dass zusätzlich
oder alternativ auch die vergrabene Schicht 11 zur Verringerung
der Durchbruchspannung in die Zwischenschicht 10 hineinragt.
-
4 zeigt
eine schematische Darstellung einer bevorzugten Weiterbildung der
in 2 dargestellten erfindungsgemäßen ESD-Schutzstruktur.
-
Im
Unterschied zu der in 3 dargestellten ESD-Struktur
ist hier die vergrabene Schicht 11 in der Projektion der
Oberfläche
lateral versetzt zu den Emitterzonen 14 ausgebildet. Da
bei der Herstellung der als Kollektor fungierenden vergrabenen Schicht 11 die
Ausdiffusion nach einer Implantation dreidimensional erfolgt, ergibt
sich dadurch eine weitere Erhöhung
der Haltespannung, indem das sich zwischen Kollektor und Emitter
ausbildende Plasma 20 an jeweiligen Kanten (2D-Effekt)
oder an jeweiligen Ecken (3D-Effekt) der vergrabenen Bereiche 11' angrenzt. An
diesen Kanten bzw. Ecken ist das Diffusionsprofil sehr viel flacher
als im Falle eines flächigen Auftreffens
des Plasmas 20 auf die vergrabenen Bereiche 11', wie dies beispielsweise
in 3 der Fall ist.
-
Hinsichtlich
der Struktur, der Herstellung und der Funktion derart versetzt zueinander
angeordneter Emitterzonen
14 und Kollektorzonen
11,
11' wird auf die
eingangs genannte europäische
Patentanmeldung
EP
0 905 782 A1 verwiesen, die hinsichtlich dieser Gegenstände vollinhaltlich
in die vorliegende Patentanmeldung miteinbezogen wird.
-
5 zeigt
in einer schematischen Draufsicht das Layout einer erfindungsgemäßen ESD-Schutzstruktur
entsprechend 4. Aus 5 geht hervor,
dass die hochdotierten Kollektorbereiche 11' in der Draufsicht entsprechend 4 lateral zu
der Emitterzone 14 versetzt angeordnet sind. Dieser Abstand
definiert eine Richtung X. Die erste Reihe der hochdo tierten Kollektorbereiche 11', die zu den
Emitterzonen 14 den geringsten Abstand aufweist, sind darüber hinaus
in quadratische Einzelbereiche unterteilt, die zusätzlich in
seitliche, d. h. Y-Richtung voneinander versetzt und beabstandet angeordnet
sind.
-
Für die Einstellung
der Haltespannung grenzt damit das sich zwischen den vergrabenen
Kollektorbereichen 11' und
der Emitterzone 14 sich ausbildende Plasma 20 an
die jeweiligen Kanten der vergrabenen Kollektorbereiche 11' an, so dass
sich hier ein zweidimensionaler Effekt ergibt.
-
6 zeigt
ein weiteres, besonders vorteilhaftes Ausführungsbeispiel zur Einstellung
der Haltespannung, bei dem im Unterschied zu dem Ausführungsbeispiel
in 5 zusätzlich
ein dreidimensionaler Effekt bei der Einstellung der Haltespannung
erzielt wird. Hier sind die Kollektorbereiche 11' nicht nur in
der Richtung X, sondern auch in Richtung Y von den Emitterzonen 14 lateral
versetzt, so dass sich bei der Ausbildung eines Plasmas 20 dieses
von den Emitterzonen 14 bis zu einer Ecke der Kollektorbereiche 11' ausbildet.
Auf diese Weise wird ein in etwa dreidimensionaler Effekt erzielt.
-
Wesentlich
bei den in den 5 und 6 dargestellten
ESD-Strukturen ist
somit, dass die vergrabenen Kollektorbereiche 11' und die entsprechenden
Emitterzonen 14 derart angeordnet sind, dass die Außenkante
der Emitterzonen 14 lateral versetzt zu der Außenkante
bzw. den Ecken der vergrabenen Kollektorbereiche 11' angeordnet
sind. Diese laterale Versetzung ist gekennzeichnet durch einen Abstand d2.
Dieser Abstand d2 und darüber
hinaus die Dicke der Epitaxieschicht sind somit ein Maß für die Haltespannung.
-
Durch
diese laterale Versetzung der vergrabenen Kollektorbereiche 11' von den Emitterbereichen 14 ergibt
sich somit eine quasi-vertikale ESD-Schutzstruktur. Im Unterschied
zu rein vertikalen ESD-Schutzstrukturen, bei denen sich die Haltespannung
im wesentlichen vom vertikalen Abstand der vergrabenen Kollektorbereiche 11' zu der Emitterzone 14 ergibt,
kann bei den quasi-vertikalen ESD-Schutzstrukturen durch die laterale
Versetzung der Kollektorzone 11 relativ zu der Emitterzone 14 dieser
Abstand weiter vergrößert werden
und damit die Haltespannung entsprechend vergrößert werden.
-
Die
der vorliegenden Erfindung zugrunde liegende Idee basiert im wesentlichen
auf Design-Maßnahmen
zur definierten und unabhängigen
Einstellung der Haltespannung und Durchbruchspannung. Zur Darstellung
dieser, der vorliegenden Erfindung zugrunde liegenden Idee soll
nun der physikalische Hintergrund für eine ESD-Schutzstruktur mit Snap-Back-Verhalten
erläutert
werden:
Der in 1 gezeigte Strom-/Spannungsverlauf
bis hin zum Snap-Back-Punkt für
eine bipolare ESD-Schutzstruktur resultiert aus dem Avalanche-Durchbruch
zwischen p-dotierter Basiszone und n-dotierter Epitaxieschicht 10.
Der zur p+-dotierten Kontaktzone 19 fließende Löcherstrom
spannt die p-dotierte Basiszone 13 gegenüber der
n+-dotierten Emitterzone 14 vor. Es ergibt sich dadurch
ein parasitärer
npn-Bipolartransistor mit Injektion von Elektronen aus der Emitterzone 14 in
die Basiszone 13. Die Elektronen fließen zum gesperrten pn-Übergang.
Da nun zusätzliche
Elektronen für
die Lawinenmultiplikation vorhanden sind, läßt sich der Löcherstrom
bei niedrigerem Feld, d. h. bei kleineren Spannungen, aufrecht erhalten.
Dies führt
zum Rücksprung
auf die Haltespannung. Das maximale elektrische Feld wandert vom
pn-Übergang
zwischen Epitaxieschicht 10 und Basiszone 13 zur
Grenzfläche
zwischen Epitaxieschicht 10 und vergrabener Schicht 11 (sogenannter
Kirk-Effekt). Zwischen der vergrabenen Schicht 11 und der
Emitterzone 14 sind somit die p- und n-dotierten Bereiche
der Epitaxieschicht 10 und Basiszone 13 durch
Ladungsträger überschwemmt.
Es bildet sich hier ein Plasma 20 aus, was in den 3 bis 6 schematisch
angedeutet wurde.
-
Die
Haltespannung der ESD-Schutzstruktur wird durch die Ladungsträgerverhältnisse
im Genzbereich zwischen Plasma 20 und vergrabener Schicht 11,
und zwar im unmittelbaren Bereich des Überganges des Plasmas zur vergrabenen
Schicht 11, bestimmt. Je flacher das Kollektorprofil gestaltet ist,
desto größer wird
die Haltespannung.
-
Das
Profil des Kollektors, d. h. die Dotierungskonzentration der vergrabenen
Schicht, ist prozeßbedingt
festgelegt und damit nicht veränderbar. Der
Kollektor wird erfindungsgemäß aber nicht
ganzflächig
implantiert, sondern mit Öffnungen,
die etwa in Form von Stöpseln
und/oder Streifen realisiert sein können, versehen. Neben der Einstellung
der Haltespannung über
das Kollektorprofil kann die Haltespannung auch über den Spannungsabfall über dem Plasma 20 beeinflußt werden.
Je größer der
Abstand d2 (4) zwischen Außenkante
von Emitter und Kollektor wird, desto größer wird der Spannungsabfall über dem
Plasma und damit die Haltespannung.
-
Mittels
des so strukturierten Kollektors ist somit eine definierte Einstellbarkeit
der Haltespannung je nach Applikation und weitestgehend unabhängig von
Prozeßvorgaben
möglich.
Unabhängig
davon läßt sich
die Durchbruchspannung durch einen sperrenden pn-Übergang
definiert einstellen, der räumlich
von den Kollektorbereichen 11', die der Einstellung der Haltespannung
dienen, angeordnet ist. Dort ragt die p-dotierte Basiszone 13 tiefer
in die Epitaxieschicht 10 hinein, als in den übrigen Bereichen
der Basiszone 13. Diese Bereiche 13' der Basiszone 13 sind
von der vergrabenen Schicht 11 über eine n-dotierte Zwischenschicht 21 beabstandet. Über die
Dotierungskonzentration der Basiszonenbereiche 13', der Zwischenzone 21 und
der vergrabenen Schicht 11 sowie über die Dicke d1 dieser Zwischenschicht 21 läßt sich
damit die Durchbruchspannung der ESD-Schutzstruktur definiert einstellen.
Das ESD-Schutzelement wird somit vorzugsweise eben in der durch
den Bereich 13' und
dem Zwischenbereich 21 vorgegebenen Struktur zuerst durchbrechen.
Der Bereich zwischen Emitterzo ne 14 und Kollektorbereiche 11' spielt somit
keine Rolle für
die Dimensionierung der Durchbruchspannung des ESD-Schutzelementes.
-
Obwohl
die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele
beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise
modifizierbar.
-
Insbesondere
läßt sich
durch Austauschen der Leitfähigkeitstypen
n gegen p, und umgekehrt, und durch Variation der Dotierungskonzentrationen auf
sehr einfache Weise eine Vielzahl unterschiedlicher ESD-Schutzstrukturen
bereitstellen.
-
Auch
wurde in den vorstehenden Beispielen das ESD-Schutzelement als npn-Transistor
ausgebildet. Es wäre
jedoch auch denkbar, als Schutztransistor einen pnp-Transistor zu
verwenden. Dies hängt lediglich
von der zugrunde liegenden Technologie zur Herstellung der integrierten
Schaltung ab. Es wäre natürlich auch
denkbar, den Schutztransistor alternativ als Thyristor, als IGBT
oder als ein gängiges,
anders steuerbares Halbleiterbauelement, das geeignet verschaltet
ist, zu realisieren.
-
Im
Beispiel in 2 wird der Basisanschluß des npn-Transistors durch
eine Diode aktiv angesteuert, jedoch könnte auf diese aktive Ansteuerung der
Basis des Schutztransistors T auch verzichtet werden.
-
In
der projizierten Draufsicht in den 5 und 6 sind
die vergrabenen Kollektorbereiche streifenförmig, rechteckig oder quadratisch
ausgebildet. Jedoch wären
hier auch dreieckige, mehreckige, runde, ovale, oder wie auch immer
ausgebildete Strukturen für
die Ausbildung der vergrabenen Kollektorbereiche denkbar. Besonders
vorteilhaft wäre es,
wenn die Kollektorbereiche kreisringförmig oder zumindest teilweise
ringförmig
um die Emitterzone herum angeordnet sind.
-
Die
Basiszone und Emitterzone sind im vorliegenden Beispiel wannenförmig ausgebildet.
Es wären
jedoch auch V-förmige,
U-förmige, grabenförmige oder ähnliche
Strukturen hierfür
denkbar.
-
In
den vorstehenden Ausführungsbeispielen wurde
ausgeführt,
dass die integrierte Schaltung sowie das dazugehörige ESD-Schutzelement vorzugsweise bipolar realisiert
bzw. in Smart-Power-Technologie
ausgeführt
ist. Die integrierte Schaltung sowie die ESD-Schutzschaltung kann
selbstverständlich auch
in einer anderen Technologie, z. B. einer CMOS-Technologie, ausgebildet
sein.
-
Es
wäre auch
vorteilhaft, wenn zwischen der vergrabenen Schicht und dem Anschluß-Pad eine Anoden-Zone
angeordnet ist. In diesem Falle ist das ESD-Schutzelement als IGBT
oder als Thyristor ausgebildet.
-
Besonders
vorteilhaft ist die Erfindung bei Verwendung des ESD-Schutzelementes
in einem Mikrocontroller, in einem Halbleiterspeicher, in einer
Logikschaltung oder in einer als Smart-Power-Schaltung ausgebildeten
integrierten Schaltung.
-
Zusammenfassend
kann festgestellt werden, dass durch die beschriebene Struktur auf
sehr elegante Weise eine räumliche
Trennung für
die Einstellung der Durchbruchspannung und Haltespannung bei einem
bipolar ausgebildeten ESD-Schutzelement vorgesehen ist.