DE10002241C2 - Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung - Google Patents

Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung

Info

Publication number
DE10002241C2
DE10002241C2 DE2000102241 DE10002241A DE10002241C2 DE 10002241 C2 DE10002241 C2 DE 10002241C2 DE 2000102241 DE2000102241 DE 2000102241 DE 10002241 A DE10002241 A DE 10002241A DE 10002241 C2 DE10002241 C2 DE 10002241C2
Authority
DE
Germany
Prior art keywords
substrate
layer
collector
bipolar transistor
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000102241
Other languages
English (en)
Other versions
DE10002241A1 (de
Inventor
Bernd Eichler
Rudolf Grieb
Miodrag Nikolic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE2000102241 priority Critical patent/DE10002241C2/de
Publication of DE10002241A1 publication Critical patent/DE10002241A1/de
Application granted granted Critical
Publication of DE10002241C2 publication Critical patent/DE10002241C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Description

Die vorliegende Erfindung betrifft eine monolithisch integrierbare vertikale bipolare Transistorstruktur zum Begrenzen von Überspannungen gemäß dem Oberbegriff des Patentanspruchs 1.
Bei der Handhabung von integrierten Schaltkreisen besteht die Notwendigkeit die Bauelemente oder Baugruppen der integrierten Schaltkreise vor Einwir­ kung von Überspannungen zu schützen. Überspannungen sind dabei Signale wie sie beispielsweise im Fall von ESD (elektrostatic discharge auftreten und ei­ ne dem Nutzsignal entgegensetzte oder gleiche Polarität aufweisen. Werden solche Signale den Anschlüssen von integrierten Schaltkreisen zugeführt, kön­ nen irreversible Veränderungen an den Bauelementen oder Baugruppen ent­ stehen oder sogar eine Zerstörung der Schaltkreise stattfinden. Unter dem Be­ griff Anschlüsse sind dabei die Anschlußpins der integrierten Schaltkreise zu verstehen. Diese werden vor dem Vergießen der integrierten Schaltkreise mit deren Anschlußpads verbunden. Mindestens ein Anschluß ist als Massepin aus­ geführt d. h. intern direkt mit den Substrat der integrierten Schaltung ver­ bunden. Ist die integrierte Schaltung beispielsweise für die Verarbeitung von positiven Signalen ausgelegt, wie dies bei Automobilanwendungen im Allge­ meinen der Fall ist, stellt das Substratpotential bzw. Massepotential grundsätz­ lich das niedrigste Potential der integrierten Schaltung dar. Treten jedoch, wie beispielsweise beim Fluß großer Ströme oder bei ESD-Einwirkungen der Fall, unkontrollierte negative Spannungen auf, ist es kurzzeitig möglich, daß das Substratpotential nicht mehr das tiefste Potential der integrierten Schaltung darstellt. Damit besteht jedoch die Gefahr, daß beispielsweise Diodenstrecken von Bauelementen in Flußrichtung gepolt werden und dies zu undefinierten Schädigungen (latch up) bei den entsprechenden Bauelementen oder Baugruppen füh­ ren kann. Des weiteren ist es gerade bei Automobilanwendungen wünschens­ wert, daß bestimmte Anschlüsse auch kurzfristig mit Spannungen, die kleiner als das Substratpotential sind, belastet werden können, ohne daß diese negati­ ve Spannung durch eine ESD- bzw Überspannungsschutzschaltung auf die Höhe einer Diodenflußspannung begrenzt wird.
Aus der Veröffentlichungsreihe IBM, Technical, Disclosure Bulletin, Vol. 14 No. 8 vom Januar 1972 ist eine gattungsbildende vertikale Transistorstruktur be­ kannt, die einen Überspannungsschutz für integrierte Schaltkreise darstellt. Das darin vorgestellte Konzept zeigt eine vertikale bipolare Transistorstruktur vom Typ NPN mit den zugehörigen Substratanschlußbereichen. Der kollektor­ seitige Anschluß des NPN-Transistors wird von einer hochdotierten vergrabe­ nen n+-Schicht gebildet. Direkt an den Substratanschlußbereichen befinden sich ebenfalls vergrabene hochdotierte n+-Gebiete. Diese sind durch einen Substratbereich von den kollektorseitigen Gebieten getrennt. Zum Schutz der Überspannungen, die die gleiche Polarität wie das Nutzsignal aufweisen, wird der Effekt des Durchgriffs der Raumladungszonen (punch through) zwischen den beiden vergrabenen n+-Gebieten ausgenutzt. Sofern die Überspannung eine negative Polarität aufweist, wird diese durch die Substratdiode auf die Größe einer Flußspannung begrenzt.
Ferner ist aus der Druckschrift EP 387 798 B1 ist eine Schaltungsanordnung zum Begrenzen von negativen Überspannungen bekannt. Diese besteht aus einem NPN-Transistor und einer Substratdiode. Dabei wird Substratdiode mit Hilfe ei­ ner separaten Epitaxiewanne gebildet. Des weiteren ist der Emitteranschluß des Transistors an den zu schützenden Leiter, der Kollektoranschluß des Transi­ stors an das positive Versorgungspotential und der Basisanschluß an die Anode der separaten Substratdiode angeschlossen. Der Kathodenanschluß liegt dabei auf Substrat- bzw Massepotential.
Aus DE 197 46 410 C2 sind ebenfalls verschiedene Ausführungsformen einer Schutzvorrichtung für elektronische Schaltungen gegen elektrostatische Aufladungen bekannt. Zwar kann über einen Abstand von zwei Raumladungszo­ nen die Höhe der zu begrenzenden Überspannung für eine Polarität eingestellt werden, gleichzeitig ist jedoch die jeweilige andere Polarität von Überspan­ nung auf die Höhe einer Diodenflußspannung begrenzt.
Bei den bisher bekannten ESD- bzw Überspannungschutzschaltungen ist die Begrenzung von Überspannungen in mindestens einer Polarität entweder auf die Höhe von maximal einer Diodenflußspannung unter Substratpotential fest­ gelegt, oder die angegebene Lösung besteht aus mehreren Bauelementen.
Aufgabe der vorliegenden Erfindung ist es, eine monolithisch integrierbare Schaltungsanordnung, der eingangs genannten Art, mit verringertem Platzbe­ darf und somit einem geringerem Kostenaufwand anzugeben, die neben der Begrenzung von Überspannungen mit gleicher Polarität wie die Signalspan­ nung, auch Überspannungen, mit einer der Nutzspannung entgegengerichte­ ten Polarität erst oberhalb einer Diodenflußspannung begrenzt.
Diese Aufgabe wird erfindungsgemäß durch eine vertikale Transistorstruktur gemäß den Merkmalen des Patentanspruches 1 gelöst.
Zum Begrenzen auf die genannten Überspannungen nämlich werden hierzu die integrierten Schaltkreise um die erfindungsgemäße integrierte Halblei­ teranordnung erweitert. Die Untersuchungen der Patentinhaberin haben gezeigt, daß sich zur Begrenzung von Überspannungen mit einer der Signalspannung entgegengerichteten Polarität eine einzelne vertikale, bipolare Transistor­ struktur zusammen mit dessen Substratanschluß in einer Weise vorteilhaft aus­ führen läßt, sodaß die vertikale Transistorstruktur einer Reihenschaltung von zwei in Flußrichtung gepolten Dioden entspricht. Somit liegt die Höhe der Überspannungsbegrenzung bei zwei Diodenflußspannungen. Wesentlicher Vor­ teil der erfindungsgemäßen Schutzstruktur ist es, daß sich ein einzelner verti­ kaler Bipolartransistor sehr flächensparend und damit kostengünstig herstel­ len läßt. Im Gegensatz zu den herkömmlichen Schutzeinrichtungen werden damit im Bereich zwischen einer und zwei Diodenflußspannungen noch keine Ladungsträger in das Substrat injiziert. Des Weiteren ist eine Realisierung so­ wohl in rein bipolar als auch in CMOS Technologien ohne zusätzliche Prozeßschritte möglich. Günstige Ausgestaltungsformen sind Gegenstand von Un­ teransprüchen.
Nachfolgend wird die Erfindung anhand den Zeichnungen näher erläutert und dargestellt. Es zeigen:
Fig. 1 einen schematischen Querschnitt durch eine vertikale Transistorstruktur mit zugehörigem Substratanschluß gemäß der Erfindung, und
Fig. 2: das Ersatzschaltbild der vertikalen bipolaren Transistorstruktur gemäß Fig. 1.
In Fig. 1 und Fig. 2 ist der Fall dargestellt, daß eine positive Signalspannung vorliegt und eine negative Überspannung begrenzt werden soll. Es ist offen­ sichtlich, daß sich im Fall der negativen Signalspannung die Polarität der dar­ gestellten Schichtdotierung ändert.
Unter Bezugnahme auf die Fig. 1 wird zunächst der Aufbau der vertikalen, bipolaren Transistorstruktur anhand eines Querschnittes erläutert. Demnach besteht die Struktur aus einem p-Substrat 5, einer vergrabenen n+ dotierten Kollektorschicht 10, als Kollektor, einer n+-dotierten Epitaxieschicht 15, einer p- dotierten Basisschicht 20, als Basis, einer n+-dotierten Emitterschicht (30), als Emitter, und einer ebenfalls n+-dotierten Kollektoranschlußschicht 40. Des weiteren ist für den niederohmigen Anschluß der Kollektorschicht 10 an die Kollektoranschlußschicht 40 eine weitere n+-Schicht als Kollektortiefschicht 35 eingeführt. Bei geringen Epitaxiedicken ist diese optional. Der zum vertikalen Transistor zugehörige Substratanschluß 5 ist über eine p-dotierte Schicht 25 mit dem p-Substrat 5 verbunden. Die Dotierung des p-Substrates 5 und der n- Epitaxieschicht 15 liegen typischerweise im Bereich von 1015-1016 N/cm3, wäh­ rend die Dotierung des Basisschicht 20 im Bereich von 1017 N/cm3 liegt. Die Do­ tierung der hochdotierten n+ und p+ Schichten 30 bzw. 25 liegt typischer­ weise im Bereich 10 19 N/cm3. Die Dotierung der Kollektortiefschicht 35 liegt vor­ zugsweise im Bereich von 1017 N/cm3. Des weiteren ist aus Fig. 1 ersichtlich, daß die Basisschicht 20 des bipolaren Transistors mit der Kollektorschicht 10 des bipolaren Transistors verbunden ist. Diese Verbindung wird vorzugsweise während des Herstellungsprozesses erzeugt, in dem durch das Abscheiden ei­ ner Leiterbahn der Basiskontakt B mit dem Kollektorkontakt K verbunden wird. Aus dem Vergleich von Fig. 1 mit dem in Fig. 2 dargestellten Ersatzschaltbild der vertikalen Bipolartransistorstruktur zeigt sich, daß die Kollektorschicht 10 des vertikalen Transistors gleichzeitig die Kathode der Substratdiode D bildet. Die Anode dieser Substratdiode D wird durch die p-Substratschicht 5 und dem zugehörigen Substratanschlußkontakt 5 gebildet und weist durch die Bauform bedingt eine verhältnismäßig große Fläche auf. Des weiteren ist aus Fig. 2 er­ sichtlich, daß der Emitterkontakt E des bipolaren Transistors an die Signallei­ tung zwischen Schaltung und Anschlußpad angebunden wird. Damit liegen zwischen Signalleitung und Massepotential zwei Dioden (Basis/Emitter und Kollektor/Substrat) in Reihe. In dieser Ausführungsform werden negative Über­ spannungen auf die Größe von zwei Diodenflußspannungen gegenüber Sub­ stratpotential begrenzt. In Verbindung mit der erwähnten großen Fläche der Substratdiode D und dem niederohmigen Anschluß des Substratkontaktes S wird damit im Begrenzungsfall ein sehr geringer differentieller Widerstand wirksam. Die Kontaktierung des Substrates sollte möglichst niederohmig und vorzugsweise an mehreren Seiten der Struktur erfolgen, damit die in das Sub­ strat injizierten Ladungsträger weitestgehend abfließen können. Des weiteren ist es bei sehr hochohmigen Substratmaterialien von Vorteil, wenn zusätzlich ein n-dotierter Schutzring (Guardring) um die vertikale bipolare Transistor­ struktur eingefügt wird. Im Fall von positiven Überspannungen werden diese in der vorliegenden Ausführung auf die Höhe der Durchbruchspannungen der in Reihe liegenden Emitter/Basis- und Kollektor/Substrat Diode begrenzt.
Im Fall von negativen Signalspannungen wird die vertikale bipolare Transistor­ struktur aus komplementären Schichtdotierungen aufgebaut. In diesem Fall muß n-Substratmaterial verwendet werden.

Claims (9)

1. Monolithisch integrierbare vertikale bipolare Transistorstruktur zum Be­ grenzen von Überspannungen, die eine dem Nutzsignal entgegengesetzte Polarität aufweisen, auf einer Anschlußleitung einer integrierten Schaltung (IS), bestehend aus
einem vertikalen bipolaren Transistor mit einer ersten Schicht (30) eines er­ sten Leitfähigkeitstyps, die den Emitter darstellt, und einer zweiten Schicht (20) eines zweiten Leitfähigkeitstyps, die die Basis darstellt, und einer drit­ ten Schicht (10) des ersten Leitfähigkeitstyps, die den Kollektor darstellt,
und einer Substratdiode (D), bestehend aus der ersten Schicht (10) des er­ sten Leitfähigkeitstyps, und einer Substratschicht (5) als zweiter Schicht des zweiten Leitfähigkeitstyps,
dadurch gekennzeichnet,
daß der Emitter mit mindestens einer Anschlußleitung der integrierten Schaltung verbunden ist, der Kollektor sowohl mit der Basis als auch mit der ersten Schicht (10) der Substratdiode (D) verbunden ist und die zweite Schicht (5) der Substratdiode (D) auf Substratpotential liegt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei negati­ ven Überspannungen der vertikale Transistor ein NPN Transistor ist, dessen Kollektorschicht (10) mit der Kathode der Substratdiode (D) verbunden ist und die Anode der Substratdiode (D) auf Substratpotential liegt.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei positiven Überspannungen der vertikale Transistor ein PNP Transistor ist, dessen Kollektor­ schicht (10) mit der Anode der Substratdiode (D) verbunden ist und die Ka­ thode der Substratdiode (D) auf Substratpotential liegt.
4. Anordnung nach einem der vorangegangenen Ansprüchen, dadurch ge­ kennzeichnet, daß der Kollektor des bipolaren Transistors als vergrabene Schicht (10) ausgebildet ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der erste An­ schluß (S) der Substratdiode (D) und der Kollektor des bipolaren Transistors aus der gleichen Schicht (10) aufgebaut sind.
6. Anordnung nach einem der vorangegangenen Ansprüche, dadurch ge­ kennzeichnet, daß die zweite Schicht (5) der Substratdiode (D) gleichzeitig den Substratanschluß (S) des bipolaren Transistors bildet.
7. Anordnung nach einem der vorangegangenen Ansprüche, dadurch ge­ kennzeichnet, daß der Substratanschluß (S) an mindestens zwei gegen­ überliegenden Seiten des dazwischenliegenden vertikalen bipolaren Transi­ stors angeordnet ist.
8. Anordnung nach einem der vorangegangenen Ansprüche, dadurch ge­ kennzeichnet, daß der Substratanschluß (S) den vertikalen bipolaren Tran­ sistor vollständig umschließt.
9. Anordnung nach einem der vorangegangenen Ansprüche, dadurch ge­ kennzeichnet, daß die vertikale bipolare Transistorstruktur von einem Schutzring umschlossen wird, dessen Dotierung eine der Substratdotierung entgegengesetzte Polarität aufweist.
DE2000102241 2000-01-20 2000-01-20 Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung Expired - Fee Related DE10002241C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000102241 DE10002241C2 (de) 2000-01-20 2000-01-20 Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000102241 DE10002241C2 (de) 2000-01-20 2000-01-20 Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung

Publications (2)

Publication Number Publication Date
DE10002241A1 DE10002241A1 (de) 2001-08-02
DE10002241C2 true DE10002241C2 (de) 2002-05-08

Family

ID=7628095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000102241 Expired - Fee Related DE10002241C2 (de) 2000-01-20 2000-01-20 Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung

Country Status (1)

Country Link
DE (1) DE10002241C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201056A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Halbleitereinrichtung mit einem bipolaren Schutztransistor
DE102004007655A1 (de) * 2004-02-17 2005-09-08 Infineon Technologies Ag ESD-Schutzvorrichtung für eine Halbleiterschaltung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schaltung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10126628A1 (de) 2001-05-31 2002-12-12 Infineon Technologies Ag Halbleiterstruktur mit ESD-Schutzeinrichtung
DE10126627A1 (de) 2001-05-31 2002-12-12 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Verbesserung der ESD-Festigkeit derselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746410C2 (de) * 1997-10-21 1999-11-25 Bosch Gmbh Robert ESD-Schutzvorrichtung für integrierte Schaltungen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746410C2 (de) * 1997-10-21 1999-11-25 Bosch Gmbh Robert ESD-Schutzvorrichtung für integrierte Schaltungen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201056A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Halbleitereinrichtung mit einem bipolaren Schutztransistor
DE10201056B4 (de) * 2002-01-14 2007-06-21 Infineon Technologies Ag Halbleitereinrichtung mit einem bipolaren Schutztransistor
DE102004007655A1 (de) * 2004-02-17 2005-09-08 Infineon Technologies Ag ESD-Schutzvorrichtung für eine Halbleiterschaltung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schaltung
DE102004007655B4 (de) * 2004-02-17 2013-03-28 Infineon Technologies Ag Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung
DE102004007655B8 (de) * 2004-02-17 2013-10-10 Infineon Technologies Ag Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung

Also Published As

Publication number Publication date
DE10002241A1 (de) 2001-08-02

Similar Documents

Publication Publication Date Title
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE3203066C2 (de) Integrierte Halbleiterschaltungsanordnung mit zwei gegenpolig geschalteten Dioden
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE3243276A1 (de) Halbleitereinrichtung mit einer gate-elektroden-schutzschaltung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE3337156C2 (de)
DE3119288A1 (de) Halbleiteranordnung
DE10002241C2 (de) Integrierte bipolare Transistorstruktur zum Begrenzen von Überspannung
DE3635729A1 (de) Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung
DE3103785C2 (de)
EP1127377B1 (de) Esd-schutztransistor
DE3331631C2 (de)
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
EP1297574B1 (de) Schutzvorrichtung gegen elektrostatische entladungen
DE3213504A1 (de) Integrierter schaltkreis mit einem leistungstransistorsystem
DE3005367C2 (de)
DE19936636A1 (de) Schutzstruktur für eine integrierte Halbleiterschaltung zum Schutz vor elektrostatischer Entladung
EP0562354A2 (de) Integrierte Schaltungsanordnung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee