-
Die
Erfindung betrifft eine ESD-Schutzvorrichtung für eine Halbleiterschaltung,
insbesondere einen integrierten Schaltkreis.
-
Bekannt
ist es, dass integrierte Schaltkreise (ICs) als Folge von elektrostatischen
Entladungsereignissen (Electro Static Discharge = ESD) einen ernsthaften
Schaden erleiden oder zerstört
werden können.
Die mit einer Entladung zusammenhängende elektrische Ladung kann
in vielerlei Hinsicht, beispielsweise durch Blitzschlag, Reibung
zwischen isolierenden Körpern,
wie dies bei Synthetikfaserkleidung der Fall ist, oder durch Kontakt
mit einer automatischen Chip-Behandlungsvorrichtung, entstehen. Ein
Schaden oder eine Zerstörung
kann dann auftreten, wenn die ESD-Spannung beispielsweise mit einem
oder mehreren der I/O-Anschlüsse
(Signaleingänge
und -ausgänge
eines integrierten Schaltkreises) oder Spannungsanschlüsse gekoppelt
ist, beziehungsweise dort anliegt.
-
Des
Weiteren ist es möglich,
dass durch Spannungsdifferenzen während einer ESD-Entladung zwischen
Dotierungsgebieten, wie beispielsweise n-Wannen, die an unterschiedlichen
Versorgungsspannungen angeschlossen sind, elektrische Durchschläge an diesen
Stellen auftreten können. Solange
der Strom in diesen Fällen
auf einen Wert unterhalb einer gewissen Schwelle begrenzt bleibt, ist
dieser Vorgang reversibel und es tritt keine Zerstörung auf.
Dies ist insbesondere bei einer hochohmigen Durchschlagscharakteristik
gewährleistet,
welche bis zu einem bestimmten Stromniveau an derartigen Stellen
zu beobachten ist. Bei höheren
Stromdichten während
dieses Durchschlags tritt jedoch durch Zündung eines parasitären Bipolartransistors ein
niederohmiges Verhalten auf, wodurch der Strom stark ansteigt und
es zu einer lokalen Aufschmelzung und somit zu einer irreversiblen
Zerstörung
kommen kann. Eine typische Maßnahme
an solchen kritischen Stellen ist es, durch Wahl eines geeigneten
Abstands zwischen den n-Wannenbereichen sicherzustellen, dass kein
Durchbruch des parasitären
Transistors aufgrund von beispielsweise sogenannten Punchthrough-Effekten oder anderen
Durchbruch-Effekten auftritt. Allerdings kann sich dieser (zerstörerische) niederohmige
Zustand nicht nur aufgrund dieser Mechanismen einstellen, sondern
auch durch eine Aufsteuerung des parasitären Bipolartransistors, beispielsweise
durch Veränderung
des lokalen Substratpotenzials durch die Potenzialverteilung beim ESD-Ereignis. In üblichen
ESD-Schutzkonzepten können
die Versorgungsspannungs-Netze (VDD-Netze), beispielsweise aufgrund
von unterschiedlichen Operationsspannungen, nicht unmittelbar, das
heißt über antiparallele
Dioden oder Doppelbond gegeneinander geschützt werden. Dadurch erfolgt
die Ableitung des ESD-Pulses über
die Massepotenzial-Schiene (VSS-Schiene) und es treten dort signifikante
Spannungsabfälle
auf. Diese können, falls
Substratkontakte an dieses VSS-Netz angeschlossen sind, zur oben
erwähnten
Aufsteuerung führen.
-
Deshalb
ist es erforderlich, ESD-Schutzvorrichtungen in den Halbleiterschaltungen
beziehungsweise in integrierten Schaltkreisen vorzusehen, um diese
vor derartigen Überspannungen
und in Folge davon vor Beschädigung
und Zerstörung
zu schützen.
In modernen integrierten Schaltkreisen ist es erforderlich, dass
diese eine ESD-Festigkeit für
Spannungen bis hin zu einigen kV und Strömen bis in die Größenordnung
von einigen A aufweisen müssen. Dadurch
ist es notwendig, Spannungsabfälle
zwischen den Spannungs-Anschlüssen
beziehungsweise auf den Bus-Leitungen zu vermeiden und die Bus-Leitungen
niederohmig zu halten. Unter Bus-Leitungen werden hier auch Spannungsversorgungs-Schienen
verstanden.
-
Eine
bekannte ESD-Schutzvorrichtung ist in der deutschen Offenlegungsschrift
DE 199 44 489 A1 offenbart.
Dort wird eine ESD-Schutzanordnung für Signaleingänge und
-ausgänge
bei Halbleitervorrichtungen gezeigt, bei der ein Halbleitersubstrat
mit einem Substratbus zum Beaufschlagen des Halbleitersubstrats
mit einem Masse-Substratpotenzial und eine Halbleiterdotierungszone
im Halbleitersubstrat mit einem Powerbus zum Beaufschlagen der Halbleiterdotierungszone
mit einem Masse-Powerpotenzial verbunden sind, wobei zwischen dem
Powerbus und dem Substratbus eine parasitäre Diode liegt. Über einen
Versorgungsbus ist den mit I/O-Pads versehenen Halbleitervorrichtungen
ein Versorgungsspannungspotenzial zuführbar. Des Weiteren ist bei
der bekannten ESD-Schutzanordnung zwischen dem Substratbus und dem
Versorgungsbus eine in Flussrichtung betriebene Durchbruchdiode
und zwischen dem Powerbus und dem Versorgungsbus eine zusätzliche
in Flussrichtung betriebene ESD-Diode geschaltet. Die bekannte ESD-Schutzvorrichtung
bietet einen Schutz vor Schäden
durch eine ESD-Belastung des Substratbusses und des Powerbusses,
also der beiden Massebusse. Diese liegen im Normalbetrieb auf gleichem
Potenzial. In der Offenlegungsschrift ist ein ESD-Konzept zum Schutz
zwischen den Bussen im I/O-Versorgungsnetz, also lediglich für die Signalein-
und -ausgänge,
offenbart. Die bekannte ESD-Schutzvorrichtung
ist jedoch nicht geeignet und auch nicht dafür ausgelegt, einen zuverlässigen Schutz
zur Vermeidung einer Schädigung
oder Zerstörung
der Substratkontakte, Wannenkontakte oder Guard-Ring-Kontakte, deren
elektrische Zuleitung oder der Dotierungszonen im Kernbereich einer Halbleiterschaltung
beim Auftreten eines ESD-Ereignisses bereitzustellen.
-
Eine
weitere bekannte ESD-Schutzvorrichtung ist in 1 gezeigt. Dort sind in einem Substrat S
eine p+-Dotierungszone als Substratkontakt, sowie zwei n-Wannenbereiche
ausgebildet. Der p+-Substratkontakt ist mit Massepotenzial VSS elektrisch
verbunden. Der erste n-Wannenbereich ist mit einem ersten Versorgungsspannungspotenzial
VDDP und der zweite n-Wannenbereich ist mit einem zweiten Versorgungsspannungspotenzial
VDD elektrisch kontaktiert. Zwischen dem Massepotenzial- Anschluss VSS und
dem ersten Versorgungsspannungspotenzial-Anschluss VDDP ist in Reihe ein erster
parasitärer
Bus-Widerstand R1
sowie eine Parallelschaltung aus einem ersten ESD-Schutzelement ESD1
und einer parasitären
oder explizit vorhandenen Diode D1 geschaltet. Zwischen dem Massepotenzial-Anschluss VSS und
dem zweiten Versorgungsspannungspotenzial-Anschluss VDD ist ebenfalls in einer
Reihenschaltung ein zweiter parasitärer Bus-Widerstand R2 sowie
eine Parallelschaltung aus einem zweiten ESD-Schutzelement ESD2
und einer parasitären
oder explizit vorhandenen Diode D2 geschaltet. Wie bereits oben
erwähnt,
ist bei dieser bekannten ESD-Schutzvorrichtung
ein Nachteil darin zu sehen, dass sich im Falle eines ESD-Ereignisses
am ersten Versorgungsspannungspotenzial-Anschluss VDDP aufgrund
der Ableitung des Stromes über
die ESD-Schutzelemente ESD1 und des parasitären Bus-Widerstands R1 lokal ein positives Potenzial
am Massepotenzials-Anschluss VSS relativ zum zweiten Versorgungsspannungspotenzial-Anschluss
VDD ergibt. Dies bewirkt ein mögliches
Aufsteuern des parasitären
Bipolartransistors.
-
Um
die Problematik derartiger Aufsteuerungen zu unterdrücken beziehungsweise
zu unterbinden, wird ein relativ großer Abstand zwischen den Elektroden
eines kritischen, parasitären
Bipolartransistors ausgebildet, um diesen im Hinblick auf seinen Verstärkungsfaktor β hinreichend
herabzusetzen. Derartige Werte für
einen ausreichenden Abstand liegen beispielsweise für eine 0,13 μm-Technologie
bei etwa 8 μm
für benachbarte
n-Wannen, die an unterschiedlichen Versorgungsspannungen VDD bzw. VDDP
hängen.
Durch diesen relativ großen
erforderlichen Abstand sind einer weiteren Verkleinerung einer Halbleiterschaltung
oder einer integrierten Schaltung erhebliche Grenzen gesetzt.
-
Eine
weitere Methode, um ein Aufsteuern zu verhindern, besteht darin,
ein Koppelelement zwischen den beiden Versorgungsspannungs-Anschlüssen VDD
und VDDP zu schalten. Diese benötigen
jedoch relativ viel Platz und sind daher nur sehr bedingt geeignet,
einerseits die Aufsteuerung zu verhindern und darüber hinaus
die Geometrie der Halbleiterschaltung weiter zu minimieren. Zudem
wird durch die geometrisch getrennten Domänen die Platzierung und das
Routing dieser Koppelelemente erheblich erschwert.
-
Daher
ist es Aufgabe der Erfindung, eine ESD-Schutzvorrichtung zu schaffen,
welche aufwandsarm und platzsparend ausgebildet werden kann und
welche einen verbesserten ESD-Schutz des
Kernbereichs einer Halbleiterschaltung im Hinblick auf eine Beschädigung oder
Zerstörung
im Falle eines ESD-Ereignisses
gewährleisten
kann. Insbesondere sollen dabei die Substratkontakte, Wannenkontakte
oder die Guard-Ring-Kontakte im Kernbereich einer Halbleiterschaltung
vor einem ESD-Ereignis
geschützt
werden.
-
Diese
Aufgabe wird durch eine ESD-Schutzvorrichtung, welche die Merkmale
nach Patentanspruch 1 aufweist, gelöst.
-
Eine
erfindungsgemäße ESD-Schutzvorrichtung
ist für
eine Halbleiterschaltung, insbesondere einen integrierten Schaltkreis,
ausgebildet. Die ESD-Schutzvorrichtung und die Halbleiterschaltung können in
einem Substrat oder einer epitaktischen Schicht ausgebildet sein.
Die Halbleiterschaltung weist eine erste Dotierungszone und zumindest
zwei zweite Dotierungszonen auf. Die erste Dotierungszone ist mit
mindestens einem Massepotenzial-Anschluss und die zweiten Dotierungszonen
sind mit Versorgungsspannungspotenzial-Anschlüssen elektrisch verbunden.
Ein wesentlicher Gedanke der Erfindung besteht darin, dass zwischen
der ersten Dotierungszone und dem Massepotenzial-Anschluss eine
ESD-Schutzschaltung geschaltet ist. Indem zumindest diese ESD-Schutzschaltung
zwischen die erste Dotierungszone und dem Massepotenzial-Anschluss
geschaltet ist, kann eine effektive und sichere Schaltung konzipiert
werden, um im Falle eines ESD-Ereignisses die Halbleitervorrichtung
vor einer Beschädigung
oder Zerstörung
schützen
zu können. Besonders
dann, aber nicht nur aus schließlich
dann, wenn die erste Dotierungszone im Kernbereich der Halbleiterschaltung
angeordnet ist, kann durch die Erfindung eine Beschädigung der
Halbleiterschaltung verhindert werden. Des Weiteren ist ein wesentlicher
Vorteil der Erfindung darin zu sehen, dass bei Halbleiterschaltungen,
bei denen eine ESD-Belastung zwischen zwei Versorgungsspannungsbussen auftreten
kann, durch die erfindungsgemäß in die Halbleiterschaltung
geschalteten ESD-Schutzelemente eine Beschädigung im ESD-Fall vermieden werden
kann. In Verbindung mit den gegebenenfalls vorhandenen ESD-Schutzelementen
aus 1 kann dadurch ein wesentlich verbesserter ESD-Schutz
erzielt werden. Die Erfindung ermöglicht es, dass beim Auftreten
eines ESD-Ereignisses die ESD-Schutzschaltung bei einer erhöhten positiven
Spannung an dem Massepotenzial-Anschluss sperrt beziehungsweise
einen erhöhten
Widerstand darstellt und dadurch das Durchsteuern von parasitären Transistoren
während
einer ESD-Entladung unterdrückt
werden kann. Des Weiteren kann die erfindungsgemäße ESD-Schutzvorrichtung aufwandsarm
und platzsparend realisiert werden, wodurch diese auch einer Verkleinerung
der Halbleiterschaltung beziehungsweise eines integrierten Schaltkreises
nahezu nicht im Wege steht.
-
Besonders
vorteilhaft ist es, wenn die ESD-Schutzschaltung derart ausgebildet
ist, dass die erste Dotierungszone, insbesondere ein elektrischer Kontakt
der ersten Dotierungszone das Minimum derjenigen Potenziale aufweist,
die an den Versorgungsspannungspotenzial-Anschlüssen und dem Massepotenzial-Anschluss
anliegen. Dadurch kann ein wesentlich verbesserter Schutz der Halbleiterschaltung
vor Zerstörungen
aufgrund eines ESD-Ereignisses erzielt werden.
-
Als
vorteilhaft erweist es sich, wenn die ESD-Schutzschaltung zumindest
eine ESD-Schutzdiode oder einen ESD-Schutztransistor umfasst. Diese
Schutzelemente ermöglichen
ein effektives Verhindern des Aufsteuerns des parasitären Transistors und
sind platzsparend zu realisieren. Des Weiteren ermöglicht dies
eine relativ einfache Layoutgestaltung.
-
In
einer weiteren bevorzugten Ausführung
ist eine gegebenenfalls verwendete ESD-Schutzdiode mit ihrer Anode
mit der ersten Dotierungszone kontaktiert und mit ihrer Kathode
mit Massepotenzial elektrisch verbunden. Ferner ist ein gegebenenfalls verwendeter
ESD-Schutztransistor mit seinem Strompfad zwischen der ersten Dotierungszone
und dem Massepotenzial geschaltet sowie mit seinem Gate-Anschluss
und seinem Substratanschluss mit der ersten Dotierungszone elektrisch
verbunden. Eine derartige Beschaltung ermöglicht einen effektiven Schutz
der Halbleiterschaltung vor einer Zerstörung aufgrund eines ESD-Ereignisses.
-
Ein
vorteilhaftes Ausführungsbeispiel
kennzeichnet sich dadurch, dass die ESD-Schutzschaltung ein erstes
ESD-Schutzelement
aufweist, welches zwischen eine erste Dotierungszone und einem Massepotenzial-Anschluss
geschaltet ist, und ein zweites ESD-Schutzelement aufweist, welches
zwischen die erste Dotierungszone und einem der beiden Versorgungsspannungs-Anschlüsse geschaltet ist.
Es kann vorgesehen sein, dass das zweite ESD-Schutzelement mit demjenigen
der beiden Versorgungsspannungspotenzial-Anschlüssen elektrisch verbunden ist,
an dem bei einem kritischen ESD-Ereignis das geringere Potenzial
anliegt.
-
Zwischen
der ersten Dotierungszone und dem Massepotenzial-Anschluss kann als erstes ESD-Schutzelement
ein Widerstand, insbesondere ein ohmscher Widerstand, oder ein ESD-Schutztransistor
geschaltet sein. Es kann auch vorgesehen sein, dass zwischen der
ersten Dotierungszone und einem ersten oder zweiten Versorgungsspannungspotenzial-Anschluss
als zweites ESD-Schutzelement eine ESD-Schutzdiode oder ein ESD-Schutztransistor
geschaltet ist. Dies ermöglicht
eine flexibel realisierbare ESD-Schutzschaltung, welche entsprechend
den Anforderungen mit verschiedenen Bauelementen konzipiert werden
kann. So wird beispielsweise die erste Dotierungszone durch den
Widerstand von dem Massepotenzial-Anschluss abge koppelt. Es kann
dadurch erreicht werden, dass im Normalfall die Ströme, insbesondere
die Substratströme über den
Widerstand ohne einen kritischen Spannungsabfall abfließen, während im
ESD-Fall der Ansteuerstrom reduziert wird und die Spannung an der ersten
Dotierungszone, insbesondere am Substrat-, Wannen- oder Guard-Ring-Kontakt,
durch eine ESD-Schutzdiode
geklemmt wird. Diese Ausführung ermöglicht einen
sichere und aufwandsarme Schaltung, mit welcher eine Zerstörung oder
Beschädigung
der Halbleiterschaltung beim Auftreten eines ESD-Ereignisses verhindert
werden kann. Die ESD-Schutzvorrichtung
ist relativ einfach aufgebaut und kann schnell entworfen werden,
wodurch eine kostengünstige
Realisierung ermöglicht
werden kann.
-
Es
kann vorgesehen sein, dass die erste Dotierungszone als Substrat
ausgebildet ist und zumindest durch einen Substratkontakt oder Guard-Ring-Kontakt
kontaktiert ist. Es kann weiter vorgesehen sein, dass die zweiten
Dotierungszonen als Wannenkontakte ausgebildet sind. Eine der beiden zweiten
Dotierungszonen kann mit einem ersten und die andere der beiden
zweiten Dotierungszonen kann mit einem zweiten Versorgungsspannungspotenzial-Anschluss
elektrisch verbunden sein.
-
Das
zweite ESD-Schutzelement kann bevorzugt mit demjenigen der beiden
Versorgungsspannungspotenzial-Anschlüssen elektrisch verbunden sein,
an dem bei einem kritischen ESD-Ereignis
das geringere Potenzial anliegt. Bei Halbleiterschaltungen, bei
denen irreversible Zerstörungen
nur bei ESD-Entladungen
in einer Belastungsrichtung auftreten können, kann so ein optimierter
ESD-Schutz erreicht werden.
-
Weist
die Halbleiterschaltung eine Mehrzahl an ersten Dotierungszonen
oder mehrerer Kontaktierungen der ersten Dotierungszone oder Dotierungszonen
auf, ist es vorteilhaft, wenn lediglich diejenigen ersten Dotierungszonen über jeweils
ein ESD-Schutzelement an einen Massepotenzial-Anschluss geschaltet
sind, welche benachbart zu einem bei einem ESD-Ereignis auftretenden
parasitären
Transistor angeordnet sind. Dadurch kann erreicht werden, dass nur
dort, wo ein effektiver ESD-Schutz
erforderlich ist, eine erfindungsgemäße ESD-Schutzvorrichtung angeordnet ist. Dies
optimiert den ESD-Schutz im
Hinblick auf einen minimalen Platzbedarf und ermöglicht eine relativ kostengünstige Realisierung
einer Halbleiterschaltung beziehungsweise eines integrierten Schaltkreises.
-
Es
kann vorgesehen sein, dass zwischen den Kontakten der ersten Dotierungszone
oder ersten Dotierungszonen ein Schutzabstand ausgebildet ist. Vorhandene
Kontakte können
ein Aufsteuern des Parasiten bewirken. Auch Kontakte, welche nicht zwischen
den zweiten Dotierungszonen (die unterschiedlichen Domänen zugeordnet
sind; Domänen werden
hier als Bereiche mit unterschiedlichen Versorgungsspannungspotenzialen
verstanden) liegen, können
ebenfalls zur Aufsteuerung führen,
wenn ihr Abstand zur Domänengrenze
kleiner als der Schutzabstand ausgebildet ist.
-
Der
Schutzabstand wird durch die ESD-Festigkeit des parasitären Bipolartransistors
bestimmt. Die ESD-Festigkeit nimmt mit zunehmenden Abstand zwischen
den zweiten Dotierungszonen an einer Domänengrenze zu. Ist der Abstand
beziehungsweise die ESD-Festigkeit so groß, dass ein auftretender ESD-Puls über die
vorhandenen Schutzelemente abgeleitet wird ohne den Parasiten auf
zusteuern, so ist kein ESD-Schutzelement mehr erforderlich. Die ESD-Festigkeit
des Parasiten ist auch von Implantationsdosen beziehungsweise Dotierprofilen
abhängig.
Durch die Beschränkung
des Einbaus der zusätzlichen
ESD-Schutzelemente
auf geometrische Anordnungen, welche den minimalen Schutzabstand unterschreiten,
kann erreicht werden, dass das Verhältnis von erforderlichem Platzaufwand
und erforderlichen auszubildenden ESD-Schutzelementen optimiert
werden kann. Anzumerken ist jedoch, dass durch die Erfindung der
Schutzabstand nicht minimiert werden soll. Ein wesentlicher Vorteil
der Erfindung liegt auch darin, dass dieser Ab stand auch relativ
groß bemessen
werden kann, da die betroffene Fläche für weitere Strukturen verwendet
werden kann. Die vorhandenen ersten Dotierungszonen, die insbesondere
als Substrat-, Wannen- oder Guard-Ring-Kontakte kontaktiert sind,
werden durch die entsprechend kontaktierten ESD-Schutzelemente vor einer Schädigung im
ESD-Fall geschützt.
-
Eine
weitere vorteilhafte Ausführung
kennzeichnet sich dadurch, dass die Halbleiterschaltung eine Mehrzahl
an vor einem ESD-Ereignis zu schützenden
ersten Dotierungszonen aufweist. Jede dieser ersten Dotierungszonen
ist mit einem Massepotenzial-Bus elektrisch verbunden. Bevorzugt
ist dieser Massepotenzial-Bus mit zumindest einem Massepotenzial-Pad über ein
ESD-Schutzelement, insbesondere eine ESD-Schutzdiode oder einen ESD-Schutztransistor
elektrisch verbunden. So kann erreicht werden, dass unabhängig von
der Anzahl der vor einem ESD-Ereignis zu schützenden ersten Dotierungszonen
lediglich so viele ESD-Schutzelemente ausgebildet werden müssen, wie
elektrische Verbindungen von dem Massepotenzial-Bus zu den Massepotenzial-Pads
vorhanden sind.
-
Es
kann vorgesehen sein, dass die ESD-Schutzschaltung mit zumindest
einem Versorgungsspannungspotenzial-Anschluss elektrisch verbunden
ist. In vorteilhafter Weise können
dadurch mehrere günstige
Schaltungen realisiert werden, welche durch die entsprechende Verwendung
von ESD-Schutzelementen eine Zerstörung der Halbleiterschaltung
bei einem ESD-Ereignis verhindert.
-
Nachfolgend
werden mehrere Ausführungsbeispiele
der Erfindung anhand schematischer Zeichnungen näher erläutert. Es zeigen:
-
1 eine
schematische Darstellung einer bekannten ESD-Schutzvorrichtung;
-
2 ein
erstes Ausführungsbeispiel
einer erfindungsgemäßen ESD-Schutzvorrichtung;
-
3 ein
zweites Ausführungsbeispiel
einer erfindungsgemäßen ESD-Schutzvorrichtung;
-
4 ein
drittes Ausführungsbeispiel
einer erfindungsgemäßen ESD-Schutzvorrichtung;
-
5 ein
viertes Ausführungsbeispiel
einer erfindungsgemäßen ESD-Schutzvorrichtung;
-
6 ein
fünftes
Ausführungsbeispiel
einer erfindungsgemäßen ESD-Schutzvorrichtung;
-
7 eine
Draufsicht auf einen Ausschnitt einer erfindungsgemäßen ESD-Schutzvorrichtung; und
-
8 ein
sechstes Ausführungsbeispiel
einer erfindungsgemäßen ESD-Schutzvorrichtung.
-
In
den Figuren werden gleiche oder funktionsgleiche Elemente mit denselben
Bezugszeichen versehen.
-
In 2 ist
ein erstes Ausführungsbeispiel einer
erfindungsgemäßen ESD-Schutzvorrichtung dargestellt.
In der vereinfachten Darstellung sind die für die Erläuterung der Erfindung wesentlichen
Teile einer Halbleiterschaltung beziehungsweise einer integrierten
Schaltung gezeigt. In einem pleitenden Substrat S sind als zweite
Dotierungszonen ein erster Wannenbereich W1 und ein zweiter Wannenbereich W2
ausgebildet. Die Wannenbereiche W1 und W2 sind im Ausführungsbeispiel
vom n-Leitungstyp. Der erste n-Wannenbereich W1 ist mit einem ersten
Versorgungsspannungspotenzial-Anschluss VDDP und der zweite n-Wannenbereich
W2 ist mit einem zweiten Versorgungsspannungspotenzial-Anschluss VDD
elektrisch verbunden. Des Weiteren ist eine erste Dotierungszone
als Substrat S der Halbleiterschaltung ausgebildet und durch einen
Substratkontakt SK1 kontaktiert. Der Substratkontakt SK1 ist im
Ausfüh rungsbeispiel
als p+-Zone ausgebildet. Es kann auch vorgesehen sein, dass die
erste Dotierungszone als Wanne ausgebildet und/oder durch Guard-Ring-Kontakte
kontaktiert ist. Eine Domänengrenze
der Halbleiterschaltung ist derart angeordnet, dass sie durch den
Substratkontakt SK1 verläuft.
Der Substratkontakt SK1 ist über
eine erfindungsgemäße ESD-Schutzschaltung ESD_SS
mit einem Massepotenzial-Anschluss VSS elektrisch verbunden. Die ESD-Schutzschaltung
ESD_SS ist im Ausführungsbeispiel
des Weiteren mit dem ersten und dem zweiten Versorgungsspannungspotenzial-Anschlüssen VDDP
bzw. VDD elektrisch verbunden. Die erfindungsgemäße Zwischenschaltung einer ESD-Schutzschaltung
ESD_SS zwischen dem Substratkontakt SK1 und dem Massepotenzial-Anschluss
VSS, wird an denjenigen Substratkontakten durchgeführt, welche
in unmittelbarer Nähe
eines möglichen
parasitären
Transistors angeordnet sind. Durch die ESD-Schutzelemente ESD_SS
wird das Potenzial am Substratkontakt SK1 auf das Minimum der Potenziale
an den Anschlüssen
VDD, VSS und VDDP beschränkt.
Dies unterdrückt
die Aufsteuerung aufgrund des erhöhten VSS-Potenzials im Falle eines
ESD-Ereignisses und verhindert Latch-Up im Normalbetrieb.
-
In 3 ist
ein zweites Ausführungsbeispiel einer
erfindungsgemäßen ESD-Schutzvorrichtung gezeigt.
Im Unterschied zum Ausführungsbeispiel
in 2 ist der erste n-Wannenbereich W1 mit einem ersten Versorgungsspannungspotenzial-Anschluss VDD1
und der zweite n-Wannenbereich W2 ist mit einem zweiten Versorgungsspannungspotenzial-Anschluss
VDD2 elektrisch verbunden. Die Domänengrenze der Halbleiterschaltung
ist derart angeordnet, dass sie durch den Substratkontakt SK1 verläuft. In einem
minimalen Schutzabstand Dschutz ist ein
weiterer Substratkontakt SK2 im Substrat S ausgebildet. Angemerkt
sei hier, dass dies eine Darstellung im Ausführungsbeispiel ist. Die Domänengrenze
kann auch an einer anderen Stelle liegen, die Kontakte können verschoben
sein und es können
auch weitere Kontakte vorhanden sein. Der erste Substratkontakt SK1
ist über
eine zwischen den Substratkontakt SK1 und den Massepotenzial-Anschluss
VSS geschaltete ESD-Schutzdiode
SD1 mit dem Massepotenzial VSS elektrisch verbunden. Die Anode der
ESD-Schutzdiode SD1 ist mit dem Substratkontakt und die Kathode der
ESD-Schutzdiode SD1 ist mit dem Massepotenzial-Netz VSS elektrisch
verbunden. Zwischen dem zweiten Substratkontakt SK2 und dem Massepotenzial-Anschluss
VSS ist keine derartige ESD-Schutzdiode geschaltet.
-
Die
erfindungsgemäße Maßnahme,
eine ESD-Schutzdiode zwischen dem Substratkontakt SK1 und dem Massepotenzial-Anschluss
VSS zu schalten, wird an denjenigen Substratkontakten durchgeführt, welche
in unmittelbarer Nähe
eines möglichen
parasitären
Transistors angeordnet sind. Durch das Anschließen dieser zu Parasiten benachbarten
Substratkontakte SK1 über
eine ESD-Schutzdiode
an Massepotenzial-Netze VSS wird die Aufsteuerung aufgrund des erhöhten VSS-Potenzials
im Falle eines ESD-Ereignisses
unterdrückt.
Dies ermöglicht,
dass die n-Wannenbereiche
W1 und W2 im Vergleich zum Stand der Technik wesentlich näher zueinander
ausgebildet werden können
und dadurch eine erhebliche Platzeinsparung auf dem Chip beziehungsweise
der integrierten Schaltung erzielt werden kann. Die ESD-Schutzdiode
SD1 ist mit ihrem Anoden-Anschluss mit dem p+-Substratkontakt SK1
und mit ihrer Kathode mit dem Massepotenzial-Anschluss VSS elektrisch
verbunden. Dadurch wird im Normalfall und im ESD-Fall ermöglicht,
dass Substratströme über die
ESD-Schutzdiode SD1 in Flussrichtung abgeführt werden, wie dies im Normalbetrieb
der Fall sein sollte. Eine Potenzialerhöhung, welche vor allem im ESD-Fall
auftritt, wird von Seiten des VSS-Netzes geblockt.
-
Im
ESD-Fall stellt sich am Substratknoten eine Spannung ein, welche
deutlich unterhalb derer des VSS-Netzes liegt. Der zerstörerische
Rücksprung
in der Strom-Spannungs-Kennlinie, das heißt das steile Ansteigen des
Stromwertes bei einer bestimmten Spannung, ereignet sich durch die
erfindungsgemäße ESD-Schutzvorrichtung
erst bei wesentlich höheren
Spannungen zwischen den Elektroden des parasitären Transistors als dies beim
Stand der Technik der Fall ist. Dadurch kann durch eine geeignete
Spannungsklemmung von entsprechenden ESD-Schutzelementen eine Zerstörung des
Bauelements der Halbleiterschaltung verhindert werden. Durch die
optimierte Anordnung der Substratkontakte SK1 und SK2 mit einem
minimalen Schutzabstand DSchutz kann weiter
erreicht werden, dass kein Platz dadurch verschwendet wird, dass
zusätzlichen Schutzdioden
nötig sind
und der Abstand der Wannenbereiche nicht unnötig vergrößert werden muss. Dies ermöglicht einen
optimalen ESD-Schutz
bei minimiertem Platzaufwand. Es kann jedoch auch vorgesehen sein,
dass die Substratkontakte SK1 und SK2 weiter voneinander entfernt
sind. Gerade dies ermöglicht
auch die Erfindung, da die freie Fläche für weitere Strukturen der Halbleiterschaltung
verwendet werden kann.
-
Ein
drittes Ausführungsbeispiel
der erfindungsgemäßen ESD-Schutzvorrichtung
ist in 4 gezeigt. Dieses Ausführungsbeispiel ist besonders für die Fälle geeignet,
bei welchen nur bei einer ESD-Entladungsrichtung zwischen den Versorgungsspannungspotenzial-Anschlüsse irreversible Zerstörungen auftreten
können.
Im Ausführungsbeispiel
ist der Fall dargestellt, bei dem am ersten Versorgungsspannungspotenzial-Anschluss VDDP ein ESD-Ereignis
auftreten kann. In dieser ESD-Schutzvorrichtung ist zwischen dem
Substratkontakt SK1 und dem Massepotenzial-Anschluss VSS ein ohmscher
Schutzwiderstand RS als ESD-Schutzelement geschaltet. Des Weiteren
ist eine ESD-Schutzdiode SD2 zwischen dem Substratkontakt SK1 und
dem zweiten Versorgungsspannungspotenzial-Anschluss VDD geschaltet.
Die ESD-Schutzdiode SD2 ist mit ihrer Anode mit dem Substratkontakt
SK1 und mit ihrer Kathode mit dem zweiten Versorgungsspannungspotenzial-Anschluss
VDD, und somit in Flussrichtung zwischen den Substratkontakt SK1
und dem VDD-Anschluss
geschaltet. Die ESD-Schutzdiode SD2 ist mit dem Versorgungsspannungspotenzial-Anschluss
VDD elektrisch verbunden, an dem im Ausführungsbeispiel kein ESD-Ereignis
und somit keine Überspannung
auftreten kann. Im vorliegenden Ausführungsbeispiel kann beispielsweise
angenommen werden, dass ein positiver ESD-Puls am ersten Versorgungsspannungspotenzial-Anschluss
VDDP anliegt. Der Massepotenzial-Anschluss VSS ist daher quasi unbeschaltet
und der zweite Versorgungsspannungspotenzial-Anschluss VDD liegt
auf Massepotenzial. Durch die Ableitung des ESD-Pulses über die
ESD-Schutzelemente ESD1, ESD2, D1, D2, die zusätzlichen ESD-Schutzelemente
RS, SD2 und die Bus-Widerstände
R1 und R2, liegt der quasi unbeschaltete Massepotenzial-Anschluss
VSS auf einem höheren
Potenzial als der Anschluss VDD. Das Aufsteuern des Parasiten (parasitärer Transistor)
wird durch die ESD-Schutzdiode SD2 verhindert, welche den Substratkontakt
SK1 gegen den Anschluss VDD klemmt, wodurch das Potenzial des Substratkontakts SK1
maximal eine Diodenschwelle über
dem Versorgungsspannungspotenzial VDD liegt.
-
Durch
das in 4 gezeigte Ausführungsbeispiel kann daher ein
Aufsteuern des parasitären Transistors
im Falle eines ESD-Ereignisses an VDDP durch das Implementieren
eines ESD-Schutzwiderstandes
RS von der Größe einiger
Ohm sowie einer ESD-Schutzdiode SD2 verhindert werden. Im Normalbetrieb
(kein ESD-Ereignis) fließen
Substratströme über den
Schutzwiderstand RS mit vernachlässigbaren
Spannungsabfall ab. Im Falle eines ESD-Ereignisses wird der Ansteuerstrom
reduziert und die Spannung am Substrat- beziehungsweise Guard-Ring-Kontakt
SK1 durch die ESD-Schutzdiode SD2 geklemmt. Die in 4 dargestellte ESD-Schutzdiode
SD2' ist für den erläuterten
Fall nicht relevant und nicht ausgebildet.
-
Es
kann jedoch auch analog zu den Ausführungen zu 4 der
Fall eintreten, dass ein ESD-Ereignis an VDD auftritt. In diesem
Fall kann analog ein Aufsteuern des parasitären Transistors im Falle eines ESD-Ereignisses
an VDD durch den Widerstand RS und die schematisch eingezeichnete
ESD-Schutzdiode
SD2' verhindert
werden. In diesem Fall ist die ESD-Schutzdiode SD2 nicht relevant
und nicht zu beachten.
-
Es
kann auch vorgesehen sein, dass sowohl die ESD-Schutzdiode SD2 als
auch die ESD-Schutzdiode SD2' gleichzeitig
in einer Ausführungsform,
wie in 4 eingezeichnet, implementiert sind und in Verbindung
mit dem Widerstand RS ein Aufsteuern des parasitären Transistors sowohl dann
verhindern, wenn ein ESD-Ereignis an VDDP oder an VDD auftritt.
-
In 5 ist
ein viertes Ausführungsbeispiel einer
erfindungsgemäßen ESD-Schutzvorrichtung gezeigt.
Im Unterschied zur Ausführung
in 4 ist in diesem Fall neben dem Widerstand RS als
erstem ESD-Schutzelement der ESD-Schutzschaltung ESD SS anstatt der ESD-Schutzdiode SD2 ein
zweiter ESD-Schutztransistor
ST2 als zweites ESD-Schutzelement der ESD-Schutzschaltung ESD_SS ausgebildet.
Der ESD-Schutztransistor ST2 ist mit seinem Strompfad zwischen den
Substratkontakt SK1 und dem Versorgungsspannungspotenzial-Anschluss VDD
geschaltet. Des Weiteren ist der ESD-Schutztransistor ST2 mit seinem
Gate-Anschluss mit dem Massepotenzial-Anschluss VSS und mit einem
eventuell vorhandenen Substrat-Anschluss mit dem Substratkontakt
SK1 elektrisch verbunden.
-
Ein
fünftes
Ausführungsbeispiel
ist in 6 schematisch dargestellt. In dieser Ausführung sind sowohl
das erste ESD-Schutzelement
als auch das zweite ESD-Schutzelement der ESD-Schutzschaltung ESD_SS als ESD-Schutztransistoren
ST1 und ST2 ausgebildet. Der erste ESD-Schutztransistor ST1 ist
mit seinem Strompfad zwischen den Massepotenzial-Anschluss VSS und
dem Substratkontakt SK1 geschaltet. Ferner ist der erste ESD-Schutztransistor
ST1 mit seinem Gate-Anschluss mit dem Versorgungsspannungspotenzial
VDD und mit einem eventuell vorhandenen Substrat-Anschluss mit dem Substrat-Kontakt
SK1 elektrisch verbunden. Der zweite ESD-Schutztransistor ST2 ist
analog zur Ausführung
gemäß 5 in
die ESD-Schutzvorrichtung geschaltet.
-
In 7 ist
eine Draufsicht auf einen Teilausschnitt einer Halbleiterschaltung
mit mehreren Bauelementen gezeigt. In schematischer Weise ist in
dieser Layoutdarstellung dargestellt, dass jeder schutzbedürftige Substratkontakt
oder Guard-Ring-Kontakt einzeln über
eine ESD-Schutzdiode, mittels mehreren, im Ausführungsbeispiel quadratisch
gezeichneten Kontakten und metallischen Bereichen, welche mit den
Kontakten elektrisch verbunden sind, an Massepotenzial angeschlossen
ist. Die Schutzdiode ist im unteren Teil der Figur durch den Übergang p+/n-Wanne
gezeigt. Die Verbindung über
Metall symbolisiert auch, dass ein gewisser Abstand zwischen dem
Substratkontakt p+ und den beiden n-Wannen im oberen Teil der Figur
und der Schutzdiode im unteren Teil der Figur vorteilhaft für die Schutzwirkung
ist.
-
Ein
weiteres Ausführungsbeispiel
ist in 8 gezeigt. Ein integrierter Schaltkreis IC umfasst
eine Vielzahl von nicht dargestellten Bauelementen, welche durch
Dotierungszonen in dem Substrat realisiert sind. In schematischer
Darstellung sind Wannen- oder Substratkontakte SK, Guard-Streifen
GS und Guard-Ringe GR dargestellt. Die Substratkontakte SK, die
Guard-Streifen GS und die Guard-Ringe GR sind mit einem Massepotenzial-Bus
VSSGR elektrisch verbunden. Dieser Massepotenzial-Bus VSSGR ist
mit Massepotenzial-Pads VSS-Pad, von denen im Ausführungsbeispiel
vier Stück
gezeigt sind, jeweils über
eine ESD-Schutzdiode SD1, SD2'', SD3 und SD4 elektrisch
verbunden. Die ESD-Schutzdioden SD1 bis SD4 sind in Flussrichtung
zwischen dem Massepotenzial-Bus VSSGR und den VSS-Pads geschaltet.
Wie gezeigt ist, werden alle schutzbedürftigen Substratkontakte SK,
Guard-Streifen GS und Guard-Ring-Kontakte
GR mit dem Massepotenzial-Bus VSSGR elektrisch verbunden. Wie in
diesem Ausführungsbeispiel
gezeigt ist, ist hier die Anzahl der ESD-Schutzdioden SD1 bis SD4
von der Anzahl der vorhandenen und mit dem Massepotenzial-Bus VSSGR
zu kontaktierenden VSS-Pads abhängig. Unabhängig davon
wieviele Substratkontakte SK, Guard-Streifen GS und -Ringe GR in
dem integrierten Schaltkreis schutzbedürftig vor ESD-Ereignissen sind,
sind die ESD-Schutzdioden SD1 bis SD4 auszubilden. Es kann somit
auch vorgesehen sein, dass mit einer relativ ge ringen Anzahl von
VSS-Pads und somit einer geringen Anzahl von ESD-Schutzdioden eine
relativ hohe Anzahl von schutzbedürftigen Kontakten SK, GS und
GR an Massepotenzial angeschlossen werden kann und ein Aufsteuern
von parasitären
Transistoren verhindert werden kann. Ein weiterer Vorteil ist, dass
das VSSGR-Bus-Potenzial hauptsächlich
vom geringsten Potenzial der VSS-Pads bestimmt wird. Wird zum Beispiel
das Potenzial an einem VSS-Pad stark erhöht, so sperrt diejenige Schutzdiode,
welche dieses Pad mit dem VSSGR-Bus verbindet. Der Bus wird aber
durch die anderen Dioden auf dem niedrigeren Potenzial der anderen
VSS-Pads plus einem Spannungsabfall an den Dioden gehalten.
-
Die
Erfindung ermöglicht
in einfacher und aufwandsarmer Weise einen effektiven Schutz gegen eine
Beschädigung
oder Zerstörung
von Bauelementen aufgrund von ESD-Ereignissen, indem zwischen einem
Substrat-, Wannen- oder Guard-Kontakt und einem Massepotenzial-Anschluss
einer Halbleiterschaltung eine ESD-Schutzschaltung geschaltet ist. Die
Schutzschaltung kann als ESD-Schutzdiode oder ESD-Schutztransistor
ausgebildet sein. In einer weiteren Alternative kann das ESD-Schutzelement durch
einen ESD-Schutzwiderstand und eine zusätzliche ESD-Schutzdiode ausgebildet
sein. Es kann aber auch in vielfältiger
weise eine ESD-Schutzschaltung aus mehreren Bauelementen, wie ESD-Schutzdioden
und/oder ESD-Schutztransistoren
und/oder Widerständen
aufgebaut werden. Alle Alternativen sind effektiv, platzsparend
und auch kostengünstig
zu realisieren. Insbesondere können durch
die Erfindung die Substratkontakte, Wannenkontakte und/oder Guard-Ring-Kontakte, deren
elektrische Zuleitungen und allenfalls vorhandene parasitäre Strukturen
im Kernbereich der Halbleiterschaltung und somit auch der Kernbereich
selbst vor einer Beschädigung
oder Zerstörung
durch ein ESD-Ereignis geschützt
werden. Die Erfindung ist auch besonders dann geeignet, wenn eine
ESD-Belastung zwischen zwei getrennten Versorgungsspannungsbussen
auftritt, welche im Normalbetrieb auf unterschiedlichen Operationsspannungen
liegen und aufgrund dessen nicht unmittelbar, das heißt beispielsweise über antiparallele
Dioden oder Doppelbonds, gegeneinander geschützt werden können. Der
primäre
Schutz vor Schäden
bei einer ESD-Belastung dieser
beiden Versorgungsspannungsbusse wird durch die in die Schaltung
integrierten ESD-Schutzelemente gewährleistet. Ein lokales positives
Potenzial des Massepotenzials VSS gegenüber dem Versorgungsspannungspotenzial
VDD kann jedoch zu neuen ESD-Schäden
führen.
Diese Schäden
wiederum können
jedoch durch die erfindungsgemäß in der Halbleiterschaltung
angeordneten ESD-Schutzelemente, insbesondere diejenigen, welche
mit den Substratkontakten kontaktiert und die gegen Masse geführt sind,
verhindert werden.