CN103762238A - 一种带场板的射频功率ldmos器件及其制备方法 - Google Patents

一种带场板的射频功率ldmos器件及其制备方法 Download PDF

Info

Publication number
CN103762238A
CN103762238A CN201310754477.4A CN201310754477A CN103762238A CN 103762238 A CN103762238 A CN 103762238A CN 201310754477 A CN201310754477 A CN 201310754477A CN 103762238 A CN103762238 A CN 103762238A
Authority
CN
China
Prior art keywords
field plate
region
district
drift region
ldmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310754477.4A
Other languages
English (en)
Inventor
杜寰
朱喜福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI LIANXING ELECTRONIC CO Ltd
Original Assignee
SHANGHAI LIANXING ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI LIANXING ELECTRONIC CO Ltd filed Critical SHANGHAI LIANXING ELECTRONIC CO Ltd
Priority to CN201310754477.4A priority Critical patent/CN103762238A/zh
Publication of CN103762238A publication Critical patent/CN103762238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种带场板的射频功率LDMOS器件及其制备方法，包括源极、栅极、漏极，以及硅型衬底，P-epi区域，P+sinker区域，P+base区域，栅氧化层，场板，LDD区域，所述LDD区域为漂移区。优选地，本发明结合SFP技术。在相同注入计量条件下，本发明的LDMOS器件减小了栅漏电容，从而可以在减小器件导通电阻的同时，优化了器件的高频特性，具有广阔的市场前景。

Description

一种带场板的射频功率LDMOS器件及其制备方法
技术领域
本发明涉及射频功率器件和制备方法，更具体地说是一种带场板的射频功率LDMOS器件及其制备方法。
背景技术
射频功率器件主要应用于无线通讯中移动通信系统基站的射频功率放大器。但是由于CMOS射频功率性能的不足，在射频功率半导体市场上，直到上世纪90年代中期，射频功率器件还都是使用双极型晶体管或GaAsMOSFET。直到90年代后期，硅基横向扩散晶体管LDMOS的出现改变了这一状况。与双极型晶体管或GaAs MOSFET相比较，LDMOS器件具有耐压较高、高频下线性放大动态范围大、失真小、增益高、输出功率的，成本低的优点，使其已超过GaAs功率器件逐渐成为射频功率MOSFET的主流技术,。
LDMOS器件在保持MOS器件基本结构的基础上，通过横向双扩散工艺形成沟道区。即在同一个光刻窗口进行两次扩散，一次中等浓度高能量硼（B）扩散，一次高浓度低能量的砷（As）扩散，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道。LDMOS器件的沟道长度不受光刻精度的影响，通过对工艺的控制，可以将沟道长度做的很小，从而提高器件的跨导和工作频率。
在漏极和沟道之间引入的低掺杂漂移区，提高了LDMOS器件的击穿电压，减小了源漏极之间的寄生电容，提高了器件的频率特性。通过对LDD区域的长度和掺杂浓度，可以调整器件的导通电阻和击穿电压。
LDMOS的P-sinker区域实现了源极和衬底的连接，以降低射频应用时的源极的接线电感，增大共源放大器的RF增益，提高器件的性能。因为源极的电阻和电感都会产生负反馈，减小器件的功率增益。同时将源极与接地的P+衬底相连可以在版图上省去源极的布线，这样不仅可以减小由于布线带来的寄生参数，还可以减小整个版图的面积，使得在流片后器件的工作性能得到进一步改善。
LDMOS晶体管还具有很好的温度特性，它的温度系数是负数，负反馈使过大的局部电流不会形成像双极型器件那样的二次击穿，安全工作区宽，热稳定性好，可靠性高。
LDMOS半导体工艺技术除了主要面向移动电话基站的射频功率放大器外，还广泛应用于HF、VHF与UHF广播用发射器，数字电视发射机以及微波与航空系统用晶体管。此外，随着LDMOS应用频率上限的不断拓展，更使其大举进军其它领域，包括新兴的WiMax市场，以及ISM市场。随着新一代无线通讯技术的快速发展和越来越广泛的应用，射频功率LDMOS有着非常乐观的市场前景。
为适应基站放大器的发展要求，需要进一步提高射频功率LDMOS的性能，具体地讲，需要更高的击穿电压，更高的输出功率，更优良的高频特性，特别是导通电阻同击穿电压、跨导同击穿及截止频率之间相互制约的关系需要得到改善。
发明内容
本发明的目的包括提供一种带场板的射频功率LDMOS器件，进一步的，本发明的目的包括还提供该带场板的射频功率LDMOS器件的制备方法。本发明提供的带场板的射频功率LDMOS器件在满足击穿电压大于80V条件的基础上，显著减小了漂移区导通电阻和源漏寄生电容，明显优化了器件的直流和射频特性。
本发明的目的是通过以下技术方案来实现的：一种带场板的射频功率LDMOS器件，所述带场板的射频功率LDMOS器件包括源极、栅极、漏极，还包括：硅型衬底，P-epi区域，P+sinker区域，P+base区域，栅氧化层，场板（Field Plate），LDD区域，所述LDD区域为漂移区。
所述场板为场板同源极相连的源场板（Source Field Plate）结构，所述源场板结构通过源极金属延伸到漂移区上方覆盖所述漂移区所形成。
在一个实施方案中，所述硅型衬底为掺杂浓度为4e17的P+的硅型衬底；其上为所述P-epi区域，所述P-epi区域掺杂浓度为1.2e15、厚度为6μm；所述P+sinker区域采用高能注入B杂质，高温推阱后形成；所述栅氧化层厚度为
Figure BDA0000451779210000031
所述栅极由多晶硅淀积掺杂和刻蚀形成，刻蚀长度优选为1μm。
在另一个实施方案中，场板下具有氧化层，其厚度为0.5-1μm，场板长度为0-2μm，优选为1.4-2μm。
在一个优选的实施方案中，所述漂移区为具有彼此相邻的LDD1区和LDD2区的漂移区，所述LDD2区位于LDD1区上方，所述LDD1区为深结区域，LDD2区为浅结区域；所述具有彼此相邻的LDD1区和LDD2区的漂移区通过两次注入形成，其中LDD1区的结深约1μm；并且，通过使用相同的掩膜板进行所述两次注入；所述栅氧化层边缘具有鸟嘴结构。
在一个尤为优选的实施方案中，所述鸟嘴结构的厚度约为
Figure BDA0000451779210000032
所述漂移区长度为3-5μm；所述LDD1区的注入浓度为1e12至3e12cm-2，所述LDD2区的注入浓度为2e11至2e12cm-2；优选地，所述漂移区长度为4μm，所述LDD1区的注入浓度为2e12cm-2，所述LDD2区的注入浓度为1.2e12cm-2。
本发明的技术方案还包括一种带场板的射频功率LDMOS器件的制备方法，其包括以下步骤：
（1）在P+的硅型衬底上外延p-epi区域；
（2）高能注入B杂质，高温推阱后形成P+sinker区域；
（3）形成栅氧化层；
（4）进行多晶硅的淀积掺杂和刻蚀，形成栅电极（栅极）；
（5）进行所述P+base区域的注入和/或扩散，以及，所述漂移区的注入和/或扩散；
（6）源极金属覆盖漂移区形成源场板（Source Field Plate，SFP）结构的场板。
进一步地，所述带场板的射频功率LDMOS器件的制备方法用于制备上述的任意一种带场板的射频功率LDMOS器件。
进一步地，上述步骤（5）进一步包括以下步骤：
（5.1）进行P+base的注入和所述漂移区的所述LDD1区的注入；
（5.2）同时进行P+base区域的扩散和LDD1区域的扩散；
（5.3）扩散过程后进行所述漂移区的所述LDD2区的注入。
进一步地，在栅极生成后还包括热氧化栅隔板步骤，以在栅极边缘形成鸟嘴结构；以及，在P+base注入之后增加侧墙工艺，以减少源极和漂移区在沟道下的扩散。
进一步地，LDD2区同LDD1区使用相同的掩膜板。
在本文中，术语“LDMOS”表示Lateral Diffused Metal OxideSemiconductor FieldEffect Transistor，即横向扩散金属氧化物半导体场效应晶体管。
在本文中，术语“源极”和“源电极”可互换，简称“源”或“Source”；术语“栅极”和“栅电极”可互换，简称“栅”或“Gate”；术语“漏极”简称“Drain”。
在本文中，术语“约”或“左右”表示在本领域制造工艺中容许的偏差范围内，或者在相关参数（长度、厚度、温度等）计量或检测装置的误差范围内，应了解，实际上无法实现完全精确的数值控制和/或测量。“约”或“左右”可表示特定数值（上下）正负0.0001%，正负0.001%，正负0.01%，正负0.1%，正负0.2%，正负0.5%，正负1%，正负2%，正负5%，正负8%，正负10%，，正负15%，正负20%，正负30%，正负50%，具体的正负范围的选择，根据本领域已知的工艺来确定。在特定情况下，更宽的范围也是可能的。
本发明的有益效果是：很好的改善了导通电阻同击穿电压、跨导同击穿及截止频率之间相互制约的关系，使器件具有很好的直流和射频特性。更具体地说，具有以下独特优点：
1）采用SFP（Source Field Plate）场板，进一步优化了器件漂移区掺杂，改善直流特性和减小寄生栅漏电容，改善射频特性。
本发明还具有以下进一步的优点：
2）在栅极边缘形成鸟嘴结构，并且在P-base注入之后增加侧墙工艺，减少源极和漂移区在沟道下的扩散；
3）使用同一张掩膜板进行漂移区的两次注入，形成一个深结LDD1区和浅结LDD2区，在满足击穿条件下优化输出电阻；
附图说明
图1为两次注入SFP-LDMOS剖面图
图2为没有优化工艺过程形成的沟道区
图3为侧墙工艺步骤
图4为增加侧墙工艺后形成的沟道区域
图5为寄生栅漏电容Cgd随栅氧厚度Tox的变化
图6为场板下氧化层厚度对击穿电压的影响
图7为SFP长度对漂移区电场分布的影响
图8为不同漂移区注入条件和SFP场板对击穿电压的影响
图9为不同漂移区注入条件和SFP场板对源漏电容的影响
具体实施方式
下面结合实施例对本发明进行进一步的详细说明，应理解下述实施例为示例性而非限制性的，旨在说明以及解释本发明的构思和精神。
本发明旨在设计工作电压为28V，击穿电压高于80V的LDMOS器件，在满足击穿的条件下，减小输出电阻和寄生电容，以提高器件的输出功率和高频特性。因此，本发明重点进行了沟道区、阶梯型漂移区和SFP场板的参数优化。
本发明中的LDMOS器件基于传统的RF LDMOS结构，并在此基础上做出了一些的改进措施，以优化器件的击穿电压和导通电阻，达到设计要求。主要的改进措施包括：1）对漂移区进行两次注入，一次形成结深约1.0μm的LDD1区域，另外一次形成的是浅结LDD2区域，并且两次注入使用相同的掩膜版；2）采用源场板（SFP）结构，将源极电极延伸到漂移区上方。
本发明的LDMOS器件具体结构如图1所示：LDMOS制作在P+的硅型衬底上，在上面外延p-epi区域，然后高能注入B杂质，高温推阱后形成P+sinker区域。栅氧化层设计为400A，使器件可以承受的最大栅压可以高于12V，之后进行多晶硅的淀积掺杂和刻蚀形成栅电极。接下来进行P+base的注入和漂移区的LDD1的注入。在P+base的注入之后没有立刻进行扩散过程形成沟道区，P+base区域的扩散和LDD1区域的扩散同时进行。LDD1区的结深比传统漂移区深度（0.3μm）深很多，更深的结深有利于优化漂移区的电场分布提高器件的击穿电压，并优化导通电阻。扩散过程后进行LDD2区域的注入，LDD2区域同LDD1区域使用相同的掩膜板。最后，源极金属覆盖漂移区形成SFP结构场板。
实施例1
沟道区优化设计
一、栅氧优化设计
LDMOS器件工作在饱和区跨导是衡量该器件放大能力的重要参数。其计算公式为：
g m = ∂ I DS ∂ V GS | V BS , V DS cons tan t = μ n W L C ox ( V GS - V T )
截止频率定义为短路电流增益为1时的频率，是器件重要的射频参数，计算公式如下：
f T = g m 2 π C on 2 - ( g m R on , i C gs - C gs ) 2 ≈ g m 2 π C in | C on = C gs + C gd
从上面两个公式中可以看到，在LDMOS的栅氧化层的厚度是决定器件跨导和截止频率的最重要的因素。采用栅氧化层越薄，Cox越大，会带来器件跨导gm的增加，但栅氧化层减薄的同时会也会增加栅漏寄生电容Cgd和栅源寄生电容Cgs，影响器件的高频特性。同时由于栅氧化层变薄，栅边缘的电场堆积更加严重，击穿电压减小。可见跨导和截止频率、击穿电压对栅氧化层厚度的要求是矛盾的。
为缓解跨导和截止频率、击穿电压对栅氧厚度要求的矛盾，本发明中的LDMOS器件，在多晶硅栅淀积形成之后，热生长了一层氧化层隔板，如图2所示。通过生长热氧化层隔板，在多晶硅的侧壁也形成了氧化层，因此可以减小栅与LDD区的重叠；另外，在栅的边缘部分形成鸟嘴结构，这样在不影响沟道上方氧化层厚度的同时，减小寄生的栅源、栅漏电容，从而可以减小跨导和截止频率的矛盾。
模拟过程中发现，直接利用多晶硅的自对准，进行P-base的注入和N-LDD的注入后，在经过一系列高温扩散过程后，漂移区和源区杂质都扩散到栅极下方薄栅氧的区域，这将减弱栅氧化层隔板的作用。针对这种情况需要再次改进工艺措施，在P-base注入之后增加侧墙工艺，再进行LDD注入，如图3所示。
通过增加与CMOS工艺兼容的侧墙工艺后，结果如图4所示，可以发现，侧墙工艺可以明显缓解源区和漂移区杂质在沟道下方的扩散，形成比较理想的沟道区。
模拟增加栅氧化层隔板和侧墙工艺前后，寄生栅漏电容Cgd随栅氧层厚度的变化曲线，如图5所示。
通过对模拟发现，工艺改进可以明显减小器件的寄生栅漏电容。另外，当栅氧厚度增加可以明显减小寄生栅漏，但是当栅氧厚度增加到一定程度，参见图5，约400A之后，寄生电容随栅氧厚度的变化减小。
综合考虑截止频率和跨导的要求，选择栅氧层厚度为400A，在栅氧边缘形成的鸟嘴结构厚度约为1000A。通过栅氧化层隔板和侧墙工艺，源区和漂移区在沟道下方的边界都得到了很大的优化，减小了栅同源区和漂移区的交叠，栅边缘的鸟嘴结构也大大减小了栅漏、栅源寄生电容，提高了器件的高频特性。
二、沟道浓度优化
LDMOS器件的沟道区是通过P-base区注入和源区注入这两次注入之后扩散形成的，其浓度主要是由P-base扩散到沟道下的浓度决定。器件沟道区域的浓度，是影响器件栅控能力的重要因素。沟道扩散杂质浓度Nch，决定了LDMOS管的开启电压，见公式：
Figure BDA0000451779210000081
要增加LDMOS管根据器件实际工作需要的开启电压和工作电流进行调节。分别显示了模拟P-base在注入计量分别是6e12、8e12、1e13、2e13、3e13cm-2时器件的开启电压、跨导随P-base注入浓度的变化。
通过模拟结果可以得知，P-base注入浓度对开启电压的影响呈线性关系，注入浓度越大，需要达到表面强反型需要的外加栅电压也越高。同时跨导随着输入P-base浓度的增加而减小，这是因为，当沟道浓度增加，开启电压上升，同样的栅极电压下，吸引沟道形成反型层的电荷也就相对减少，按C＝dQ/dV计算，电容值也就变小了，跨导降低了。因此，P沟道的掺杂使得开启电压上升，跨导下降，输出功率降低。综合考虑开启电压和输出功率的要求，本发明设计的LDMOS器件结构优选P-base注入浓度为1e13cm-2，LDMOS开启电压为2V左右。
实施例2
漂移区设计优化
本发明的研究发现：LDMOS器件的耐压和导通电阻对漂移区的浓度和厚度的要求是矛盾的。高的击穿电压要求轻掺杂、深扩散、长的漂移区，而低导通电阻要求重掺杂、浅扩散、短的漂移区。本发明中的LDMOS器件在漂移长度设计能提供满足击穿电压要求的前提下，重点对于漂移区掺杂注入进行优化。本发明的LDMOS的漂移区采取两次注入的办法，形成深结的LDD1区及表面重掺杂的LDD2区域，且两次注入采用相同的掩膜版，下面具体讨论LDMOS漂移区设计过程。
一、漂移区长度设计
漂移区长度是影响器件耐压特性的主要因素之一。本发明中的LDMOS器件对漂移区长度的设计主要考虑器件击穿电压的要求，因此利用TCAD软件模拟了漂移区掺杂浓度为2E16cm-3、4E16cm-3、8E16cm-3、1E17cm-3时，漂移区长度分别是3um、4um、5um的情况下，LDMOS在Vg=0V的关断状态下的击穿电压变化。
结果表明，随着漂移区长度的增加，击穿电压提高，而在相同的漂移区长度的条件下，击穿电压随着漂移区掺杂浓度的增加而减小。漂移区长度增加，掺杂浓度减小有利于提高击穿。当漂移区的掺杂浓度过大，又会导致击穿电压与漂移区长度没有太大的关系，这是因为击穿主要发生在漂移区靠近栅端的部分，漂移区电阻过小，使得漏极电压主要集中在了漂移区同沟道相接触的PN结上，击穿与漂移区长度无关了。本发明优选漂移区长度为4um。接下来的研究内容主要是在满足击穿电压的条件下减小漂移区电阻，增大器件的输出功率。
二、漂移区两次掺杂优化
传统的LDMOS漂移区设计在满足RESURF原理的条件下，主要是采用一次低浓度掺杂注入P，使得器件能在击穿之前整个漂移区完全耗尽，达到提高击穿电压的目的。本发明的LDMOS器件应用于射频功率领域，击穿电压的要求基本可以通过漂移区长度参数满足，而在此基础上更重要的是对导通电阻进行优化，减小导通电阻增加输出功率。
本发明对漂移区设计采用的漂移区两次注入，一次高能量的P型杂质注入扩散形成深结LDD1区域，一次低能量P型杂质浅注入在漂移区的表面形成LDD2区域，并且两次注入采用相同的掩膜版。
首先对LDD1的注入计量对击穿电压的影响进行模拟，结果显示，当注入的P浓度为2e12cm-2时，击穿电压最大，且LDD1区掺杂浓度过大或过小击穿特性都会退化，这符合RESURF原理。当LDD区域由一次注入形成，优化达到对大击穿电压时，再对LDD2注入浓度进行模拟。LDD2的注入选择浓度分别为2e11、4e11、6e11、8e11、1e12、2e12，而LDD1注入浓度固定为2e12cm-2。
结果显示：随着LDD2注入的不同，在注入浓度在2e11到6e11的过程中，LDMOS器件的击穿电压基本保持在原来的基础上，当LDD2注入浓度再继续增加，击穿电压显著下降。
这表明，当漂移区先进行LDD1区域的注入和扩散后，这一部分的浓度决定了器件的击穿特性，而由于这部分深度较深，使得器件对漂移区表面的掺杂浓度敏感度降低，对于LDD2区域的注入，在2e11到6e11这段器件击穿电压相对保持不变，维持在90V以上，而器件的导通电阻随LDD2注入明显下降。
对比器件在LDD2区域注入杂质浓度分别是6e11和2e12，在击穿时的电势分布，结果表明：对于LDD2区域，当浓度掺杂浓度适中时，漂移区电场分布均匀，当掺杂浓度过高时，漏极电场集中在漂移区靠近栅极区域，并在此区域提前发生击穿，引起器件击穿特性的退化。另外，漂移区注入杂质浓度也会对器件的寄生栅漏电容产生影响，当漂移区掺杂浓度增加，器件的栅漏电容随之增加。
LDD2区域的设计带来了器件导通电阻的极大优化，但是掺杂浓度过高也会造成漂移区靠近栅极区域的提前击穿和寄生栅漏电容增加的不利效果，下一个实施例通过对LDMOS添加源场板，继续对LDMOS器件进行优化设计。
实施例3
SFP场板优化
SFP板的形成是在刻蚀金属形成源极和漏极金属接触的时候，将源极板拉长到漂移区上方从而形成场板。当在LDMOS器件漂移区上方添加SPF场板的时候，由于场板同源极相连电势为0，可以发现漂移区靠近漏极区域电场线在场板的作用下要往漏极方向偏移，因此SFP场板具有优化漂移区靠近栅极区域电场作用。通过实施例2对漂移区掺杂注入的研究，发现当LDD2区域注入杂质浓度过高的时候，击穿正是发生在漂移区靠近栅极的区域，并且本发明的研究令人惊奇地发现，可以利用SFP场板提高漂移区表面的掺杂，因此本实施例结合场板，对LDMOS器件进行进一步优化。
一、SFP场板下氧化层厚度的优化
如图6所示，改变SFP场板下厚栅氧的厚度，通过研究发现，当栅氧厚度下降时，击穿点对应的漂移区浓度增加。场板下氧化层减薄能够增强场板下硅表面耗尽，可以看到场板的长度为1.5um的时候，当厚栅氧的厚度从0.9μm减小到0.5μm后，最高击穿点对应的漂移区总共注入浓度可以从1.9e12cm-2提高到2.4e12cm-2。
二、SFP场板长度优化
利用ISE软件在漂移区掺杂浓度LDD1区域掺杂2e12、LDD2区As掺杂浓度8e11、1e12、1.2e12、1.4e12、1.6e12条件下，对不同SFP长度进行了模拟。当器件漂移区LDD1区掺杂2e12，LDD2区域掺杂1.4e12时，模拟不同SFP板长度在器件击穿时漂移区电场分布如图7所示。
从图7可以看出，SFP场板的静电屏蔽作用大大减弱了栅极下方电场，消除了由于掺杂浓度过大而在栅极下方产生的电场峰值，优化了LDD2区域掺杂过高引起的器件的击穿特性退化。但是随着场板长度不断增加，漂移区靠近栅极端表面电场峰值不断减小，漂移区和漏极交接区域的电场不断增加，此时的器件击穿点移至漂移区靠近漏极的区域。特别是当场板长度大于2μm时，漂移区与漏极PN结提前击穿，引起了击穿电压的退化。
通过对SFP场板的模拟分析，本发明发现，加入场板以后，可以有效抑制由于LDD2掺杂浓度过高引起的栅极处提前击穿，即击穿电压对于漂移区掺杂浓度的敏感性降低，因此，选择SFP场板下氧化层厚度为0.5μm，场板长度为1.6μm的条件下，再次对漂移区注入进行优化。模拟得到器件击穿特性曲线如图8所示。
由图8可见，SFP场板的加入，虽然没有显著的提高LDMOS的击穿电压器件，加入场板后击穿从92V提高到了95V，但是由于其对栅极区域的电场优化作用，使得LDMOS的击穿电压对漂移区LDD2部分的注入敏感度下降，可以看到，击穿点对应的掺杂浓度从2e12cm-2提高到了3.2e12cm-2。因此可以在同样击穿电压的要求下，提高漂移区的掺杂浓度，达到优化导通电阻的目的。
本发明还研究了SFP场板对栅漏电容的影响，参见图9，采用两次注入漂移区，表面杂质浓度增加，在相同注入条件下，比一次注入形成的漂移区栅漏寄生电容增加，但是加入SFP板的引入在相同注入计量条件下减小了栅漏电容，从而可以在减小器件导通电阻的同时，优化了器件的高频特性。
实施例4
本发明优选LDMOS设计
再次参照图1所示：LDMOS制作在掺杂浓度为4e17的P+的硅型衬底上，在上面外延掺杂浓度为1.2e15、厚度为6μm的p-epi区域，然后高能注入B杂质，高温推阱后形成P+sinker区域。栅氧化层设计为400A，使器件可以承受的最大栅压可以高于12V，之后进行多晶硅的淀积掺杂和刻蚀形成栅电极，刻蚀电极长度为1μm。接下来进行P+base的注入和漂移区的LDD1的注入。在P+base的注入之后没有立刻进行扩散过程形成沟道区，在模拟过程中采用将P+base区域的扩散和LDD1区域的扩散同时进行，选取合适的参数可获得合适的沟道掺杂浓度和LDD1区域的深度。LDD1区的结深约1um，比传统漂移区深度约为0.3μm深很多，更深的结深有利于优化漂移区的电场分布提高器件的击穿电压，并优化导通电阻。扩散过程后进行LDD2区域的注入，LDD2区域同LDD1区域使用相同的掩膜板，这部分的杂质主要集中在漂移区表面，主要作用是用于降低导通电阻。最后，源极金属覆盖漂移区形成SFP结构场板，以优化漂移区靠近栅极区域的电场。
本发明尤为优选的LDMOS器件参数如表1所示。
表1LDMOS优选参数
外延层掺杂浓度（cm-3） 1.2e15
衬底掺杂浓度（cm-3） 4e17
外延层厚度（μm） 6
栅长L（μm） 1
栅氧层厚度tox1（A） 400
漂移区长度LDD（μm） 4
漂移区LDD1深度 1
漂移区LDD1注入浓度（cm-2） 2e12
漂移区LDD2注入浓度（cm-2） 1.2e12
Sinker层掺杂浓度（cm-3） 1.7e19
沟道区注入浓度（cm-2） 1e13
SFP场板长度（μm） 1.6
SFP场板下氧化层厚度（μm） 0.5
本发明公开的所有范围是包含性和可组合的。尽管参照一个或多个优选的实施方案描述了本发明，但本领域技术人员应理解进行多种变化/变式是可行的，而且要素可以被其等价物替换而不背离本发明的范围。此外，可以将具体的情况或材料适用于本发明的教导来作出许多变化，而不背离其基本范围。因此，不应将本发明限制为作为实施本发明之优选实施方式公开的具体实施方案，本发明将包括所有落入所附权利要求范围中的全部实施方案。

Claims (10)

1.一种带场板的射频功率LDMOS器件，包括源极、栅极、漏极，其特征在于，还包括以下结构：硅型衬底，P-epi区域，P+sinker区域，P+base区域，栅氧化层，场板（Field Plate），LDD区域，所述LDD区域为漂移区。
2.如权利要求1所述的带场板的射频功率LDMOS器件，其特征在于，所述场板为场板同源极相连的源场板（Source Field Plate）结构，所述源场板结构通过源极金属延伸到漂移区上方覆盖所述漂移区所形成。
3.如权利要求1或2所述的带场板的射频功率LDMOS器件，其特征在于，所述硅型衬底为掺杂浓度为4e17的P+的硅型衬底；其上为所述P-epi区域，所述P-epi区域掺杂浓度为1.2e15、厚度为6μm；所述P+sinker区域采用高能注入B杂质，高温推阱后形成；所述栅氧化层厚度为所述栅极由多晶硅淀积掺杂和刻蚀形成，刻蚀长度优选为1μm。
4.如权利要求1-3任一项所述的带场板的射频功率LDMOS器件，其特征在于，场板下具有氧化层，其厚度为0.5-1μm，场板长度为0-2μm，优选为1.4-2μm。
5.如前述权利要求中任一项所述的带场板的射频功率LDMOS器件，其特征在于，所述漂移区为具有彼此相邻的LDD1区和LDD2区的漂移区，所述LDD2区位于LDD1区上方，所述LDD1区为深结区域，LDD2区为浅结区域；所述具有彼此相邻的LDD1区和LDD2区的漂移区通过两次注入形成，其中LDD1区的结深约1μm；并且，通过使用相同的掩膜板进行所述两次注入；所述栅氧化层边缘具有鸟嘴结构。
6.如前述权利要求中任一项所述的带场板的射频功率LDMOS器件，其特征在于，所述鸟嘴结构的厚度约为
Figure FDA0000451779200000021
所述漂移区长度为3-5μm；所述LDD1区的注入浓度为1e12至3e12cm-2，所述LDD2区的注入浓度为2e11至2e12cm-2；优选地，所述漂移区长度为4μm，所述LDD1区的注入浓度为2e12cm-2，所述LDD2区的注入浓度为1.2e12cm-2。
7.一种带场板的射频功率LDMOS器件的制备方法，其特征在于，包括以下步骤：
（1）在P+的硅型衬底上外延p-epi区域；
（2）高能注入B杂质，高温推阱后形成P+sinker区域；
（3）形成栅氧化层；
（4）进行多晶硅的淀积掺杂和刻蚀，形成栅电极（栅极）；
（5）进行所述P+base区域的注入和/或扩散，以及，所述漂移区的注入和/或扩散；
（6）源极金属覆盖漂移区形成源场板（Source Field Plate，SFP）结构的场板。
优选地，所述带场板的射频功率LDMOS器件的制备方法用于制备如权利要求1-6任一项所述的带场板的射频功率LDMOS器件。
8.如权利要求7所述的带场板的射频功率LDMOS器件的制备方法，其特征在于，所述步骤（5）进一步包括以下步骤：
（5.1）进行P+base的注入和所述漂移区的所述LDD1区的注入；
（5.2）同时进行P+base区域的扩散和LDD1区域的扩散；
（5.3）扩散过程后进行所述漂移区的所述LDD2区的注入。
9.如权利要求7或8所述的带场板的射频功率LDMOS器件的制备方法，其特征在于，在栅极生成后还包括热氧化栅隔板步骤，以在栅极边缘形成鸟嘴结构；以及，在P+base注入之后增加侧墙工艺，以减少源极和漂移区在沟道下的扩散。
10.如权利要求7-9任一项所述的带场板的射频功率LDMOS器件的制备方法，其特征在于，LDD2区同LDD1区使用相同的掩膜板。
CN201310754477.4A 2013-12-31 2013-12-31 一种带场板的射频功率ldmos器件及其制备方法 Pending CN103762238A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310754477.4A CN103762238A (zh) 2013-12-31 2013-12-31 一种带场板的射频功率ldmos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310754477.4A CN103762238A (zh) 2013-12-31 2013-12-31 一种带场板的射频功率ldmos器件及其制备方法

Publications (1)

Publication Number Publication Date
CN103762238A true CN103762238A (zh) 2014-04-30

Family

ID=50529447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310754477.4A Pending CN103762238A (zh) 2013-12-31 2013-12-31 一种带场板的射频功率ldmos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103762238A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241381A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN104241377A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN108364935A (zh) * 2018-02-13 2018-08-03 扬州江新电子有限公司 具有阵列式静电防护结构的ldmos器件
CN109119472A (zh) * 2018-07-18 2019-01-01 北京顿思集成电路设计有限责任公司 一种ldmos器件结构及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241381A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN104241377A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN108364935A (zh) * 2018-02-13 2018-08-03 扬州江新电子有限公司 具有阵列式静电防护结构的ldmos器件
CN108364935B (zh) * 2018-02-13 2020-02-11 扬州江新电子有限公司 具有阵列式静电防护结构的ldmos器件
CN109119472A (zh) * 2018-07-18 2019-01-01 北京顿思集成电路设计有限责任公司 一种ldmos器件结构及其制作方法

Similar Documents

Publication Publication Date Title
CN101399288B (zh) 一种ldmos芯片的轻掺杂漂移区结构形成方法
CN104992978B (zh) 一种射频ldmos晶体管及其制造方法
CN103762238A (zh) 一种带场板的射频功率ldmos器件及其制备方法
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN102254946A (zh) 一种射频横向扩散n型mos管及其制造方法
CN104752500A (zh) 射频ldmos器件及工艺方法
CN104599974B (zh) 半导体结构及其形成方法
CN104282762B (zh) 射频横向双扩散场效应晶体管及其制作方法
CN103035674B (zh) 射频横向双扩散场效应晶体管及其制造方法
CN103762239A (zh) 一种射频功率ldmos器件及其制备方法
CN104538441B (zh) 射频ldmos器件及其制造方法
CN104600098B (zh) 一种n型射频横向双扩散金属氧化物半导体器件
CN103367431A (zh) Ldmos晶体管及其制造方法
CN104638003A (zh) 射频ldmos器件及工艺方法
CN104157690A (zh) 一种带槽型结构的应变nldmos器件及其制作方法
CN104282763A (zh) 射频横向双扩散场效应晶体管及其制作方法
CN103762240A (zh) 一种ldmos器件及其制备方法
CN104716187B (zh) 射频ldmos器件及工艺方法
CN103050537A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN108054194A (zh) 一种具有三维横向变掺杂的半导体器件耐压层
CN104576374A (zh) Ldmos及其制造方法
CN103730517A (zh) 面结型场效应晶体管及其制造方法
CN104752499A (zh) 射频ldmos器件及工艺方法
CN103872111A (zh) 一种igbt及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140430