CN105244279A - 一种平面型vdmos器件及其制作方法 - Google Patents
一种平面型vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN105244279A CN105244279A CN201410328013.1A CN201410328013A CN105244279A CN 105244279 A CN105244279 A CN 105244279A CN 201410328013 A CN201410328013 A CN 201410328013A CN 105244279 A CN105244279 A CN 105244279A
- Authority
- CN
- China
- Prior art keywords
- separator
- layer
- type
- conduction type
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种平面型VDMOS器件及其制作方法，提供第一导电类型衬底，在所述第一导电类型衬底上设置第一导电类型外延层；在第一导电类型外延层上生成栅氧化层，在所述栅氧化层上生成多晶硅层；在所述多晶硅层上生成第一隔离层；制作第二导电类型阱区和第一导电类型源区；生成介质层，制作接触孔和金属层，之后在所述第一隔离层上生成第二隔离层；其中，所述第一导电类型和第二导电类型的导电类型相反。通过在栅极多晶硅层和源级金属层之间生长更多的质地致密的隔离层，增大了栅源极板之间的间距，从而降低平面型VDMOS功率器件的栅源电容。
Description
技术领域
本发明涉及半导体芯片领域，特别是一种平面型VDMOS器件及其制作方法。
背景技术
垂直双扩散场效应晶体管(VDMOS)是一种功率器件，其漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。VDMOS最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。对适应高频应用的要求、降低开关损耗、提高工作效率具有重要的意义。
功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。在平面型VDMOS的结构中，栅源之间的电容，主要是因为栅极多晶硅层和源极金属层之间形成的寄生电容造成，这个电容会影响VDMOS的开关动态特性。
为了降低平面型VDMOS的栅源电容值，目前主要有两种方法，第一种方法是通过增加介质层的厚度来降低该电容值，但由于介质层的质地比较疏松，需要增加较厚的介质层才能达到满意的降低效果，这样就会影响到接触孔的制作以及金属的填充。第二种方法是通过减小多晶硅栅极的横向尺寸来降低该电容值，可以在一定程度上降低电容，但是由于沟道尺寸以及相邻P-体区间距需要满足最小长度的要求，依靠减小多晶硅栅极的横向尺寸来降低该电容值取得的改善效果十分有限。
发明内容
本发明提供一种平面型VDMOS器件及其制作方法，用以降低平面型VDMOS功率器件的栅源电容，以减小开关损耗，达到更好的开关动态特性。
本发明方法公开了一种平面型VDMOS器件的制作方法，包括以下步骤：
提供第一导电类型外延层；
在第一导电类型外延层上生成栅氧化层，在所述栅氧化层上生成多晶硅层；
在所述多晶硅层上生成第一隔离层；
在所述第一导电类型外延层上制作第二导电类型阱区和第一导电类型源区，之后在所述第一隔离层上生成第二隔离层；
在生成隔离层的器件表面生成介质层，制作接触孔和金属层；
其中，所述第一导电类型和第二导电类型的导电类型相反。
进一步地，所述生成第二隔离层后，还包括在所述第二导电类型阱区制作第二导电类型深体区然后在所述第二隔离层上生成第三隔离层。
进一步地，所述第二隔离层的厚度小于所述第一隔离层和所述第三隔离层的厚度。
进一步地，所述第二导电类型阱区制作时注入的离子剂量小于所述第二导电类型深体区制作时注入的离子剂量。
进一步地，所述隔离层是氮化硅层或二氧化硅层。
进一步地，所述氮化硅层是采用低压化学气相淀积或等离子体化学气相淀积的方式生成。
进一步地，所述第一导电类型为N型，第二导电类型为P型。
进一步地，所述第一导电类型为P性，第二导电类型为N型。
进一步地，所述介质层由不掺杂的二氧化硅和磷硅玻璃组成。
进一步地，所述金属层包括源级金属层和漏极金属层，其中，所述源级金属层的材料为铝、硅、铜合金，所述漏极金属层的材料为钛、镍、银复合层。
本发明还提供一种平面型VDMOS器件，包括
第一导电类型外延层，生成在第一导电类型外延层上的栅氧化层和生成在该栅氧化层上的多晶硅层，对所述第一导电类型外延层进行离子注入形成的第二导电类型阱区和第一导电类型源区，以及制作在器件表面的介质层、接触孔和金属层，还包括
生成在所述多晶硅层上的第一隔离层；
以及生成在所述第一隔离层上的第二隔离层；
其中，所述第一导电类型和第二导电类型的导电类型相反。
本发明有益效果如下：本发明提供的一种平面型VDMOS器件及其制作方法，在常规平面型VDMOS器件的栅极多晶硅层和源级金属层之间生成更多的质地致密的隔离层，从而增加了栅极和源级之间的距离，对于VDMOS结构中产生的栅源电容来说，相对于传统的做法源极金属层与栅极多晶硅层之间的绝缘层加厚了很多，并且由于增加的隔离层质地比较致密，因此能够大大降低栅源之间的电容，从而减小平面型VDMOS器件的开关损耗，取得更好的开关动态特性。
附图说明
图1为本发明实施例中提供的一种平面型VDMOS器件的制作方法的具体流程示意图；
图2为本发明实施例中提供的一种具有第三隔离层的平面型VDMOS器件的制作方法的具体流程示意图；
图3为本发明实施例中提供的一种N沟道的平面型VDMOS器件的制作方法的具体流程示意图；
图4为本发明实施例中提供的一种平面型VDMOS器件的具体结构示意图；
图5为本发明实施例中提供的一种具有第三隔离层的平面型VDMOS器件的具体结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步说明。
图1为本发明公开的一种平面型VDMOS器件的制作方法的工艺流程，具体包括以下步骤：
步骤101：提供第一导电类型外延层；
本步骤中，可以先提供第一导电类型衬底，在该第一导电衬底上生成第一导电类型外延层，该第一导电类型衬底可以是N型衬底，也可以是P型衬底，当该第一导电类型的衬底为N型衬底时，设置在N型衬底上的第一导电外延层为N型外延层；当该第一导电类型的衬底为P型衬底时，设置在P型衬底上的第一导电外延层为P型外延层。
步骤102：在第一导电类型外延层上生成栅氧化层，在所述栅氧化层上生成多晶硅层。在高温炉管中提供一定的生成温度，一般其生成温度可以为但不限于900-1100℃，使其发生氧化反应来形成栅氧化层，也可以在其他的氧化条件下来形成满足条件的栅氧化层，生成的栅氧化层具有一定的厚度，一般可以为但不限于0.05-0.20μm；形成栅氧化层之后，在一定的温度条件下在该栅氧化层上生成多晶硅层，一般该多晶硅层的生成温度可以为500-700℃，厚度为0.3-0.8μm。
步骤103：在所述多晶硅层上生成第一隔离层。
该第一隔离层可以为氮化硅层，也可以为二氧化硅层，或者是其他具有相同的隔离作用的材质。如果该第一隔离层为氮化硅层，可以采用低压化学气相淀积的方式生成，也可以采用等离子体化学气相淀积的方式生成，或者其他成膜方法来形成第一氮化硅层。采用低压化学气相淀积的方式生成第一氮化硅层时，生成温度可以为600-900℃，生成的厚度可以为0.1-0.5μm。若该第一隔离层为二氧化硅层，可以但不限于采用氧化或电击的方式形成，生成的厚度可以为0.1-0.5μm。
步骤104：在第一导电类型外延层上制作第二导电类型阱区和第一导电类型源区，之后在所述第一隔离层上生成第二隔离层。
本步骤中，若第一导电类型外延层为N型，则向该N型外延层注入硼离子，形成P型的第二导电类型阱区，然后向该第二导电类型阱区中注入磷离子，形成N型的第一导电类型源区；相反的，若第一导电类型外延层为P型，则向该P型外延层注入磷离子，形成N型的第二导电类型阱区，然后向该第二导电类型阱区中注入硼离子，形成P型的第一导电类型源区。
在该步骤中，在形成第二导电类型阱区时需要注入第二导电类型离子并进行驱入，具体可使用离子注入机将一定剂量的第二导电类型离子进行注入后，在高温条件下使得该注入的第二导电类型离子进行扩散，驱入温度一般为1100-1200℃，离子的扩散还需要一定的时间长度，一般为50-200min。其中，注入离子的剂量和能量是根据该第二导电类型阱区扩散的范围来确定的。在形成第一导电类型源区时需要对第一导电类型离子进行注入，具体可使用离子注入机电离并筛选出一定剂量的第一导电类型离子，然后电场条件下对该筛选出的第一导电类型离子进行加速来进行注入。
本步骤中，该第二隔离层可以为氮化硅层，也可以为二氧化硅层，或者是其他具有相同的隔离作用的材质。如果该第二隔离层为氮化硅层，可以采用低压化学气相淀积的方式生成，也可以采用等离子体化学气相淀积的方式生成，或者其他成膜方法来形成第二氮化硅层。第二氮化硅层在一定的条件下生成，若采用低压化学气相淀积的方式生成第二氮化硅层，生成温度可以为600-900℃，生成的厚度可以为0.1-0.3μm。若该第二隔离层为二氧化硅层，可以但不限于采用氧化或电击的方式形成。
步骤105：在器件表面生成介质层，制作接触孔和金属层。
其中，介质层由不掺杂的二氧化硅和磷硅玻璃组成，该不掺杂的二氧化硅厚度可以为0.2μm，所述磷硅玻璃的厚度可以为0.8μm。该金属层包括源极金属层和漏极金属层，其中，源极金属层相当于源级，其材料可以为铝、硅、铜合金，漏极金属层的材料可以为钛、镍、银复合层。
本发明还公开了一种具有第三隔离层的平面型VDMOS器件的制作方法，如图2所示，具体流程为：
步骤201，提供第一导电类型外延层；
步骤202，在第一导电类型外延层上生成栅氧化层，在所述栅氧化层上生成多晶硅层。
步骤203，在所述多晶硅层上生成第一隔离层。
步骤204，在第一导电类型外延层上制作第二导电类型阱区和第一导电类型源区，之后在第一隔离层上生成第二隔离层。其中，若第一导电类型外延层为N型，则向该N型外延层注入硼离子，形成P型的第二导电类型阱区，然后向该第二导电类型阱区中注入磷离子，形成N型的第一导电类型源区；相反的，若第一导电类型外延层为P型，则型该P型外延层注入磷离子，形成N型的第二导电类型阱区，然后向该第二导电类型阱区中注入硼离子，形成P型的第一导电类型源区。
在该步骤中，在形成第二导电类型阱区时需要注入第二导电类型离子并进行驱入，具体可使用离子注入机将一定剂量的第二导电类型离子进行注入后，在高温条件下使得该注入的第二导电类型离子进行扩散，驱入温度一般为1100-1200℃，离子的扩散还需要一定的时间长，一般为50-200min。其中，注入离子的剂量和能量是根据该第二导电类型阱区扩散的范围来确定的。在形成第一导电类型源区时需要对第一导电类型离子进行注入，具体可使用离子注入机电离并筛选出一定剂量的第一导电类型离子，然后电场条件下对该筛选出的第一导电类型离子进行加速来进行注入。
在该步骤中，形成第二导电类型阱区之前，需要对已经生成的多晶硅层和第一氮化硅层进行光刻工艺和刻蚀工艺，以便第一导电类型离子的注入和驱入。其中，对多晶硅层和第一氮化硅层进行刻蚀的设备不同，刻蚀所使用的气体也不同。在形成第二导电类型阱区之后，形成第一导电类型源区之前，需要再次进行光刻工艺，以便第一导电类型离子的注入。其中，第二隔离层可以为氮化硅层，也可以为二氧化硅层，或者是其他具有相同的隔离作用的材质。如果该第二隔离层为氮化硅层，可以采用低压化学气相淀积的方式生成，也可以采用等离子体化学气相淀积的方式生成，或者其他成膜方法来形成第二氮化硅层。第二氮化硅层在一定的条件下生成，采用低压化学气相淀积的方式生成第二氮化硅层时，生成温度可以为600-900℃，生成的厚度可以为0.1-0.3μm。若该第二隔离层为二氧化硅层，可以但不限于采用氧化或电击的方式形成，生成的厚度可以为0.1-0.3μm。
步骤205，生成第二隔离层后,制作第二导电类型深体区，并在制作第二导电类型深体区后，在第二隔离层上生成第三隔离层。其中，若第二导电类型为P型，则通过注入一定剂量的硼离子来制作该第二导电类型深体区；若第二导电类型为N型，则通过注入一定剂量的磷离子来制作该第二导电类型深体区。其中，注入离子的剂量和能量根据第二导电类型深体区的范围来确定的。
本步骤中，可以将生成的第二隔离层的厚度小于第一隔离层的厚度，这是因为当后续制作第二导电类型深体区时需要进行离子注入，而该离子注入时并不需要对第二氮化硅层再次进行光刻工艺和刻蚀工艺，如果第二隔离层过厚，则不利于后续第二导电类型深体区制作时的离子注入。
本步骤中，在第二导电类型深体区形成后再生成一层隔离层，相较于直接将第二隔离层一次性生成的厚一些而言，可避免由于隔离层过厚，造成制作第二导电类型深体区时离子注入的困难。其中，第三隔离层可以为氮化硅层，也可以为二氧化硅层，或者是其他具有相同的隔离作用的材质。若第三隔离层为氮化硅层，则可以采用低压化学气相淀积的方式生成，也可以采用等离子化学气相淀积的方式生成，或者其他方式来形成。该第三氮化硅层在一定的条件下生成，采用低压化学气相淀积的方式生成第三氮化硅层时，生成温度可以为600-800℃，生成厚度可以为0.1-0.5μm。若该第二隔离层为二氧化硅层，可以采用但不限于氧化或电击的方式形成，生成厚度可以为0.1-0.5μm。。
步骤206，在器件表面生成介质层，制作接触孔和金属层。其中，介质层由不掺杂的二氧化硅和磷硅玻璃组成，该不掺杂的二氧化硅厚度可以为0.2μm，所述磷硅玻璃的厚度可以为0.8μm。该金属层包括源极金属层和漏极金属层，其中，源极金属层相当于源级，其材料可以为铝、硅、铜合金，漏极金属层的材料为钛、镍、银复合层。
为了进一步理解，下面结合图3对本发明的制作方法加以详细说明。图3为一种N沟道的平面型VDMOS器件的制作方法的具体流程示意图，包括以下步骤：
步骤301：提供N型衬底，在N型衬底上设置N型外延层；
步骤302：在N型外延层上生成栅氧化层，在栅氧化层上生成多晶硅层；其中栅氧化层的生成温度为900～1100℃，厚度为0.05～0.20μm；多晶硅层为掺杂的多晶硅，其生成温度为500～700℃，厚度为0.3～0.8μm；
步骤303：在多晶硅层上生成第一氮化硅层；该第一氮化硅层采用低压气相淀积的方法生成，其生成温度约600～900℃，厚度约为0.1～0.5μm；
步骤304：制作P-体区和N+源区；
其中，制作P-体区时，注入的离子为硼离子，注入剂量为1.0E13～1.0E15个/cm2，能量为100KEV～150KEV，驱入温度约为1100～1200℃，驱入时间约为50～200min；制作N+源区时，注入的离子为磷离子，注入剂量为1.0E15～1.0E16个/cm2，能量为100KEV～150KEV。
步骤305：在第一氮化硅层上生成第二氮化硅层；
该第二氮化硅层采用低压化学气相淀积的方式生成，生成温度为600～800℃，厚度约为0.1～0.3μm。
步骤306：制作P+深体区；制作该P+深体区时，注入的离子为硼离子，注入剂量为1.0E15～1.0E16个/cm2，能量100KEV～150KEV。
步骤307：在第二氮化硅层上生成第三氮化硅层；
该第三氮化硅层可以采用但不限于低压化学气相淀积的方式生成，也可以采用等离子化学气相淀积的方式生成，或者其他方式来形成。采用低压化学气相淀积的方式时，该第三氮化硅层的生成温度为600-800℃，生成厚度为0.1-0.5μm。通过生成第三氮化硅层，可以进一步增加栅源极板间的距离，从而进一步降低栅源电容，取得更好的开关动态特性。之所以在此步继续生成第三氮化硅层，而不是在步骤305对第二氮化硅层一次性生成厚一些，是因为如果在步骤305直接生成更厚的第二氮化硅层，则会造成步骤305的P+深体区注入的困难。
步骤308：在器件表面生成介质层，制作接触孔和金属层；
在该步骤中，介质层的结构由不掺杂的二氧化硅和磷硅玻璃构成，所述不掺杂的二氧化硅的厚度为0.2μm，所述磷硅玻璃的厚度为0.8μm。所述金属层包括源极金属层和漏极金属层；所述源极金属层的材料为铝、硅、铜合金；所述漏极金属层为钛、镍、银复合层。
本发明还提供了一种平面型VDOMS器件，下面结合图4对本发明提供的一种平面型VDMOS器件的具体结构加以说明。
如图4所示，该平面型VDMOS器件包括第一导电类型外延层，生成在第一导电类型外延层上的栅氧化层和生成在该栅氧化层上的多晶硅层，对所述第一导电类型外延层进行离子注入形成的第二导电类型阱区和第一导电类型源区，以及制作在器件表面的介质层、接触孔和金属层，还包括生成在多晶硅层上的第一隔离层，以及生成在第一隔离层上的第二隔离层。该平面型VDMOS器件的栅源电容由源极金属层，栅极多晶硅层，以及它们之间的第一隔离层、第二隔离层和介质层组成。
较佳的，本发明还提供了一种如图5所示的平面型VDMOS器件，包括第一导电类型外延层，生成在第一导电类型外延层上的栅氧化层和生成在该栅氧化层上的多晶硅层，对所述第一导电类型外延层进行离子注入形成的第二导电类型阱区、第一导电类型源区和第二导电类型深体区，以及制作在器件表面的介质层、接触孔和金属层，还包括生成在多晶硅层上的第一隔离层、生成在第一隔离层上的第二隔离层、以及生成在第二隔离层上的第三隔离层。所述第三隔离层是指，在制作第二导电类型深体区之后，生成介质层之前，在第二隔离层表面生成的隔离层。该平面型VDMOS器件的栅源电容由源极金属层，栅极多晶硅层，以及它们之间的三层隔离层和介质层组成。
由于栅源级之间的寄生电容与两极板间的正对面积成正比，与极板间的垂直距离成反比，且与介电常数ε成正比，ε的大小由极板间填充的介质决定，因此增大栅源极板之间的距离以及减小介电常数都可以降低栅源电容。从本发明提供的上述实施例可以看出，根据本发明的制作方法制作的平面型VDMOS器件，相对于常规的做法，在源极金属层与栅极多晶硅层之间的绝缘层加厚了很多，从而使得栅源极板之间的间距增大，并且由于氮化硅质地较介质层的质地更为致密，因此能够大大降低栅源之间的寄生电容，从而大大减低了栅源电容对平面型VDMOS器件的开关动态特性的影响。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (19)
1.一种平面型VDMOS器件的制作方法，包括
提供第一导电类型外延层；
在第一导电类型外延层上生成栅氧化层，在所述栅氧化层上生成多晶硅层；
在所述多晶硅层上生成第一隔离层；
在所述第一导电类型外延层上制作第二导电类型阱区和第一导电类型源区，之后在所述第一隔离层上生成第二隔离层；
在器件表面生成介质层，并制作接触孔和金属层；
其中，所述第一导电类型和第二导电类型的导电类型相反。
2.如权利要求1所述的方法，其特征在于，所述生成第二隔离层之后，还包括在所述第二导电类型阱区制作第二导电类型深体区，并在第二隔离层上生成第三隔离层。
3.如权利要求2所述的方法，其特征在于，所述第二隔离层的厚度小于所述第一隔离层和所述第三隔离层的厚度。
4.如权利要求2所述的方法，其特征在于，所述第二导电类型阱区制作时注入的离子剂量小于所述第二导电类型深体区制作时注入的离子剂量。
5.如权利要求1所述的方法，其特征在于，所述隔离层为氮化硅层或二氧化硅层。
6.如权利要求5中所述的方法，其特征在于，所述氮化硅层是采用低压化学气相淀积或等离子体化学气相淀积方式生成。
7.如权利要求1所述的方法，其特征在于，所述第一导电类型为N型，第二导电类型为P型。
8.如权利要求1所述的方法，其特征在于，所述第一导电类型为P性，第二导电类型为N型。
9.如权利要求1所述的方法，其特征在于，所述介质层由不掺杂的二氧化硅和磷硅玻璃组成。
10.如权利要求1-9中任一所述的方法，其特征在于，所述金属层包括源级金属层和漏极金属层，其中，所述源级金属层的材料为铝、硅、铜合金，所述漏极金属层的材料为钛、镍、银复合层。
11.一种平面型VDMOS器件，包括第一导电类型外延层，生成在第一导电类型外延层上的栅氧化层和生成在该栅氧化层上的多晶硅层，对所述第一导电类型外延层进行离子注入形成的第二导电类型阱区和第一导电类型源区，以及制作在器件表面的介质层、接触孔和金属层，还包括
生成在所述多晶硅层上的第一隔离层；
以及生成在所述第一隔离层上的第二隔离层；
其中，所述第一导电类型和第二导电类型的导电类型相反。
12.如权利要求11所述的器件，其特征在于，还包括制作在第二导电类型阱区的第二导电类型深体区和生成在第二隔离层上的第三隔离层。
13.如权利要求12所述的器件，其特征在于，所述第二隔离层的厚度小于所述第一隔离层和所述第三隔离层的厚度。
14.如权利要求11所述的器件，其特征在于，所述隔离层为氮化硅层或二氧化硅层。
15.如权利要求14所述的器件，其特征在于，所述氮化硅层是采用低压化学气相淀积或等离子体化学气相淀积的方式生成。
16.如权利要求11所述的器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型。
17.如权利要求11所述的器件，其特征在于，所述第一导电类型为P型，第二导电类型为N型。
18.如权利要求11所述的器件，其特征在于，所述介质层由不掺杂的二氧化硅和磷硅玻璃组成。
19.如权利要求11-18中任一所述的器件，其特征在于，所述金属层包括源级金属层和漏极金属层，其中，所述源级金属层的材料为铝、硅、铜合金，所述漏极金属层的材料为钛、镍、银复合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410328013.1A CN105244279B (zh) | 2014-07-10 | 2014-07-10 | 一种平面型vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410328013.1A CN105244279B (zh) | 2014-07-10 | 2014-07-10 | 一种平面型vdmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105244279A true CN105244279A (zh) | 2016-01-13 |
| CN105244279B CN105244279B (zh) | 2018-09-25 |
Family
ID=55041878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410328013.1A Active CN105244279B (zh) | 2014-07-10 | 2014-07-10 | 一种平面型vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105244279B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107359121A (zh) * | 2016-05-10 | 2017-11-17 | 北大方正集团有限公司 | Vdmos功率器件的制备方法及vdmos功率器件 |
| CN108155239A (zh) * | 2017-12-21 | 2018-06-12 | 深圳市晶特智造科技有限公司 | 垂直双扩散金属氧化物晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| EP0890994A2 (en) * | 1990-12-21 | 1999-01-13 | SILICONIX Incorporated | Power MOSFET and fabrication method |
| US20090108339A1 (en) * | 2007-10-31 | 2009-04-30 | Peilin Wang | High voltage tmos semiconductor device with low gate charge structure and method of making |
| CN202153519U (zh) * | 2011-08-06 | 2012-02-29 | 深圳市稳先微电子有限公司 | 一种vdmos栅源侧台保护功率器件 |
-
2014
- 2014-07-10 CN CN201410328013.1A patent/CN105244279B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| EP0890994A2 (en) * | 1990-12-21 | 1999-01-13 | SILICONIX Incorporated | Power MOSFET and fabrication method |
| US20090108339A1 (en) * | 2007-10-31 | 2009-04-30 | Peilin Wang | High voltage tmos semiconductor device with low gate charge structure and method of making |
| CN202153519U (zh) * | 2011-08-06 | 2012-02-29 | 深圳市稳先微电子有限公司 | 一种vdmos栅源侧台保护功率器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107359121A (zh) * | 2016-05-10 | 2017-11-17 | 北大方正集团有限公司 | Vdmos功率器件的制备方法及vdmos功率器件 |
| CN107359121B (zh) * | 2016-05-10 | 2020-08-07 | 北大方正集团有限公司 | Vdmos功率器件的制备方法及vdmos功率器件 |
| CN108155239A (zh) * | 2017-12-21 | 2018-06-12 | 深圳市晶特智造科技有限公司 | 垂直双扩散金属氧化物晶体管及其制作方法 |
| CN108155239B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 垂直双扩散金属氧化物晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105244279B (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN102130000B (zh) | 沟槽型双层栅mos器件的制备方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN102446966A (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN102148164A (zh) | Vdmos器件的形成方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN105244279A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN105448733A (zh) | 一种耗尽型vdmos器件及其制造方法 | |
| CN102800697A (zh) | 一种具有高温自保护功能的igbt器件 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN106711048A (zh) | 一种小电容抗辐照vdmos芯片的制造方法 | |
| CN102760761B (zh) | 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
| CN102956487B (zh) | 隔离型功率晶体管的制造方法 | |
| CN102376560A (zh) | 半导体器件的制作方法 | |
| CN102956489B (zh) | 沟槽晶体管的制造方法 | |
| CN105336774A (zh) | 垂直双扩散场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |