CN104576609A - 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法 - Google Patents

一种监控浅掺杂漏离子注入角度偏移的测试结构及方法 Download PDF

Info

Publication number
CN104576609A
CN104576609A CN201310467477.6A CN201310467477A CN104576609A CN 104576609 A CN104576609 A CN 104576609A CN 201310467477 A CN201310467477 A CN 201310467477A CN 104576609 A CN104576609 A CN 104576609A
Authority
CN
China
Prior art keywords
oxide
semiconductor
metal
current
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310467477.6A
Other languages
English (en)
Other versions
CN104576609B (zh
Inventor
黄晨
陈文磊
李志林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310467477.6A priority Critical patent/CN104576609B/zh
Publication of CN104576609A publication Critical patent/CN104576609A/zh
Application granted granted Critical
Publication of CN104576609B publication Critical patent/CN104576609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本申请公开了一种监控浅掺杂漏离子注入角度偏移的测试结构及方法，所述测试结构位于晶圆切割道内，所述测试结构包括：放大器、具有相反电流方向，且与芯片上MOS管同型的两个MOS管分别为第一MOS管和第二MOS管、第一电阻和第二电阻。通过放大器放大第一MOS管和第二MOS管之间的电流/电压差，同时消除影响MOS管电流/电压的其他因素，来实时监控芯片上的MOS管浅掺杂漏离子注入角度偏移。

Description

一种监控浅掺杂漏离子注入角度偏移的测试结构及方法
技术领域
本申请涉及集成电路制造领域，特别涉及一种监控浅掺杂漏离子注入角度偏移的测试结构及方法。
背景技术
目前，在半导体器件的制造工艺中，P型金属氧化物半导体（PMOS）管、NMOS管、或者由PMOS管和NMOS管共同构成的互补型金属氧化物半导体（ComplementaryMetal-Oxide-Semiconductor，CMOS）管成为构成芯片的基本器件。
现有技术中MOS管的制作方法，包括以下步骤：
步骤11、在具有阱101的半导体衬底100上依次形成栅氧化层102和多晶硅栅极103；
具体地，对半导体衬底100进行阱注入，形成阱101；在半导体衬底100上依次生长栅氧化层和沉积多晶硅层，随后在多晶硅层的表面涂布光刻胶层（图中未显示），曝光显影图案化光刻胶层，定义出栅极的位置，以光刻胶图形为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅氧化层102和多晶硅栅极103。
对于PMOS晶体管，阱注入为N型元素氟化硼（BF2）或硼（B），如果制作的是NMOS晶体管，阱注入为P型元素磷（P）或砷（As）。
步骤12、在多晶硅栅极103两侧的半导体衬底100上进行浅掺杂漏（LDD）离子注入，形成LDD区106；
其中，LDD注入的角度为垂直90度。
步骤13、在所述多晶硅栅极103的两侧形成侧壁层104；
步骤14、以多晶硅栅极103和侧壁层104为掩膜对具有阱101的半导体衬底100进行离子注入，形成源漏极105。
其中，由于PMOS管用空穴作为多数载流子，所以PMOS管的LDD注入和源漏注入为P型；由于NMOS管用电子作为多数载流子，所以NMOS管的LDD注入和源漏注入为N型。
根据上述描述，图1为现有技术形成MOS管的结构示意图。
需要注意的是，MOS管也分为高精度的模拟器件和精度要求相对较低的逻辑器件。在步骤12中，LDD离子注入的角度标准为垂直90度，在离子注入角度从垂直方向偏移大于0.2度的时候，离子注入机台本身可以检测出来，但是，对于芯片上高精度的模拟器件，LDD离子注入的角度即使偏移小于0.2度，也会对高精度的模拟器件性能产生影响，可是离子注入机台无法监控出来，仍然认为注入角度没有偏移，仍为90度。这样，由于LDD离子注入角度的偏移，所导致的模拟器件性能的影响改变就无法监控出来，因而降低了模拟器件的性能。
发明内容
本申请公开了一种监控浅掺杂漏离子注入角度偏移的测试结构及方法，以实时监控芯片上的MOS管浅掺杂漏离子注入角度偏移。
本申请的技术方案如下：
本申请公开了一种监控浅掺杂漏离子注入角度偏移的测试结构，所述测试结构位于晶圆切割道内，用于监控芯片上的MOS管浅掺杂漏离子注入角度偏移，所述测试结构包括：放大器、具有相反电流方向，且与芯片上MOS管同型的两个MOS管分别为第一MOS管和第二MOS管、第一电阻和第二电阻；
所述放大器，用于放大第一MOS管和第二MOS管之间的电流/电压差，具有第一输入端，第二输入端，第一输出端和第二输出端；其第一输入端和第一输出端分别连接第一电阻的两端；其第二输入端和第二输出端分别连接第二电阻的两端；第一输入端与第一MOS管的源极连接；第二输入端与第二MOS管的源极连接；
所述第一MOS管，用于在放大器的第一输入端输入所述第一MOS管的电流/电压，所述第一MOS管的漏极接电源电压；
所述第二MOS管，用于在放大器的第二输入端输入与第一MOS管电流方向相反的第二MOS管的电流/电压，所述第二MOS管的漏极接地。
当芯片上的MOS管为PMOS管时，第一MOS管和第二MOS管为P型MOS管；
当芯片上的MOS管为NMOS管时，第一MOS管和第二MOS管为N型MOS管。
随着所述浅掺杂漏离子注入角度由垂直到倾斜的变化，所述第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势。
本申请还公开了一种如上所述测试结构监控浅掺杂漏离子注入角度偏移的方法，该方法包括：
在放大器的第一输入端和第二输入端分别输入第一MOS管和第二MOS管的电流/电压；
经放大器信号放大后，得到放大后的第一MOS管和第二MOS管的电流/电压差；
根据所述放大后的电流/电压差是否超过容许范围，判断浅掺杂漏离子注入角度是否偏移。
随着所述浅掺杂漏离子注入角度由垂直到倾斜的变化，所述第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势。
通过本申请的技术方案，本发明的测试结构包括：放大器、具有相反电流方向，且与芯片上MOS管同型的两个MOS管分别为第一MOS管和第二MOS管、第一电阻和第二电阻；所述放大器，用于放大第一MOS管和第二MOS管之间的电流/电压差，具有第一输入端，第二输入端，第一输出端和第二输出端；其第一输入端和第一输出端分别连接第一电阻的两端；其第二输入端和第二输出端分别连接第二电阻的两端；第一输入端与第一MOS管的源极连接；第二输入端与第二MOS管的源极连接；所述第一MOS管，用于在放大器的第一输入端输入所述第一MOS管的电流/电压，所述第一MOS管的漏极接电源电压；所述第二MOS管，用于在放大器的第二输入端输入与第一MOS管电流方向相反的第二MOS管的电流/电压，所述第二MOS管的漏极接地。随着所述浅掺杂漏离子注入角度由垂直到倾斜的变化，具有相反电流方向且同型的第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势，角度偏移越大，电流/电压差越大。本发明利用这一变化关系，通过放大器放大第一MOS管和第二MOS管之间的电流/电压差，同时消除影响MOS管电流/电压的其他因素，来实时监控芯片上的MOS管浅掺杂漏离子注入角度偏移。本发明的电学测量方法，相比于现有技术，能够更加准确及时地反映浅掺杂漏离子注入角度的偏移，即使偏移角度小于0.2度，也可以很及时地反映偏移。
附图说明
图1为现有技术形成MOS管的结构示意图。
图2为本发明实施例监控掺杂漏离子注入角度偏移的测试结构示意图。
图3为浅掺杂漏离子注入角度由垂直到倾斜一定角度时的示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明测试结构位于晶圆切割道上，晶圆由多个芯片构成，芯片之间以切割道相隔。每个芯片通过沉积、微影、蚀刻、掺杂及热处理等工艺，在半导体衬底上形成元件、叠层、互连线以及焊垫等，在形成芯片结构层的同时也会根据测试需要在晶圆切割道上形成不同的测试结构。由于本发明的测试结构用于监控芯片上的MOS管浅掺杂漏离子注入角度偏移，因此测试结构的MOS管与芯片上的MOS管同时形成，浅掺杂漏离子注入角度如果有偏移，则切割道上的测试结构和芯片上的MOS管都具有相同角度的离子注入偏移。
图2为本发明实施例监控浅掺杂漏离子注入角度偏移的测试结构示意图。该测试结构位于晶圆切割道内，该测试结构包括：放大器201、具有相反电流方向，且与芯片上MOS管同型的两个MOS管分别为第一MOS管202和第二MOS管203、第一电阻204和第二电阻205；
其中，放大器201，用于放大第一MOS管202和第二MOS管203之间的电流/电压差，具有第一输入端，第二输入端，第一输出端和第二输出端；其第一输入端和第一输出端分别连接第一电阻204的两端；其第二输入端和第二输出端分别连接第二电阻205的两端；第一输入端与第一MOS管202的源极连接；第二输入端与第二MOS管203的源极连接；
第一MOS管202，用于在放大器201的第一输入端输入所述第一MOS管202的电流/电压，所述第一MOS管202的漏极接电源电压Vdd；
所述第二MOS管203，用于在放大器201的第二输入端输入与第一MOS管202电流方向相反的第二MOS管203的电流/电压，所述第二MOS管203的漏极接地Vss。
当芯片上的MOS管为PMOS管时，第一MOS管202和第二MOS管203为P型MOS管；
当芯片上的MOS管为NMOS管时，第一MOS管202和第二MOS管203为N型MOS管。
本发明实施例以芯片上的MOS管为PMOS管为例，则第一MOS管202和第二MOS管203为P型MOS管。
研究表明，当浅掺杂漏离子注入角度为垂直90度时，测试结构上第一MOS管和第二MOS管的电流相同，经过放大器放大后，电流差为0。但是随着浅掺杂漏离子注入角度由垂直到倾斜的变化，所述第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势。
具体地，当第一MOS管202和第二MOS管203为PMOS管时，浅掺杂漏离子注入角度由垂直到倾斜一定角度时的示意图如图3所示。由于第一MOS管的漏极接电源电压（高电压），源极接低电压，所以当浅掺杂漏离子注入角度由垂直到倾斜一定角度时，漏极侧耗尽层比较大，源极不产生耗尽层，这样源极和漏极之间的沟道长度变短，因此通过第一MOS管的电流变小。同理，第二MOS管的漏极接地（低电压），源极接高电压，当浅掺杂漏离子注入角度同样由垂直到倾斜一定角度时，源极侧耗尽层比较大，漏极不产生耗尽层，这样源极和漏极之间的沟道长度变长，因此通过第二MOS管的电流变大。由于电流变大和变小的程度比较小，所以不通过放大器放大，是无法区分的。这样，第一MOS管变小的电流和第二MOS管变大电流经过放大器放大后，得到放大后的电流差，此时的电流差一定不为0，恰好能够反映浅掺杂漏离子注入角度的偏移，差值越大，浅掺杂漏离子注入角度偏移的越大。所以当浅掺杂漏离子注入角度偏移超过一定范围时，经放大器放大的两个PMOS管之间的电流差，也超出一定范围，因此，可以通过电学测量放大后的电流差，实时监控浅掺杂漏离子注入角度偏移是否超过容许范围。
另外，由于MOS管的电流受多因素影响，例如受多晶硅栅极的宽度，以及源漏极离子注入的浓度，等因素的影响，当多晶硅栅极的宽度变大时，PMOS管的电流变小；当源漏极离子注入的浓度变大时，PMOS管的电流变大。如果不消除这些影响MOS管电流的因素，经过放大器放大的电流差，也不能正确反映浅掺杂漏离子注入角度的偏移。因此测试结构同型的两个PMOS管电流方向相反，就可以消除其他影响MOS管电流的因素，通过电流差唯一正确地反映浅掺杂漏离子注入角度的偏移。
因此，根据图2所示的测试结构，本发明监控浅掺杂漏离子注入角度偏移的方法，包括以下步骤：
步骤21、在放大器的第一输入端和第二输入端分别输入第一MOS管和第二MOS管的电流/电压；
步骤22、经放大器信号放大后，得到放大后的第一MOS管和第二MOS管的电流/电压差；
步骤23、根据所述放大后的电流/电压差是否超过容许范围，判断浅掺杂漏离子注入角度是否偏移。
下面列举具体场景，对本发明的方法进行详细说明。本发明实施例中，放大器的放大率为10，第一电阻和第二电阻的阻值分别为1K欧姆，电源电压Vdd为1.5伏，第一MOS管202为PMOS管，其栅极外接电压都为0伏，第二MOS管203也为PMOS管，其栅极外接电压都为0伏。
第一MOS管202和第二MOS管203经过放大器放大的电流差为500微安每微米（uA/um）时，浅掺杂漏离子注入角度由垂直偏移0.2度。
经过研究表明，在上述参数条件下，第一MOS管202和第二MOS管203经过放大器放大的电流差大于300uA/um时，浅掺杂漏离子注入角度的偏移就超过容许范围，此时，浅掺杂漏离子注入角度由垂直偏移0.1度，就需要对浅掺杂漏离子注入角度进行重新调整，以恢复到容许范围内。由于500uA/um大于300uA/um，说明浅掺杂漏离子注入角度的偏移已经超过容许范围。需要说明的是，不同的放大器，放大率不同，放大得到的电流差的量级也不同，这需要根据不同放大率的放大器，设置不同的电流差容许范围。
另外，输出放大器的可以是电流，也可以是电压。所以可以直接将第一MOS管和第二MOS管经过放大器放大的电流差，或者电压差，与容许范围进行比较。也可以根据电压等于电流与电阻的乘积，分别计算第一MOS管和第二MOS管经过放大后的电压，进而计算第一MOS管和第二MOS管之间经过放大后的电压差。
在上述实施例中，第一MOS管和第二MOS管之间经过放大后的电压差：
第一MOS管经过放大器放大的电流*第一电阻的阻值-第二MOS管经过放大器放大的电流*第二电阻的阻值。
需要说明的是，本发明实施例监控的是芯片上PMOS模拟器件的浅掺杂漏离子注入角度偏移，所以测试结构上的第一MOS管和第二MOS管都是PMOS管。当然，如果监控的是芯片上NMOS模拟器件的浅掺杂漏离子注入角度偏移，测试结构上的第一MOS管和第二MOS管就是NMOS管。当监控芯片上NMOS模拟器件的浅掺杂漏离子注入角度偏移时，测试结构NMOS管的连接关系与图2相同，区别在于两个NMOS管的栅极外接电压都为电源电压。
综上，随着所述浅掺杂漏离子注入角度由垂直到倾斜的变化，具有相反电流方向且同型的第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势，角度偏移越大，电流/电压差越大。本发明利用这一变化关系，通过放大器放大第一MOS管和第二MOS管之间的电流/电压差，同时消除影响MOS管电流/电压的其他因素，来实时监控芯片上的MOS管浅掺杂漏离子注入角度偏移。本发明的电学测量方法，相比于现有技术，能够更加准确及时地反映浅掺杂漏离子注入角度的偏移，即使偏移角度小于0.2度，也可以很及时地反映偏移。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (5)

1.一种监控浅掺杂漏离子注入角度偏移的测试结构，所述测试结构位于晶圆切割道内，用于监控芯片上的MOS管浅掺杂漏离子注入角度偏移，其特征在于，所述测试结构包括：放大器、具有相反电流方向，且与芯片上MOS管同型的两个MOS管分别为第一MOS管和第二MOS管、第一电阻和第二电阻；
所述放大器，用于放大第一MOS管和第二MOS管之间的电流/电压差，具有第一输入端，第二输入端，第一输出端和第二输出端；其第一输入端和第一输出端分别连接第一电阻的两端；其第二输入端和第二输出端分别连接第二电阻的两端；第一输入端与第一MOS管的源极连接；第二输入端与第二MOS管的源极连接；
所述第一MOS管，用于在放大器的第一输入端输入所述第一MOS管的电流/电压，所述第一MOS管的漏极接电源电压；
所述第二MOS管，用于在放大器的第二输入端输入与第一MOS管电流方向相反的第二MOS管的电流/电压，所述第二MOS管的漏极接地。
2.如权利要求1所述的测试结构，其特征在于，当芯片上的MOS管为PMOS管时，第一MOS管和第二MOS管为P型MOS管；
当芯片上的MOS管为NMOS管时，第一MOS管和第二MOS管为N型MOS管。
3.如权利要求2所述的测试结构，其特征在于，随着所述浅掺杂漏离子注入角度由垂直到倾斜的变化，所述第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势。
4.一种根据权利要求1所述测试结构监控浅掺杂漏离子注入角度偏移的方法，该方法包括：
在放大器的第一输入端和第二输入端分别输入第一MOS管和第二MOS管的电流/电压；
经放大器信号放大后，得到放大后的第一MOS管和第二MOS管的电流/电压差；
根据所述放大后的电流/电压差是否超过容许范围，判断浅掺杂漏离子注入角度是否偏移。
5.如权利要求4所述的方法，其特征在于，随着所述浅掺杂漏离子注入角度由垂直到倾斜的变化，所述第一MOS管和第二MOS管之间的电流/电压具有相反的变化趋势。
CN201310467477.6A 2013-10-09 2013-10-09 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法 Active CN104576609B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310467477.6A CN104576609B (zh) 2013-10-09 2013-10-09 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310467477.6A CN104576609B (zh) 2013-10-09 2013-10-09 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法

Publications (2)

Publication Number Publication Date
CN104576609A true CN104576609A (zh) 2015-04-29
CN104576609B CN104576609B (zh) 2017-09-22

Family

ID=53092301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310467477.6A Active CN104576609B (zh) 2013-10-09 2013-10-09 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法

Country Status (1)

Country Link
CN (1) CN104576609B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093553A (zh) * 2016-02-18 2017-08-25 英飞凌科技股份有限公司 用于将离子注入到半导体衬底中的方法和注入系统
CN108695320A (zh) * 2018-04-25 2018-10-23 厦门元顺微电子技术有限公司 半导体pcm结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451621B1 (en) * 2002-01-16 2002-09-17 Advanced Micro Devices, Inc. Using scatterometry to measure resist thickness and control implant
US20030166324A1 (en) * 1999-11-01 2003-09-04 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
US20080157074A1 (en) * 2006-12-28 2008-07-03 James David Bernstein Method to measure ion beam angle
CN102610505A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 一种源漏重掺杂方法、半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030166324A1 (en) * 1999-11-01 2003-09-04 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
US6451621B1 (en) * 2002-01-16 2002-09-17 Advanced Micro Devices, Inc. Using scatterometry to measure resist thickness and control implant
US20080157074A1 (en) * 2006-12-28 2008-07-03 James David Bernstein Method to measure ion beam angle
CN102610505A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 一种源漏重掺杂方法、半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093553A (zh) * 2016-02-18 2017-08-25 英飞凌科技股份有限公司 用于将离子注入到半导体衬底中的方法和注入系统
CN108695320A (zh) * 2018-04-25 2018-10-23 厦门元顺微电子技术有限公司 半导体pcm结构及其制作方法
CN108695320B (zh) * 2018-04-25 2024-03-12 厦门元顺微电子技术有限公司 半导体pcm结构及其制作方法

Also Published As

Publication number Publication date
CN104576609B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US8293606B2 (en) Body tie test structure for accurate body effect measurement
CN101326719A (zh) 低功率结型场效应晶体管的制造及其工作方法
JP2019067480A (ja) 高度ナノメートルフラッシュメモリ装置において使用される改良形トランジスタ設計
CN101083264A (zh) 金属氧化物半导体场效应晶体管保护电路及其制造方法
CN104576609A (zh) 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法
JP2006196789A (ja) 接合型電界効果トランジスタ及びその製造方法、並びに固体撮像素子
US10249671B2 (en) Low-noise CMOS image sensor
US6387735B1 (en) Method for manufacturing field effect transistor capable of successfully controlling transistor characteristics relating to the short-channel effect
CN102142383B (zh) 阱区位置检测方法
US20220384419A1 (en) Passive electrostatic-discharge sensor and method for detecting electrostatic discharges
US9257353B1 (en) Integrated circuits with test structures including bi-directional protection diodes
CN103887194A (zh) 并行测试器件
CN205789954U (zh) 一种半导体测试结构
CN102468273A (zh) 一种测量电荷的装置及方法
US20110275205A1 (en) Method of fabricating a semiconductor device including ion implantation at a tilt angle in exposed regions
CN101252131A (zh) 电流镜像电路
US20170110455A1 (en) Semiconductor device and semiconductor integrated circuit using the same
CN104425457B (zh) 一种监控栅氧化层掺氮量漂移的测试结构及方法
JP6013851B2 (ja) 基準電圧発生装置
DE102005040494B4 (de) Verfahren zum Erfassen der Schädigung eines Bauelementes durch einen Herstellungsschritt und integrierte Schaltungsanordnungen
CN108417536B (zh) 半导体结构及其形成方法、工作方法
CN105843322A (zh) 电压参考电路及其工作方法
CN204155927U (zh) 离子注入掺杂扩散的测试结构
US20180006043A1 (en) Preparation method for flat cell rom device
JP4318934B2 (ja) 温度センサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant