CN101252131A - 电流镜像电路 - Google Patents

电流镜像电路 Download PDF

Info

Publication number
CN101252131A
CN101252131A CNA2008100813711A CN200810081371A CN101252131A CN 101252131 A CN101252131 A CN 101252131A CN A2008100813711 A CNA2008100813711 A CN A2008100813711A CN 200810081371 A CN200810081371 A CN 200810081371A CN 101252131 A CN101252131 A CN 101252131A
Authority
CN
China
Prior art keywords
grid
mos transistor
current mirror
fuse
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100813711A
Other languages
English (en)
Inventor
南志昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101252131A publication Critical patent/CN101252131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及电流镜像电路。提供一种半导体器件，通过利用多晶硅将形成电流镜像电路的相邻MOS晶体管的栅极彼此之间连接以及通过进一步将连接到衬底的熔丝连接到与多晶硅相连的栅极部分，其能够在半导体器件的制造工艺期间均匀地分布形成电流镜像电路的相邻MOS晶体管的每个栅极上的电荷影响，并且能够通过将电荷分散到衬底来降低该影响。所述熔丝在调整工艺期间断开。

Description

电流镜像电路
技术领域
本发明涉及形成电流镜像电路的方法，其抑制电流镜像电路的镜像比的偏移。
背景技术
图7是示出常规技术的电流镜像电路的基本电路结构图。如图7所示，已知电流镜像电路包括两个p型MOS晶体管301和302。MOS晶体管301具有连接到电流源303的源极和具有连接到漏极的栅极，并且其间的公共连接部分接地。另外，MOS晶体管302具有连接到MOS晶体管301的栅极的栅极，连接到电流源303的源极，和接地的漏极。端子之间的互连由金属线制成，诸如图7中所示的金属互连312.
在具有上述结构的电流镜像电路中，输入电流i1从电流源303提供到MOS晶体管301的源极。流过MOS晶体管302的源极的输出电流i2由施加到其栅极的电压控制。输入电流i1和输出电流i2之间的比率i2/i1(电流镜像比)基于MOS晶体管301和MOS晶体管302之间的晶体管尺寸W/L的比率来确定。在这种情况下，W表示MOS晶体管的栅极宽度以及L表示MOS晶体管的栅极长度。例如，当形成电流镜像电路的MOS晶体管301和MOS晶体管302之间的比率是1∶100时，流过MOS晶体管301的电流的100倍的电流流过MOS晶体管302(例如，参见JP 2001-175343 A)。
然而，当由MOS晶体管的尺寸确定电流镜像比i2/i1时，存在这样的问题，即由于工艺变化和半导体衬底表面上的不均匀性，在许多情况下电流镜像比i2/i1偏离期望值。为了一个原因，出现在制造工艺期间(工艺过程中)由对栅极充电导致的阈值电压的偏移。这是因为形成电流镜像电路的相邻MOS晶体管的栅极的电势浮置直到所述栅极通过金属互连彼此连接为止，而且还因为电荷的影响程度根据栅极面积而变化的缘故。
发明内容
鉴于上述情况形成本发明，并且本发明的目的是提供形成能够通过降低工艺过程中引起的电流影响来获得具有高精确度的电流镜像比的电流镜像电路的方法。
为了解决上述问题，本发明采用下列手段：
(1)电流镜像电路，包括：被提供输入电流的第一MOS晶体管；和具有连接到第一MOS晶体管的栅极的栅极的第二MOS晶体管，用于输出用于镜像输入电流的电流，其特征在于：第一MOS晶体管的栅极和第二MOS晶体管的栅极均由多晶硅形成；并且第一MOS晶体管的栅极和第二MOS晶体管的栅极利用多晶硅彼此直接连接；
(2)电流镜像电路，进一步包括：熔丝，其特征在于：熔丝的一端连接到第一MOS晶体管的栅极和第二MOS晶体管的栅极之间的栅极部分，所述第一MOS晶体管的栅极和第二MOS晶体管的栅极利用多晶硅彼此直接连接；且熔丝的另一端接地到衬底；以及
(3)电流镜像电路，其特征在于：熔丝在完成电流镜像电路的制造工艺之后执行的调整(trimming)工艺期间断开。
如上所述，在本发明中，形成电流镜像电路的相邻MOS晶体管的栅极利用多晶硅彼此直接连接，并且连接到衬底的熔丝连接到所述栅极部分，由此能够均匀地分布工艺过程中相邻MOS晶体管的每个栅极上的电荷影响。结果，可以降低阈值偏移。
附图说明
在附图中：
图1是示出根据本发明的实施例的半导体器件的电路图；
图2是示意性地示出制造根据本发明的半导体器件的方法的步骤顺序截面图；
图3是示意性地示出制造根据本发明的半导体器件的方法的步骤顺序截面图；
图4是示意性地示出制造根据本发明的半导体器件的方法的步骤顺序截面图；
图5是示意性地示出制造根据本发明的半导体器件的方法的步骤顺序截面图；
图6是示意性地示出制造根据本发明的半导体器件的方法的步骤顺序截面图；以及
图7是示出根据常规技术的半导体器件的电路图。
具体实施方式
在下文，将参考附图来描述本发明的实施例。首先，参考图2到6，给出对根据本发明的实施例制造形成电流镜像电路的MOS晶体管的方法的示例性轮廓图的描述。如图2所示，阱202形成在半导体衬底201中，并且例如，具有几百nm的厚度的热氧化物膜通过LOCOS工艺形成为场绝缘膜203。然后，去除形成MOS晶体管的区域上的绝缘膜，以由此形成沟道形成部分204。其后，如图3所示，在半导体衬底201上生长牺牲氧化物膜205至例如15nm的厚度。然后，使沟道形成部分204经受离子注入处理以调节阈值电压。接下来，如图4所示，在利用氢氟酸(HF)基溶液蚀刻牺牲氧化物膜205之后，生长栅极绝缘膜206至例如几十nm的厚度，并且在栅极绝缘膜206上沉积多晶硅207。然后，通过预沉积或离子注入引入杂质并且执行图案化以形成多晶硅栅电极207。随后，如图5所示，为了在多晶硅栅电极207的两端处形成漏极高浓度区208和源极高浓度区209，以1×1014至1×1016原子/cm2的剂量注入硼离子。然后，如图6所示，沉积层间介电膜210至大约200nm-800nm的厚度以便形成接触孔211用于源极高浓度区209和漏极高浓度区208以与金属互连连接。
接下来，通过执行溅射等和图案化来沉积布线金属，由此通过接触孔211将布线金属212连接到漏极高浓度区208和源极高浓度区209的每个表面。
图1是示出根据本发明的电流镜像电路的结构图，所述电流镜像电路通过上述制造工艺形成。如图1所示，在图4所示的制造步骤中，彼此相邻的MOS晶体管101和MOS晶体管102的相应栅极207a和栅极207b利用多晶硅207彼此直接连接。当栅极207a和栅极207b这样彼此连接时，在工艺过程中产生的电荷影响，例如当在形成布线金属212之前执行平面化时或者当通过执行溅射等和图案化形成布线金属212时产生的电荷影响，能够均匀地分布到MOS晶体管101的栅极207a和MOS晶体管102的栅极207b的每一个。结果，也能够降低阈值偏移。
另外，直接连接到衬底的熔丝213利用多晶硅207形成在通过LOCOS工艺形成的场绝缘膜203上，并且连接到利用多晶硅207直接相连的栅极207a和栅极207b之间的栅电极部分。结果，在工艺过程中施加到栅极207a和栅极207b之间的栅电极部分的电荷可以有效地分散到半导体衬底201。当完成半导体晶片的制造工艺时，熔丝213结束其作用。因此，只要熔丝213在作为随后的检查步骤之一的调整工艺期间断开，就不会出现IC的性能问题。

Claims (3)

1.一种电流镜像电路，包括：
被提供输入电流的第一MOS晶体管；和
具有连接到第一MOS晶体管的栅极的栅极的第二MOS晶体管，用于产生其幅度是输入电流的幅度乘以电流镜像比的输出电流，其中：
第一MOS晶体管的栅极和第二MOS晶体管的栅极均由多晶硅形成；并且
第一MOS晶体管的栅极和第二MOS晶体管的栅极利用多晶硅彼此直接连接。
2.根据权利要求1的电流镜像电路，进一步包括熔丝：
该熔丝的一端连接到第一栅极和第二栅极之间的栅极部分，所述第一栅极和第二栅极利用多晶硅彼此直接连接；以及
该熔丝的另一端接地。
3.根据权利要求2的电流镜像电路，其中该熔丝在完成电流镜像电路的制造工艺之后执行的调整工艺期间断开。
CNA2008100813711A 2007-02-24 2008-02-25 电流镜像电路 Pending CN101252131A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007044778A JP2008210902A (ja) 2007-02-24 2007-02-24 カレントミラー回路
JP2007044778 2007-02-24

Publications (1)

Publication Number Publication Date
CN101252131A true CN101252131A (zh) 2008-08-27

Family

ID=39762042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100813711A Pending CN101252131A (zh) 2007-02-24 2008-02-25 电流镜像电路

Country Status (5)

Country Link
US (1) US7652525B2 (zh)
JP (1) JP2008210902A (zh)
KR (1) KR20080078783A (zh)
CN (1) CN101252131A (zh)
TW (1) TW200849807A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645953A (zh) * 2012-05-15 2012-08-22 株洲联诚集团有限责任公司 一种电压放大特性镜像对称电路及其设计方法
WO2019134324A1 (zh) * 2018-01-05 2019-07-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292733B1 (ko) * 2010-10-18 2013-08-05 주식회사 포인칩스 멀티 터치 패널용 정전용량 감지회로
JP6841552B2 (ja) 2018-02-26 2021-03-10 日立Astemo株式会社 半導体集積回路装置、半導体集積回路装置を用いた電流制御装置、及び、電流制御装置を用いた自動変速機制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133776A (ja) * 1998-10-26 2000-05-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2005175155A (ja) * 2003-12-10 2005-06-30 Seiko Epson Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105775B2 (ja) * 1987-07-14 1994-12-21 株式会社東芝 半導体集積回路
JPH06310713A (ja) * 1993-04-22 1994-11-04 Toshiba Corp 半導体装置とその製造方法
KR0149256B1 (ko) * 1995-08-25 1998-10-01 김주용 씨모스 트랜지스터 제조방법
JP3686176B2 (ja) * 1996-08-06 2005-08-24 株式会社ルネサステクノロジ 定電流発生回路及び内部電源電圧発生回路
JP2001175343A (ja) 1999-12-17 2001-06-29 Asahi Kasei Microsystems Kk カレントミラー回路及びその電流調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133776A (ja) * 1998-10-26 2000-05-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2005175155A (ja) * 2003-12-10 2005-06-30 Seiko Epson Corp 半導体装置の製造方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645953A (zh) * 2012-05-15 2012-08-22 株洲联诚集团有限责任公司 一种电压放大特性镜像对称电路及其设计方法
WO2019134324A1 (zh) * 2018-01-05 2019-07-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板
US11222909B2 (en) 2018-01-05 2022-01-11 Everdisplay Optronics (Shanghai) Co., Ltd Common-gate transistor, pixel circuit, pixel structure and display panel

Also Published As

Publication number Publication date
US7652525B2 (en) 2010-01-26
JP2008210902A (ja) 2008-09-11
TW200849807A (en) 2008-12-16
KR20080078783A (ko) 2008-08-28
US20080224737A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
US9299622B2 (en) On-chip plasma charging sensor
US6653694B1 (en) Reference voltage semiconductor
US20110086484A1 (en) Body tie test structure for accurate body effect measurement
US7575967B2 (en) Semiconductor integrated circuit device and a manufacturing method for the same
TWI239557B (en) Semiconductor on insulator apparatus and method
KR100279264B1 (ko) 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법
CN102437060B (zh) 一种u型沟道的隧穿场效应晶体管的制造方法
CN101771050A (zh) 一种互补隧穿晶体管结构及其制备方法
CN101252131A (zh) 电流镜像电路
US7696021B2 (en) Semiconductor device manufactured using a non-contact implant metrology
CN101393893B (zh) 具有不同侧壁层宽度的cmos器件及其制造方法
US6338997B2 (en) Method of fabricating semiconductor device having improved bias dependability
CN101286527A (zh) 具有双离子注入的pmos结构及其方法
JP4848947B2 (ja) 半導体基板の評価方法および半導体基板評価用素子
US6362078B1 (en) Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices
CN100428494C (zh) 半导体装置及半导体装置的制造方法
CN113192932B (zh) 测试结构及测试方法
JP2009147881A (ja) カレントミラー回路
CN102110652B (zh) 嵌入式半导体器件的制作方法
Hilleringmann MOS Technologies for Circuit Integration
US20220085017A1 (en) Transistor element, ternary inverter apparatus comprising same, and method for producing same
CN107623000B (zh) 静电放电保护电路及其制作方法
JP2006032542A (ja) 半導体装置の製造方法
CN104867875B (zh) 通过工艺集成优化减小半导体器件性能调试难度的方法
JP3120372B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080827