TW200849807A - Current mirror circuit - Google Patents

Description

200849807 九、發明說明 【發明所屬之技術領域】 本發明係相關於形成抑制電流鏡電路的鏡比中之偏胃 的電流鏡電路之方法。 【先前技術】 圖7爲習知技術的電流鏡電路之基本電路組配圖°如 圖7所示，已知有包括兩p型MOS電晶體301及3 02之 電流鏡電路。MOS電晶體301具有連接到電流源303的 源極和具有連接到汲極的閘極，和將其間的共有連接部位 接地。另外，MOS電晶體3 02具有連接到MOS電晶體 3 0 1的閘極之閘極，連接到電流源3 03的源極，及接地的 汲極。終端之間的互連係由諸如圖7所示的金屬互連3 1 2 等金屬線所製成。 在具有上述組配的電流鏡電路中，將輸入電流i 1從 電流源3 03供應到MOS電晶體301的源極。以施加到其 閘極的電壓控制流經MOS電晶體3 02之源極的輸出電流 i2。輸入電流il和輸出電流i2之間的比例i2/il (電流鏡 比係依據MOS電晶體301和MOS電晶體3 02之間的電晶 體尺寸W/L’s之比例來決定的。在此例中，W表示MOS 電晶體的閘極寬度，而L表示MOS電晶體的閘極長度。 例如，當形成電流鏡電路的MOS電晶體301和MOS電晶 體3 02之間的比例是1 : 100時，比流經MOS電晶體301 的電流多1〇〇倍之多的電流流經MOS電晶體3 02 (例如 200849807 ，見 JP 200 1 - 1 75343 A )。 然而，儘管以MOS的尺寸來決定電流鏡比i2/il，但 是具有在許多例子中由於處理變化和半導體基板的表面上 之不均勻而導致電流鏡比i2/i 1偏離理想値的問題。就其 中一原因而言，發生有由於在生產處理（處理過程中）期 間充電到閘極所導致的臨界値偏差。這是因爲在透過金屬 互連將閘極彼此連接之前形成電流鏡電路的相鄰Μ Ο S電 晶體之閘極的電位是浮動的，及因爲電荷的影響程度視閘 極面積而改變。 【發明內容】 鑑於上述環境而有了本發明，本發明的目的係提供形 成能夠藉由降低處理過程中所導致的電荷之作用來獲得高 準確性的電流鏡比之電流鏡電路之方法。 爲了解決上述問題，本發明利用下面機構： (1 ) 一電流鏡電路，包括：一第一 MO S電晶體，輸 入電流被供應至此；及一第二Μ Ο S電晶體，具有連接到 第一 MOS電晶體的一閘極之一閘極，用以輸出鏡射輸入 電流之電流，其中：第一 MOS電晶體的閘極和第二MOS 電晶體的閘極各個係由多晶矽所形成；及以多晶矽將第一 MOS電晶體的閘極和第二M0S電晶體的閘極直接彼此連 接； (2 ) —電流鏡電路，另外包括一保險絲，其中··將 保險絲的一端連接到以多晶矽將彼此直接連接之第一 -5- 200849807 MOS電晶體的閘極和第二MOS電晶體的閘極之間的閘部 位；及將保險絲的另一端接地到基板；及 (3 ) —電流鏡電路，其中在完成在電流鏡電路的生 產處理之後所執行的微調處理期間切斷保險絲。 如上述，在本發明中，以多晶矽將形成電流鏡電路之 相鄰MOS電晶體的閘極彼此直接連接，及將連接到基板 的保險絲連接到閘極部位，藉以能夠均勻分佈處理過程中 的相鄰MOS電晶體之各閘極上的電荷之作用。結果，能 夠降低臨界値的偏差。 【實施方式】 下面將參考圖式說明本發明的實施例。首先，參考圖 2至6，說明根據本發明的實施例之生產形成電流鏡電路 的MOS電晶體之方法的例示槪述。如圖2所示，將阱 202形成在半導體基板201中，及例如，經由LOCOS處 理將具有厚度幾百nm的熱氧化膜形成當作場絕緣膜203 。然後，去除形成MOS電晶體的區域上之絕緣膜，藉以 形成通道形成部位204。之後，如圖3所示，在半導體基 板201上將犧牲氧化物膜20 5生長到例如15 nm的厚度。 然後，將通道形成部位204經過離子佈植以調整臨界電壓 。接著，如圖4所示，利用以氫氟酸（HF )爲主的溶液 來蝕刻犧牲氧化物膜20 5之後，將閘極絕緣膜206生長到 厚度例如幾十nm，及將多晶矽207沈積在閘極絕緣膜 2 06上。然後，以預沈積或離子佈植引進雜質，和執行圖 200849807 型化以形成多晶矽的閘電極2 0 7。接著，如圖5所示，爲 了在多晶矽閘電極2 0 7兩端形成汲極高濃度區2 0 8和源極 高濃度區209，以劑量1x1 〇14到1x1 〇16 atoms/cm2佈植硼 離子。然後，如圖6所示，將中間層介電膜2 1 0沈積到厚 度約2 0 0 nm到8 0 0 nm，以形成汲極高濃度區2 0 8和源極 高濃度區209與金屬互連連接之接觸孔21 1。 接著，以濺鍍等來沈積導線金屬和執行圖型化，藉以 經由接觸孔2 1 1將導線金屬2 1 2連接到汲極高濃度區208 和源極高濃度區209的各個表面。 圖1爲根據由上述生產處理所形成之本發明的電流鏡 電路之組配圖。如圖1所示，在圖4的生產步驟中，以多 晶矽207將彼此相鄰之MOS電晶體101和MOS電晶體 102的閘極207a及閘極207b分別彼此直接連接。當將閘 極20 7a及2 0 7b如此彼此連接時，可將例如當在形成導線 金屬2 1 2之前執行平面化時或當藉由濺鍍等形成導線金屬 2 1 2和執行圖型化時的處理過程中所產生之電荷的作用均 勻分佈到MOS電晶體101的閘極207a及MOS電晶體102 的閘極207b。結果，亦可降低臨界値的偏差。 另外，以多晶矽207將直接連接到基板的保險絲213 形成在由LOCOS處理所形成之場絕緣膜203上，並且連 接到以多晶矽207直接連接的閘極207a及207b之間的閘 電極部位。結果，可將處理過程中施加到閘極207a及 2〇7b之間的閘電極部位之電荷有效地散逸到半導體基板 2 0 1。當完成半導體晶圓的生產處理時，保險絲2 1 3完成 200849807 其角色。因此，只要在下一檢測步驟的其中之一的微調處 理期間切斷保險絲2 1 3，1C性能就不會發生問題。 【圖式簡單說明】 在附圖中： 圖1爲根據本發明的實施例之半導體裝置的電路圖； 圖2爲根據本發明之生產半導體裝置的方法之槪要步 驟順序剖面圖； 圖3爲根據本發明之生產半導體裝置的方法之槪要步 驟順序剖面圖； 圖4爲根據本發明之生產半導體裝置的方法之槪要步 驟順序剖面圖； 圖5爲根據本發明之生產半導體裝置的方法之槪要步 驟順序剖面圖； 圖6爲根據本發明之生產半導體裝置的方法之槪要岁 驟順序剖面圖；及 圖7爲根據習知技術之半導體裝置的電路圖。 【主要元件符號說明】 Π :輸入電流 i2 :輸出電流 1 〇 1 :金屬氧化半導體電晶體 102 :金屬氧化半導體電晶體 201 :半導體基板 200849807 202 ：阱 203 :場絕緣膜 2〇4 :通道形成部位 205 :犧牲氧化物膜 206 :閘極絕緣膜 2 0 7 :多晶矽 2 0 7 a :閘極 2 0 7b ·闊極 208 :汲極高濃度區 209 :源極高濃度區 2 1 0 :中間層介電膜 2 U :接觸孔 2 1 2 :導線金屬 2 1 3 :保險絲 3 0 1 :金屬氧化半導體電晶體 3 02 :金屬氧化半導體電晶體 3 0 3 :電流源 312 :金屬互連

Claims (1)

1. 200849807 十、申請專利範圍 1 · 一種電流鏡電路，包含： 一第一 MOS (金屬氧化半導體）電晶體，將輸入電流 供應至此；及 一第二MOS電晶體，具有連接到該第一 MOS電晶體 的一閘極之一閘極，用以生產一輸出電流，此輸出電流的 強度係由電流鏡比所倍增之該輸入電流的強度，其中： 該第一 MOS電晶體的該閘極和該第二MOS電晶體的 該閘極各個係由多晶矽所形成；及 以多晶矽將該第一 M0S電晶體的該閘極和該第二 M0S電晶體的該閘極彼此直接連接。 2 ·根據申請專利範圍第1項之電流鏡電路，另外包 含一保險絲： 將該保險絲的一終端連接到該第一閘極和該第二閘極 之間的閘極部位，以該多晶矽將該第一閘極和該第二閘極 彼此直接連接；及 將該保險絲的另一終端接地。 3 ·根據申請專利範圍第2項之電流鏡電路，其中在 完成該電流鏡電路的生產處理之後所執行的微調處理期間 切斷該保險絲。 -10-