CN103745923A - 氮化镓衬底上生长栅介质的方法及电学性能测试方法 - Google Patents

氮化镓衬底上生长栅介质的方法及电学性能测试方法 Download PDF

Info

Publication number
CN103745923A
CN103745923A CN201310742858.0A CN201310742858A CN103745923A CN 103745923 A CN103745923 A CN 103745923A CN 201310742858 A CN201310742858 A CN 201310742858A CN 103745923 A CN103745923 A CN 103745923A
Authority
CN
China
Prior art keywords
gallium nitride
metal electrode
nitride substrate
gate dielectric
dielectric membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310742858.0A
Other languages
English (en)
Other versions
CN103745923B (zh
Inventor
魏星
曹铎
狄增峰
方子韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201310742858.0A priority Critical patent/CN103745923B/zh
Publication of CN103745923A publication Critical patent/CN103745923A/zh
Application granted granted Critical
Publication of CN103745923B publication Critical patent/CN103745923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种氮化镓衬底上生长栅介质的方法及电学性能测试方法，所述氮化镓衬底上生长栅介质的方法包括如下步骤：提供一氮化镓衬底；对氮化镓衬底进行原位氨气等离子体预处理，以补充氮化镓表面的氮元素的空缺；在所述氮化镓衬底表面生长氧化铝过渡层；在所述氧化铝过渡层表面生长栅介质薄膜。本发明氮化镓衬底上生长栅介质的方法及电学性能测试方法其能够在氮化镓衬底上品质良好的栅介质，并且能够简单方便地对栅介质的电学性能进行测量。

Description

氮化镓衬底上生长栅介质的方法及电学性能测试方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种氮化镓衬底上生长栅介质的方法及电学性能测试方法。
背景技术
半导体材料是制作集成电路、晶体管、电力电子器件及半导体光电器件等电子元件的关键基础材料，支撑着通信、计算机、网络技术等电子信息产业的发展，被誉为电子信息的食粮。在半导体的发展历程中，一般将硅和锗称为第一代半导体材料；将砷化镓、磷化镓、磷化铟、砷化铝及其合金成为第二代半导体材料；而将禁带宽度大于2.3ev的宽禁带半导体材料，例如氮化镓（GaN）、碳化硅及金刚石等半导体材料成为第三代半导体材料；这三代半导体材料的代表分别为硅、砷化镓及氮化镓。
氮化镓材料具有良好的电学特性，例如宽的禁带宽度（3.4ev），高击穿电池，高导热率、耐腐蚀及抗辐射等；它也是坚硬的高熔点材料，其熔点约为1700℃.因此它是制作高频、高压、高温、大功率电子器件和短波长、大功率光电子器件的理想材料。同第一和第二代半导体材料硅和砷化镓相比，宽禁带半导体（尤其是氮化镓材料）具有优越的材料特性，例如禁带宽度大、击穿场强高、电子的饱和速度高、介电常数小等特点，从而使得宽禁带半导体材料非常适合于高频大功率应用。因此，基于氮化镓的微波功率器件已经成为世界各国研究的热点。尤其是在无线基站、雷达等对器件的频率和功率要求较高的场所，氮化镓具有极其重要的应用前景。
氮化镓的一个主要的应用是在AlGaN/GaN MIS-HEMT（AlGaN/GaN 金属绝缘层半导体-高电子迁移率晶体管）器件当中，AlGaN/GaN MIS-HEMT器件无论从大功率还是高频率来讲都具有相当明显的优势。虽然在MIS-HEMT器件的制造中没有像硅CMOS器件那样对栅介质厚度有迫切的需求，但是在氮化镓上采用高K栅介质的优点也是显而易见，由于现在GaN –HEMT器件主要还是以耗尽型器件为主，所以阈值电压为负，而如果再加上介质层，阈值电压负漂就会更加严重，通常漂到-8~10V左右，这显然不利于器件的应用。另外一个重要的因素是，MIS型HEMT器件的一个缺陷在于介质层的插入对栅电容的影响非常大，通常会大大地降低器件的栅电容。因此，人们开始像硅基器件一样寻找合适的高K介质来制作MIS-HEMT器件。
发明内容
本发明所要解决的技术问题是，提供一种氮化镓衬底上生长栅介质的方法及电学性能测试方法，其能够在氮化镓衬底上品质良好的栅介质，并且能够简单方便地对栅介质的电学性能进行测量。
为了解决上述问题，本发明提供了一种氮化镓衬底上生长栅介质的方法，包括如下步骤：提供一氮化镓衬底；对氮化镓衬底进行原位氨气等离子体预处理，以补充氮化镓表面的氮元素的空缺；在所述氮化镓衬底表面生长氧化铝过渡层；在所述氧化铝过渡层表面生长栅介质薄膜。
进一步，所述生长氧化铝过渡层及生长栅介质薄膜的方法为原子层沉积法。
在对氮化镓衬底进行原位氨气等离子体预处理前，进一步包括一对氮化镓衬底进行清洗的步骤。
一种氮化镓衬底上栅介质的电学性能的测试方法，包括如下步骤：提供一氮化镓衬底，所述氮化镓衬底包括一支撑衬底及位于支撑衬底上的外延氮化镓层；在所述外延氮化镓层表面制作一第一金属电极及生长氧化铝过渡层；在所述氧化铝过渡层表面生长栅介质薄膜；在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；在所述第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
进一步，所述制作第一金属电极的步骤包括：对氮化镓衬底的外延氮化镓层进行光刻处理，确定第一金属电极的位置及形状；沉积金属薄膜；采用剥离工艺，去除光刻胶及多余金属薄膜，在顶层硅层上形成一第一金属电极。
进一步，所述生长氧化铝过渡层的步骤包括：将带有第一金属电极的氮化镓衬底进行清洗干燥；对氮化镓衬底进行原位氨气等离子体预处理，以补充氮化镓表面的氮元素的空缺；将预处理后的带有第一金属电极的氮化镓衬底置于原子层沉积反应腔中，利用原子层沉积的方式生长氧化铝过渡层。
进一步，所述生长栅介质薄膜的步骤包括：在原子层沉积反应腔中，利用利用原子层沉积的方式生长栅介质薄膜；原位对生长的栅介质薄膜进行氧等离子体处理。
进一步，所述制作第二金属电极及第三金属电极的步骤包括：对氮化镓衬底的具有第一金属电极及栅介质薄膜的表面进行掩膜处理，确定第二金属电极及第三金属电极的位置及形状；沉积金属薄膜；采用剥离工艺，去除掩膜，在栅介质薄膜上形成一第二金属电极及第三金属电极。
进一步，在所述栅介质薄膜上制作第二金属电极及第三金属电极后，包括一退火步骤，以形成欧姆接触。
进一步，所述第一金属电极的面积及第二金属电极的面积大于100倍的第三金属电极的面积。
本发明的优点在于，在对氮化镓衬底进行原位氨气等离子预处理并生长氧化铝过渡层后生长栅介质薄膜，使得栅介质薄膜能够更好的与氮化镓衬底结合。通过在氮化镓衬底表面设置第一金属电极及栅介质薄膜，在栅介质薄膜上设置第二金属电极及第三金属电极，其中第一金属电极及第二金属电极的面积大于第三金属电极的面积，来进行栅介质材料电容及漏电流的测试。在进行电容电压测试时使用第二金属电极与第三金属电极，实际上相当于两个MOS电容串联，由于第二金属电极的面积大于第三金属电极的面积，第二金属电极对应的电容的作用可以忽略不计，从而栅介质的电容测量值近似认为是第三金属电极对应的电容的电容值。在进行电流电压测试时使用第一金属电极与第三金属电极，因为第一金属电极直接与顶层硅层接触，可以与顶层硅层形成良好的欧姆接触，不存在多层界面的影响，且第一金属电极的面积大于第三金属电极的面积，所以，所测得的漏电流即为栅介质的漏电流。
附图说明
附图1所示为本发明氮化镓衬底上生长栅介质的方法的步骤流程图；
附图2A~附图2C所示为本发明氮化镓衬底上生长栅介质的方法的工艺流程图；
附图3所示为本发明氮化镓衬底上栅介质的电学性能的测试方法的步骤流程图；
附图4A~附图4D所示为本发明氮化镓衬底上栅介质的电学性能的测试方法的工艺流程图；
附图5为采用本发明测试方法测得的电流-电压曲线；
附图6为采用本发明测试方法测得的电容-电压曲线。
具体实施方式
下面结合附图对本发明提供的氮化镓衬底上生长栅介质的方法及电学性能测试方法的具体实施方式做详细说明。
附图1所示为本发明氮化镓衬底上生长栅介质的方法的步骤流程图，所述方法包括如下步骤：步骤S10、提供一氮化镓衬底；步骤S11、对氮化镓衬底进行原位氨气等离子体预处理，以补充氮化镓表面的氮元素的空缺；步骤S12、在所述氮化镓衬底表面生长氧化铝过渡层；步骤S13、在所述氧化铝过渡层表面生长栅介质薄膜。
附图2A~附图2C所示为本发明氮化镓衬底上生长栅介质的方法的工艺流程图。
参见附图2A及步骤S10，提供一氮化镓衬底100。所述氮化镓衬底100包括一支撑衬底101及位于支撑衬底101上的外延氮化镓层102。在本具体实施方式中，所述支撑衬底101为蓝宝石衬底。
进一步，在对氮化镓衬底进行原位氨气等离子体预处理前，进一步包括一对氮化镓衬底100表面进行清洗的步骤。所述清洗步骤如下：将氮化镓衬底100置于丙酮溶液中超声，以清除氮化镓衬底100表面的杂质及有机物；采用氢氟酸清洗材料，以去除氮化镓衬底100表面自然氧化层，所述氢氟酸的配比为HF：H2O=1:5；采用纯水冲洗氮化镓衬底100，并干燥，所述干燥可以采用氮气吹干。
参见步骤S11，对氮化镓衬底100进行原位氨气等离子体预处理，以补充外延氮化镓层102表面的氮元素的空缺，更有利于后续的反应源在氮化镓衬底100表面附着。
参见附图2B及步骤S12，在所述氮化镓衬底100的外延氮化镓层102表面生长氧化铝过渡层103。所述生长氧化铝过渡层103的方法为原子层沉积（PEALD）的方法，该方法为现有技术，在此不赘述。在本具体实施方式中，所述氧化铝过渡层103生长的厚度为3nm。由于氧化铝与氮化镓形成的界面良好，不但具有低的界面态密度，而且具有很好的表面钝化作用，因此，在外延氮化镓层102表面生长氧化铝过渡层103，可以获得一个更好的界面特性。同时，由于氧化铝具有大的禁带宽度，有利于降低器件栅介质的漏电流。
参见附图2C及步骤S13，在所述氧化铝过渡层103表面生长一栅介质薄膜104。所述生长栅介质薄膜104的方法为原子层沉积（PEALD）的方法，该方法为现有技术，在此不赘述。在本具体实施方式中，所述栅介质薄膜104为高介电常数介质薄膜，例如，HfO2或Al2O3。
进一步，在生长栅介质薄膜104后，包括一对栅介质薄膜104进行原位氧等离子体处理的步骤。该步骤为现有技术，在此不赘述。
本发明还提供一种氮化镓衬底上栅介质的电学性能的测试方法。附图3所示为本发明氮化镓衬底上栅介质的电学性能的测试方法的步骤流程图，所述方法包括如下步骤：步骤S30、提供一氮化镓衬底，所述氮化镓衬底包括一支撑衬底及位于支撑衬底上的外延氮化镓层；步骤S31、在所述外延氮化镓层表面制作一第一金属电极及生长氧化铝过渡层；步骤S32、在所述氧化铝过渡层表面生长栅介质薄膜；步骤S33、在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；步骤S34、在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；步骤S35、在所述第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
附图4A~附图4D所示为本发明氮化镓衬底上栅介质的电学性能的测试方法的工艺流程图。
参见附图4A及步骤S30，提供一氮化镓衬底300，所述氮化镓衬底300包括一支撑衬底301及位于支撑衬底上的外延氮化镓层302。在本具体实施方式中，所述支撑衬底301为蓝宝石衬底。
进一步，包括一对氮化镓衬底300表面进行清洗的步骤。所述清洗步骤如下：将氮化镓衬底300置于丙酮溶液中超声，以清除氮化镓衬底300表面的杂质及有机物；采用氢氟酸清洗材料，以去除氮化镓衬底300表面自然氧化层，所述氢氟酸的配比为HF：H2O=1:5；采用纯水冲洗氮化镓衬底300，并干燥，所述干燥可以采用氮气吹干。
参考附图4B及步骤S31，在所述外延氮化镓层302表面制作一第一金属电极305及生长氧化铝过渡层303。
所述制作第一金属电极105的方法包括如下步骤：
对氮化镓衬底300的外延氮化镓层302进行光刻处理，确定第一金属电极105的位置及形状。所述光刻处理为本领域技术人员熟知的方法，在此不赘述。
沉积金属薄膜。在本具体实施方式中，所述第一金属电极为Ti/Al/Ni/Au多层金属结构电极。在本具体实施方式中采用电子束蒸发或者磁控溅射的方法沉积金属薄膜。
采用lift-off剥离工艺，去除光刻处理时的光刻胶及多余的金属薄膜，在外延氮化镓层302上形成一第一金属电极305。lift-off剥离工艺为本领域技术人员熟知的方法，在此不赘述。
所述生长氧化铝过渡层303的方法包括如下步骤：
将带有第一金属电极305的氮化镓衬底300进行清洗。在本步骤中，清洗步骤如下：将带有第一金属电极305的氮化镓衬底100置于丙酮溶液中超声，以清除氮化镓衬底100表面的杂质及有机物；采用氢氟酸清洗材料，以去除氮化镓衬底100表面自然氧化层，所述氢氟酸的配比为HF：H2O=1:5；采用纯水冲洗氮化镓衬底100，并干燥，所述干燥可以采用氮气吹干。
将清洗后的带有第一金属电极305的氮化镓衬底300置于原子层沉积反应腔中，对氮化镓衬底300进行原位氨气等离子体预处理，以补充外延氮化镓层302表面的氮元素的空缺，更有利于后续的反应源在氮化镓衬底300表面附着。
利用原子层沉积（PEALD）的方式生长氧化铝过渡层303。在本具体实施方式中，所述氧化铝过渡层103生长的厚度为3nm。
参见附图4C及步骤S32，在所述氧化铝过渡层303表面生长栅介质薄膜304。所述生长栅介质薄膜304的方法为原子层沉积（PEALD）的方法，该方法为现有技术，在此不赘述。在本具体实施方式中，所述栅介质薄膜304为高介电常数介质薄膜，例如，HfO2或Al2O3。
进一步，在生长栅介质薄膜304后，包括一对栅介质薄膜304进行原位氧等离子体处理的步骤。该步骤为现有技术，在此不赘述。
参见附图4D及步骤S33，在所述栅介质薄膜304表面制作一第二金属电极306及第三金属电极307，所述第一金属电极305的面积及第二金属电极306的面积大于所述第三金属电极307的面积。
所述制作第二金属电极306及第三金属电极307的步骤包括：
对氮化镓衬底300的具有第一金属电极305及栅介质薄膜304的表面进行mask掩膜处理，确定第二金属电极306及第三金属电极307的位置及形状。所述掩膜处理为本领域技术人员熟知的方法，在此不赘述。
沉积金属薄膜；在本具体实施方式中，所述第二金属电极306及第三金属电极307均Ni/Au金属电极。在本具体实施方式中采用电子束蒸发或者磁控溅射的方法沉积金属薄膜。
采用剥离工艺，去除掩膜，在栅介质薄膜304上形成一第二金属电极306及第三金属电极307。所述剥离工艺为现有技术中本领域技术人员熟知的方法，在此不赘述。
所述第一金属电极305的面积及第二金属电极306的面积大于所述第三金属电极307的面积。优选地，所述第一金属电极305的面积及第二金属电极306的面积大于100倍的第三金属电极307的面积。
进一步，在步骤S33之后，还包括退火步骤，以形成欧姆接触。将制作好的带有第一金属电极305、栅介质薄膜304、第二金属电极306及第三金属电极307的氮化镓衬底300置于氮气及氢气的混合气体中（氮气：氢气=19:1）退火处理。所述退火处理的温度为800℃，时间为30S。
参见步骤S34，在所述第一金属电极305与所述第三金属电极307上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流。本发明氮化镓衬底上栅介质的电学性能的测试方法在进行电流-电压测试时，采用的是第一金属电极305及第三金属电极307。由于第一金属电极305直接与外延氮化镓层302接触，且第一金属电极305的面积大于第三金属电极307的面积，优选地，第一金属电极305的面积大于100倍的第三金属电极307的面积，可以与外延氮化镓层302形成良好的欧姆接触，不存在多层界面的影响，所以，所测得的漏电流即为栅介质薄膜304的漏电流。因此，我们可以利用第一金属电极305及第三金属电极307来测量栅介质薄膜304的IV曲线。附图5为采用本发明测试方法测得的电流-电压曲线。参见附图5，采用高介电常数材料HfO2作为栅介质薄膜的材料。
参见步骤S35，在第二金属电极306与第三金属电极307上施加电压，进行电容-电压测试，以得到所述栅介质的电容。本发明氮化镓衬底上栅介质的电学性能的测试方法在进行电容-电压测试时，第二金属电极306与栅介质薄膜304及外延氮化镓层302形成一MOS电容，第三金属电极307与栅介质薄膜304及外延氮化镓层302形成一MOS电容，本发明测试方法采用的是第二金属电极306及第三金属电极307进行电容-电压测试，这相当于将两个MOS电容串联。当两个电容不同的电容串联时，大电容越大，其对串联电容的贡献越小。而本发明中，第二金属电极306的面积大于第三金属电极307的面积，优选地，第二金属电极306的面积大于100倍的第三金属电极307的面积，所以，第二金属电极306所在的MOS电容可以忽略不计，则栅介质的电容即为第三金属电极307的电容。因此，我们可以利用第二金属电极306及第三金属电极307来测量栅介质薄膜105的CV曲线。附图6为采用本发明测试方法测得的电容-电压曲线。参见附图6，采用高介电常数材料HfO2作为栅介质薄膜的材料。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。    

Claims (10)

1.一种氮化镓衬底上生长栅介质的方法，其特征在于，包括如下步骤： 提供一氮化镓衬底； 对氮化镓衬底进行原位氨气等离子体预处理，以补充氮化镓表面的氮元素的空缺； 在所述氮化镓衬底表面生长氧化铝过渡层； 在所述氧化铝过渡层表面生长栅介质薄膜。
2.根据权利要求1所述的氮化镓衬底上生长栅介质的方法，其特征在于，所述生长氧化铝过渡层及生长栅介质薄膜的方法为原子层沉积法。
3.根据权利要求1所述的氮化镓衬底上生长栅介质的方法，其特征在于，在对氮化镓衬底进行原位氨气等离子体预处理前，进一步包括一对氮化镓衬底进行清洗的步骤。
4.一种氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，包括如下步骤： 提供一氮化镓衬底，所述氮化镓衬底包括一支撑衬底及位于支撑衬底上的外延氮化镓层； 在所述外延氮化镓层表面制作一第一金属电极及生长氧化铝过渡层； 在所述氧化铝过渡层表面生长栅介质薄膜； 在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积； 在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流； 在所述第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
5.根据权利要求4所述的氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，所述制作第一金属电极的步骤包括： 对氮化镓衬底的外延氮化镓层进行光刻处理，确定第一金属电极的位置及形状； 沉积金属薄膜； 采用剥离工艺，去除光刻胶及多余金属薄膜，在顶层硅层上形成一第一金属电极。
6.根据权利要求4所述的氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，所述生长氧化铝过渡层的步骤包括： 将带有第一金属电极的氮化镓衬底进行清洗干燥； 对氮化镓衬底进行原位氨气等离子体预处理，以补充氮化镓表面的氮元素的空缺； 将预处理后的带有第一金属电极的氮化镓衬底置于原子层沉积反应腔中，利用原子层沉积的方式生长氧化铝过渡层。
7.根据权利要求6所述的氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，所述生长栅介质薄膜的步骤包括： 在原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜； 原位对生长的栅介质薄膜进行氧等离子体处理。
8.根据权利要求4所述的氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，所述制作第二金属电极及第三金属电极的步骤包括： 对氮化镓衬底的具有第一金属电极及栅介质薄膜的表面进行掩膜处理，确定第二金属电极及第三金属电极的位置及形状； 沉积金属薄膜； 采用剥离工艺，去除掩膜，在栅介质薄膜上形成一第二金属电极及第三金属电极。
9.根据权利要求4所述的氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，在所述栅介质薄膜上制作第二金属电极及第三金属电极后，进一步包括一退火步骤，以形成欧姆接触。
10.根据权利要求4所述的氮化镓衬底上栅介质的电学性能的测试方法，其特征在于，所述第一金属电极的面积及第二金属电极的面积大于100倍的第三金属电极的面积。
CN201310742858.0A 2013-12-30 2013-12-30 氮化镓衬底上生长栅介质的方法及电学性能测试方法 Active CN103745923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310742858.0A CN103745923B (zh) 2013-12-30 2013-12-30 氮化镓衬底上生长栅介质的方法及电学性能测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310742858.0A CN103745923B (zh) 2013-12-30 2013-12-30 氮化镓衬底上生长栅介质的方法及电学性能测试方法

Publications (2)

Publication Number Publication Date
CN103745923A true CN103745923A (zh) 2014-04-23
CN103745923B CN103745923B (zh) 2016-08-17

Family

ID=50502933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310742858.0A Active CN103745923B (zh) 2013-12-30 2013-12-30 氮化镓衬底上生长栅介质的方法及电学性能测试方法

Country Status (1)

Country Link
CN (1) CN103745923B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241161A (zh) * 2014-09-30 2014-12-24 上海华力微电子有限公司 一种检测晶圆栅氧化物缺失缺陷的方法
CN105428242A (zh) * 2015-12-30 2016-03-23 电子科技大学 一种调制ⅲ族氮化物半导体增强型器件阈值电压的方法
CN109637924A (zh) * 2018-12-17 2019-04-16 深圳大学 层结构复合材料及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237288A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种检测氮化镓基场效应晶体管表面钝化效果的方法
CN103219434A (zh) * 2012-01-18 2013-07-24 陈敏璋 复合衬底、其制造方法与发光组件
US20130240996A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor Device and Method of Manufacturing the Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237288A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种检测氮化镓基场效应晶体管表面钝化效果的方法
CN103219434A (zh) * 2012-01-18 2013-07-24 陈敏璋 复合衬底、其制造方法与发光组件
US20130240996A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor Device and Method of Manufacturing the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241161A (zh) * 2014-09-30 2014-12-24 上海华力微电子有限公司 一种检测晶圆栅氧化物缺失缺陷的方法
CN105428242A (zh) * 2015-12-30 2016-03-23 电子科技大学 一种调制ⅲ族氮化物半导体增强型器件阈值电压的方法
CN109637924A (zh) * 2018-12-17 2019-04-16 深圳大学 层结构复合材料及其制备方法

Also Published As

Publication number Publication date
CN103745923B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN101246899B (zh) 碳化硅二次外延结构
CN104752494A (zh) 金刚石材料欧姆接触电极及其制备方法和应用
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN105304703A (zh) 基于石墨烯/硅的接触势垒场效应管及其制备方法
CN103811542A (zh) 一种锡化物超晶格势垒半导体晶体管
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN103745923B (zh) 氮化镓衬底上生长栅介质的方法及电学性能测试方法
CN110034192B (zh) 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN101800178B (zh) 一种铪硅铝氧氮高介电常数栅介质的制备方法
Lu et al. Contact resistance reduction of low temperature atomic layer deposition ZnO thin film transistor using Ar plasma surface treatment
US9484208B2 (en) Preparation method of a germanium-based schottky junction
KR101261928B1 (ko) 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
Dominguez et al. Planarized ambipolar a-SiGe: H thin-film transistors: Influence of the sequence of fabrication process
CN107154338A (zh) 一种提高GaN HEMT钝化效果、降低电流崩塌的表面处理技术
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
CN105185841B (zh) 一种场效应二极管及其制作方法
CN109243978B (zh) 氮面极性氮化镓外延结构制造方法
Hung et al. Leakage current in fast recovery diode suppressed by low temperature supercritical fluid treatment process
CN111627908A (zh) 一种GaN基CMOS器件及其制备方法
JP6783463B2 (ja) ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法
CN205177850U (zh) 一种锗基mos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant