CN109637924A - 层结构复合材料及其制备方法 - Google Patents

层结构复合材料及其制备方法 Download PDF

Info

Publication number
CN109637924A
CN109637924A CN201811539841.4A CN201811539841A CN109637924A CN 109637924 A CN109637924 A CN 109637924A CN 201811539841 A CN201811539841 A CN 201811539841A CN 109637924 A CN109637924 A CN 109637924A
Authority
CN
China
Prior art keywords
layer
composite material
structural composite
gallium nitride
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811539841.4A
Other languages
English (en)
Inventor
刘新科
胡聪
王佳乐
敖金平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201811539841.4A priority Critical patent/CN109637924A/zh
Publication of CN109637924A publication Critical patent/CN109637924A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种层结构复合材料及其制备方法，由于采用表面化学的方式进行了界面处理，提升了材料性能的同时避免了杂质引起的功能缺陷，具体的制备方法为：将抛光后的GaN衬底进行清洗处理；用酸清除氮化镓表面的原生氧化物；在原子层沉积仪中，以惰性气体为载气体，衬底温度为250‑350℃，用三甲基铝处理衬底其中一个表面；在原子层沉积仪中以惰性气体为载气体，利用铝源和氧源，衬底温度为250‑350℃，沉积氧化铝介质层；在氧化铝介质层镀上金属膜。

Description

层结构复合材料及其制备方法
技术领域
本发明属于复合材料领域，具体涉及一种层结构复合材料。
背景技术
GaN基宽禁带材料具有大的击穿电场，高的电子饱和速率，宽禁带抗辐射能力强及良好的化学稳定性等优异特征，基于氮化物异质结构极化效应和能带阶跃产生二维电子气(2DEG)具有很高的迁移率和极高的载流子浓度(比AlGaAs/GaAs异质结构高一个量级)，基于此制备的金属-氧化物-半导体场效应晶体管(金属-氧化物-半导体高迁移率晶体管，MOSHEMT)更适合高频大功率的应用，被誉为当前最理想的微波功率器件，有望在航空航天、大气探测、自动控制、雷达通信、汽车电子等领域内发挥重大作用。
而在以氧化铝为栅极介质层的氮化镓基MOSHEMT的MOS结构制备过程中，一般的预处理工艺并不能有效去除在沉积氧化铝介质层时再生的原生氧化层，如氧化镓等。这将导致在氮化镓和氧化铝介质层之间形成高的界面态密度，而这些高密度的界面陷阱会使得器件的电流出现滞后以及阈值电压的不稳定，从而使得器件出现高的开关损耗和不稳定问题。
因此找到新的制备工艺，彻底去除原生氧化物，避免界面陷阱和高的界面态密度形成。
发明内容
本发明的目的在于克服现有技术的不足，提供一种层结构复合材料，以解决目前的层复合结构由于原生氧化物去除不彻底导致的界面陷阱和界面密度高的技术问题。
本发明另一目的为提供一种复合材料的制备方法，以解决目前的制备方法无法彻底除去原生氧化层或容易引入别的杂质的技术问题。
为了实现本发明的目的本发明一方面提供了一种层结构复合材料，所述层结构包括氮化镓衬底，还包括氧化铝层和金属层，沿所述氮化镓衬底至金属层的方向，所述氮化镓衬底、氧化铝层和金属层依次层叠结合。
优选地，所述氮化镓层厚度为200-350μm；
优选地，所述氧化铝层厚度为15-30nm；
优选地，所述金属层厚度为50-300nm。
优选地，所述金属层包括Ti和Ai中的任一种或两种复合。
本发明另一方面提供了一种制备层结构复合材料的方法，包括如下步骤：
用酸清除氮化镓表面的原生氧化物；
在原子层沉积仪中，以惰性气体为载气体，衬底温度为250-350℃，用三甲基铝处理氮化镓衬底其中一个表面；
在原子层沉积仪中以惰性气体为载气体，利用铝源和氧源，衬底温度为250-350℃，沉积氧化铝介质层；
在氧化铝介质层镀上金属膜。
优选地，所述惰性气体为氮气、氩气中的一种或多种。
优选地，所述铝源为三甲基铝。
优选地，所述氧源为水。
优选地，用三甲基铝处理衬底表面的工艺包括如下步骤：
通入反应前驱体三甲基铝，三甲基铝与存在于衬底表面的氧化镓发生化学反应，直至饱和时自动停止；
通入载气(氮气)清洁腔体，清除未完全反应的前驱体及副产物；
至此，一个周期结束，所述处理衬底表面的工艺需持续20-30个周期。
优选地，所述酸为盐酸、硫酸、氢氟酸中的一种或多种。
与现有技术相比，本发明提供的层结构复合材料层结构之间没有原生氧化物的干扰，具有更低的界面态密度，性能更优良，电流不容易出现滞后以及阈值电压的更稳定。
本发明提供的层结构复合材料的制备方法由于采用的表面化学的制备方法，而不是以往的物理层积的方式，可以有效地去除少量留在表面的原生氧化物，因此制备所得的材料性能更好也更稳定。
附图说明
图1是本发明实施例层结构复合材料制备的流程示意图
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供了一种层结构复合材料，如图1所示，所述层结构包括氮化镓衬底，还包括氧化铝层和金属层，沿所述氮化镓衬底至金属层的方向，所述氮化镓衬底、氧化铝层和金属层依次层叠结合。
所述氮化镓层厚度为200-350μm；
所述氧化铝层厚度为15-30nm；
所述金属层厚度为50-300nm。
所述各层的厚度可以根据需要器件的性能加以适当调整，以适应所需。
所述金属层包括Ti和Ai中的任一种或两种复合。不同的金属电阻、导率等性能都有差异可以根据需求选择。
本发明另一方面提供了一种制备层结构复合材料的方法，包括如下步骤：
S01：用酸除去氮化镓表面的原生氧化物；
S02：在原子沉积仪中，以惰性气体为载气体，衬底温度为250-350℃，用三甲基铝处理氮化镓衬底其中一个表面；
S03：在原子沉积仪中以惰性气体为载气体，利用铝源和氧源，衬底温度为250-350℃，沉积氧化铝介质层；
S04：在氧化铝介质层镀上金属膜。
其中步骤S01中所述酸为盐酸、硫酸、氢氟酸中的一种或多种。硫酸和盐酸配置为pH为1的水溶液，必要时候可以采用超声，搅拌等方式加速与氧化物的反应。
步骤S02中所述惰性气体为氮气、氩气中的一种或多种。若从节约成本方面考虑可以选择氮气。
步骤S03中所述铝源为三甲基铝。
步骤S03中所述氧源为水。
用三甲基铝处理衬底表面的工艺包括如下步骤：
通入反应前驱体三甲基铝，三甲基铝与存在于衬底表面的氧化镓发生化学反应，直至饱和时自动停止；
通入载气(氮气)清洁腔体，清除未完全反应的前驱体及副产物；
至此，一个周期结束，所述处理衬底表面的工艺需持续20-30个周期。
根据实际试验得出，处理20-30周期能将表面氧化物彻底除去，达到应用要求。
本发明实施例所述的层结构复合材料制备方法由于采取了表面化学方法，并巧妙利用自清洁效应，氮化镓层和氧化铝层之间界面衔接更为紧密，界面之间的杂质也就是原生氧化物很少，相比目前的制备方法，本方法能制备出质量更好更稳定的层结构复合材料，而且本方法也为其他的层结构复合材料的制备提供了一个新思路。
本发明实施例所述的层结构复合材料主要用于半导体器件方面，本发明的层结构复合材料采用的是表面化学方式，是将原生氧化物用化学方式替换，因此杂质被去除，并且由于是化学方法替换可以像原生氧化物一样结合更紧密，总体上使得所述复合材料的性能得到提高，并且由于没有界面陷阱，稳定性也得到保证，用此材料制得的电子元器件电流滞后效应减弱，阈值电压也更稳定，因此此复合材料具有相当的进步性。
实施例1
一、表面预处理。
1.准备一镓面抛光的GaN衬底。分别在丙酮、异丙醇中超声清洗约5分钟，去除表面的污染物，如灰尘，有机物等。
2.在盐酸(HCl:H2O＝1:1)中浸泡约5分钟，并用氮气吹干，清除氮化镓表面的原生氧化物。
二、三甲基醛(TMA)处理(核心步骤)。
将预处理的氮化镓衬底放入原子层沉积仪，以氮气为载气体，在衬底温度约为300度的情况下，用TMA处理衬底镓面约30个周期。表面化学原理如下：2Al(CH3)3+Ga2O3→Al2O3+2Ga(CH3)3
三、原子层沉积生成氧化铝介质层。
紧接着在原子层沉积仪中以氮气为载气体，以TMA和去离子水分别为铝源和氧源，在衬底温度约为300度的情况下,沉积氧化铝介质层。
至此，氮化镓及氧化铝的界面处理完成。获得低界面态密度的氧化物-半导体结构。之后再镀金属膜完成MOS结构的制备。

Claims (9)

1.一种层结构复合材料，其特征在于：所述层结构包括氮化镓衬底，还包括氧化铝层和金属层，沿所述氮化镓衬底至金属层的方向，所述氮化镓衬底、氧化铝层和金属层依次层叠结合。
2.如权利要求1所述的层结构复合材，其特征在于：所述氮化镓层厚度为200-350μm；
所述氧化铝层厚度为15-30nm；
所述金属层厚度为50-300nm。
3.如权利要求1所述的复合材料，其特征在于：所述金属层包括Ti和Ai中的任一种或两种复合。
4.一种制备层结构复合材料的方法，其特征在于，包括如下步骤：
用酸清除氮化镓表面的原生氧化物；
在原子层沉积仪中，以惰性气体为载气体，衬底温度为250-350℃，用三甲基铝处理氮化镓衬底其中一个表面；
在原子层沉积仪中以惰性气体为载气体，利用铝源和氧源，衬底温度为250-350℃，沉积氧化铝介质层；
在氧化铝介质层镀上金属膜。
5.如权利要求4所述的制备层结构复合材料的方法，其特征在于：所述惰性气体为氮气、氩气中的一种或多种。
6.如权利要求4所述的制备层结构复合材料的方法，其特征在于：所述铝源为三甲基铝。
7.如权利要求4所述的制备层结构复合材料的方法，其特征在于：所述氧源为水。
8.如权利要求4所述的制备层结构复合材料的方法，其特征在于：用三甲基铝处理衬底表面的工艺包括如下步骤：
通入反应前驱体三甲基铝，三甲基铝与存在于衬底表面的氧化镓发生化学反应，直至饱和时自动停止；
通入载气(氮气)清洁腔体，清除未完全反应的前驱体及副产物；
至此，一个周期结束，所述处理衬底表面的工艺需持续20-30个周期。
9.如权利要求4所述的制备层结构复合材料的方法，其特征在于：所述酸为盐酸、硫酸、氢氟酸中的一种或多种。
CN201811539841.4A 2018-12-17 2018-12-17 层结构复合材料及其制备方法 Pending CN109637924A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811539841.4A CN109637924A (zh) 2018-12-17 2018-12-17 层结构复合材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811539841.4A CN109637924A (zh) 2018-12-17 2018-12-17 层结构复合材料及其制备方法

Publications (1)

Publication Number Publication Date
CN109637924A true CN109637924A (zh) 2019-04-16

Family

ID=66074432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811539841.4A Pending CN109637924A (zh) 2018-12-17 2018-12-17 层结构复合材料及其制备方法

Country Status (1)

Country Link
CN (1) CN109637924A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786233A (en) * 1996-02-20 1998-07-28 U.S. Philips Corporation Photo-assisted annealing process for activation of acceptors in semiconductor compound layers
US20120007143A1 (en) * 2010-07-06 2012-01-12 Jun-Youn Kim Substrate structure and method of manufacturing the same
CN102403367A (zh) * 2011-12-05 2012-04-04 复旦大学 一种高迁移率mos电容及其制作方法
CN103745923A (zh) * 2013-12-30 2014-04-23 上海新傲科技股份有限公司 氮化镓衬底上生长栅介质的方法及电学性能测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786233A (en) * 1996-02-20 1998-07-28 U.S. Philips Corporation Photo-assisted annealing process for activation of acceptors in semiconductor compound layers
US20120007143A1 (en) * 2010-07-06 2012-01-12 Jun-Youn Kim Substrate structure and method of manufacturing the same
CN102403367A (zh) * 2011-12-05 2012-04-04 复旦大学 一种高迁移率mos电容及其制作方法
CN103745923A (zh) * 2013-12-30 2014-04-23 上海新傲科技股份有限公司 氮化镓衬底上生长栅介质的方法及电学性能测试方法

Similar Documents

Publication Publication Date Title
Eller et al. Electronic surface and dielectric interface states on GaN and AlGaN
Chen et al. Ultrathin Al2O3 and HfO2 gate dielectrics on surface-nitrided Ge
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN103887163B (zh) 用于SiC基MOS器件栅介质薄膜的制备方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN101916773A (zh) 一种双沟道mos-hemt器件及制作方法
CN101465372A (zh) AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN102709321A (zh) 增强型开关器件及其制造方法
CN109004029A (zh) 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法
CN110212031A (zh) 一种碳化硅mos器件及其制备方法
CN105514168A (zh) 半导体结构、形成方法以及场效应晶体管
CN112133755A (zh) 绝缘衬底的高性能氧化镓场效应晶体管制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN104143760A (zh) ALD制备InP基半导体激光器中的表面钝化方法
TW200818335A (en) Gate dielectric materials for group III-V enhancement mode transistors
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN109637924A (zh) 层结构复合材料及其制备方法
CN102544103B (zh) 一种InP反型n沟道场效应管及其制备方法
CN111048471A (zh) n沟道和p沟道增强型GaN器件集成结构的制备方法
CN109300986A (zh) 一种防栅极漏电流的mos-hemt
CN109742144A (zh) 一种槽栅增强型mishemt器件及其制作方法
CN208985988U (zh) 一种凹槽型mos-hemt
CN208873726U (zh) 一种防栅极漏电流的mos-hemt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416