CN102254821A

CN102254821A - 基于soi材料的mos电容器及其制作方法

Info

Publication number: CN102254821A
Application number: CN2011101925237A
Authority: CN
Inventors: 程新红; 徐大伟; 王中健; 夏超; 曹铎; 宋朝瑞; 俞跃辉
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2011-07-11
Filing date: 2011-07-11
Publication date: 2011-11-23
Anticipated expiration: 2031-07-11
Also published as: CN102254821B

Abstract

本发明提供一种基于SOI材料的MOS电容器及其制作方法，该方法是提供一具有顶层、隐埋氧化层、衬底层的SOI基板，在该顶层上光刻出多个硅岛，在去除硅岛表面的光刻胶及自然氧化层后，在该顶层上生长高k栅介质层，刻蚀该高k栅介质层以形成多个分别堆叠于各该硅岛上的高k栅介质岛，然后在该硅岛及高k栅介质岛上沉积电极薄膜层；最后刻蚀该电极薄膜层，以形成多个上电极及下电极，且使上电极分别堆叠于各该高k栅介质岛上、下电极形成于硅岛的表面上，以便在SOI材料上验证高k栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。

Description

基于SOI材料的MOS电容器及其制作方法

技术领域

本发明涉及一种半导体元件及其制造方法，特别是涉及一种SOI材料上验证高k栅介质电学特性的MOS电容器及其制作方法。

背景技术

随着微电子技术的迅猛发展，高性能、高集成度、多功能IC的研发对材料的要求越来越苛刻，绝缘体上的硅(Silicon-on-insulator SOI)材料是新型硅基集成电路材料，被誉为“21世纪的新型硅基集成电路技术”，与体硅相比，SOI具有无闩锁、高速、低压、低功耗和抗辐照等优点。另外伴随着器件特征尺寸的不断减小，为保证栅对沟道有很好的控制能力，SiO₂栅介质层的厚度会越来越薄，此时栅与沟道间的直接隧穿电流将变得非常显著，由此带来了栅对沟道控制的减弱和器件功耗的增加；除此以外，超薄SiO₂栅介质层还存在长期可靠性、硼穿透以及均匀性等限制。

克服这些限制的有效方法之一是采用高介电常数的新型绝缘介质材料(high-k材料)。采用high-k材料以后，在保证对沟道有相同控制能力的条件下，栅绝缘介质介电常数的增加将使栅介质层的物理厚度增大，从而可以很有效的克服这些限制。通常研究体硅上高K栅介质材料的电学特性是通过制作一个简单的MOS电容器，但由于SOI衬底材料存在一个隐埋氧化层(BOX)，在研究高K栅介质材料时不能直接采用制作MOS电容的方法。所以，为了研究SOI衬底上高K栅介质的特性，一般采用的方法是将高K栅介质集成在SOI衬底的MOSFET中，通过测量MOSFET的(电压-电容)C-V、(电压-电流)I-V特性、跨导、以及载流子迁移率等手法来判断高K栅介质的特性。但由于MOSFET流片的过程长而复杂，并且测量的数据中不但包含了能够高K栅介质特性的部分，也包含了源漏两极引入的影响，故在SOI衬底上的研究高K材料存在一定的难度。

因而，如何制作一种可以在SOI材料上验证高k栅介质电学特性的MOS电容器，以便能快速准确的对SOI衬底上高K栅介质进行研究，实为当前所要解决的技术问题。

发明内容

鉴于以上所述问题的特点，本发明的目的在于提供一种基于SOI材料的MOS电容器及其制作方法，以便在SOI材料上验证高k(high-k)栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层(BOX)的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。

为实现上述目的及其他相关目的，本发明提供一种基于SOI材料制作MOS电容器的方法，其特征在于，所述方法至少包括以下步骤：1)提供一SOI基板，所述SOI基板具有顶层、衬底层、以及位于所述顶层与衬底层之间的隐埋氧化层；2)进行第一次光刻，刻蚀所述顶层，将所述顶层刻蚀成多个互相独立的硅岛；3)清洗所述SOI基板，以去除所述硅岛表面的光刻胶及自然氧化层；4)于SOI基板上生长高k栅介质层；5)进行第二次光刻，刻蚀所述高k栅介质层，以形成多个分别堆叠于各该硅岛上的高k栅介质岛，且所述高k栅介质岛的横截面尺寸小于该硅岛的横截面尺寸；6)于所述SOI基板及高k栅介质岛上沉积电极薄膜层；7)进行第三次光刻，刻蚀所述电极薄膜层，以形成多个上电极及与所述上电极具有间隔及高度差的多个下电极，且使所述上电极分别堆叠于各该高k栅介质岛上，所述下电极形成于所述硅岛的至少两个邻接的表面上，且所述上电极的横截面尺寸小于所述高k栅介质岛的横截面尺寸，所述下电极的横截面尺寸小于所述硅岛的横截面尺寸。

在本发明方法的步骤2)中，利用干法刻蚀使所述顶层形成硅岛，形成的硅岛厚度在300μm-2mm之间。

本发明方法的步骤3)至少包括，步骤3-1)，去除所述硅岛表面的光刻胶；以及步骤3-1)，利用经稀释后的氟氢酸去除所述硅岛表面的自然氧化层。

在本发明方法的步骤4)中，是采用原子层沉积或者等离子体增强沉积的方式生长高k栅介质层，所述高k栅介质层的材质为Al₂O₃，HfO₂，或La₂O₃，生长的高k栅介质层厚度在2nm-20nm之间。

在本发明方法的步骤6)中，所述电极薄膜层为氮化钛、铝、金、或铂，沉积的电极薄膜层厚度在50nm-200nm之间。

根据前述的方法，本发明进一步揭示一种基于SOI材料的MOS电容器，其特征在于，包括：SOI基板，包括衬底层、位于衬底层上表面的隐埋氧化层，以及形成于所述隐埋氧化层上多个互相独立的硅岛；多个高k栅介质岛，分别堆叠于各该硅岛上，且所述高k栅介质岛的横截面尺寸小于该硅岛的横截面尺寸；电容电极，由多个上电极及与所述上电极具有间隔及高度差的多个下电极组成，所述上电极分别堆叠于各该高k栅介质岛上，所述下电极形成于所述硅岛的至少两个邻接的表面上，且所述上电极的横截面尺寸小于所述高k栅介质岛的横截面尺寸，所述下电极的横截面尺寸小于所述硅岛的横截面尺寸。

在本发明的MOS电容器中，所述硅岛层的厚度在300μm-2mm之间。所述高k栅介质岛的材质为Al₂O₃，HfO₂，或La₂O₃，且所述高k栅介质岛的厚度在2nm-20nm之间。所述电容电极的材质为氮化钛、铝、金、或铂。所述电容电极的厚度在50nm-200nm之间。

如上所述，本发明的基于SOI材料的MOS电容器及其制作方法，在SOI材料上验证高k(high-k)栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层(BOX)的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。

附图说明

图1显示为本发明制作MOS电容器的方法中完成步骤1呈现结构的截面图。

图2显示为本发明制作MOS电容器的方法中完成步骤2呈现结构的截面图。

图3显示为本发明制作MOS电容器的方法中完成步骤4呈现结构的截面图。

图4显示为本发明制作MOS电容器的方法中完成步骤5呈现结构的截面图。

图5显示为本发明制作MOS电容器的方法中完成步骤6呈现结构的截面图。

图6显示为本发明的MOS电容器的结构截面图。

具体实施方式

以下的实施例进一步详细说明本发明的技术手段，但并非用以限制本发明的范畴。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上、下”及“一”等的用语，也是仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

请参阅图1至图6，显示为本发明的基于SOI材料制作MOS电容器的方法中依据各步骤呈现的MOS电容器的截面结构示意图。

如图所示，本发明提供一种基于SOI材料制作MOS电容器的方法，所述方法至少包括以下步骤：

如图1所示，首先执行步骤1，提供一SOI基板1，所述SOI基板1具有顶层11、衬底层12、以及位于所述顶层11与衬底层12之间的隐埋氧化层(BOX)13；在本实施例中，所述顶层11为一层硅薄膜，所述衬底层12为硅衬底，所述隐埋氧化层13为隐埋SiO₂层。接着执行步骤2。

如图2所示，在步骤2中，对所述SOI基板1进行第一次光刻，具体是指刻蚀所述顶层11，将所述顶层11刻蚀成多个互相独立的硅岛111，以使被刻蚀掉的顶层部分外露出下面的隐埋氧化层13，在本实施例中，刻蚀所述顶层11是利用干法刻蚀使所述顶层11形成硅岛111，形成的硅岛111厚度在300μm-2mm之间。接着执行步骤3。

在步骤3中，清洗所述SOI基板1，以去除所述硅岛111表面的光刻胶及自然氧化层(未予以图示)，需要说明的是，在执行上一步骤的光刻作业时，将会利用预先在需要光刻的地方均匀地涂覆光刻胶以形成光刻胶层，而后藉由预设有版图的光掩膜或称光罩(mask)对光刻胶层曝光，之后显影、烘干，以便在光刻胶层上形成与所述版图相对应的图形。且在光刻完成后，硅材料的表面会形成一层自然氧化层，由于光刻技术为所属技术领域人员所熟知，因而后续的光刻步骤中不再赘述。

在本实施例中，该步骤3还包括步骤3-1)，去除所述硅岛表面的光刻胶；以及步骤3-1)，利用经稀释后的氟氢酸去除所述硅岛111表面的自然氧化层，具体地，对刻蚀形成的硅岛111进行清洗过程中，清洗液选用稀释的氢氟酸，氢氟酸与去离子水的体积比在1∶50-1∶100之间。清洗时间一般不超过30s，以去除硅岛111表面自然氧化层为准，若清洗时间过长，会导致隐埋氧化层13被蚀穿。腐蚀后用去离子水冲洗干净。接着执行步骤4。

如图3所示，在步骤4中，于所述SOI基板1上生长高k栅介质层2；在本实施例中，是采用原子层(ALD方式)沉积或者等离子体增强(PEALD方式)沉积的方式生长高k栅介质层2，所述高k栅介质层2的材质为Al₂O₃，HfO₂，或La₂O₃等高k栅介质，生长的高k栅介质层2厚度在2nm-20nm之间。接着执行步骤5。

如图4所示，在步骤5中，进行第二次光刻，刻蚀所述高k栅介质层2，以形成多个分别堆叠于各该硅岛111上的高k栅介质岛21，且所述高k栅介质岛21的横截面尺寸小于该硅岛111的横截面尺寸。接着执行步骤6。

如图5所示，在步骤6中，于所述SOI基板1及高k栅介质岛21上沉积电极薄膜层3；在本实施例中，所述电极薄膜层3为氮化钛(TiN)、铝(Al)、金(Au)、或铂(Pt)，且沉积的电极薄膜层3厚度在50nm-200nm之间。接着执行步骤7。

在步骤7中，进行第三次光刻，刻蚀所述电极薄膜层3，以形成多个上电极31及与所述上电极31具有横向间隔及纵向高度差的多个下电极32，且使所述上电极31分别堆叠于各该高k栅介质岛21上，所述下电极32形成于所述硅岛111的至少两个邻接的表面上，具体地，所述下电极32形成于所述硅岛111的侧表面和上表面上，且所述上电极31的横截面尺寸小于所述高k栅介质岛21的横截面尺寸，所述下电极32的横截面尺寸小于所述硅岛111的横截面尺寸，至此，则完成了在SOI材料上MOS制作电容器的步骤。呈如图6所示的的MOS电容器的结构截面图。

本发明还提供一种基于SOI材料的MOS电容器，请参阅图6，图6显示为本发明的MOS电容器的结构截面图，如图所示，所述MOS电容器包括：SOI基板1，多个高k栅介质岛21，电容电极31及32。

所述SOI基板1包括衬底层12、位于衬底层12上表面的隐埋氧化层13，以及形成于所述隐埋氧化层13上多个互相独立的硅岛111；在本实施例中，所述硅岛层111的厚度在300μm-2mm之间。

所述的多个高k栅介质岛21分别堆叠于各该硅岛111上，且所述高k栅介质岛21的横截面尺寸小于该硅岛111的横截面尺寸；在本实施例中，所述高k栅介质岛21的材质为Al₂O₃，HfO₂，或La₂O₃，且所述高k栅介质岛21的厚度在2nm-20nm之间。

所述电容电极31、32由多个上电极31及与所述上电极31具有横向间隔及纵向高度差的多个下电极32组成，所述上电极31分别堆叠于各该高k栅介质岛21上，所述下电极32形成于所述硅岛111的至少两个邻接的表面上，具体地，所述下电极32形成于所述硅岛111的侧表面和上表面上，且所述上电极31的横截面尺寸小于所述高k栅介质岛21的横截面尺寸，所述下电极32的横截面尺寸小于所述硅岛111的横截面尺寸。在本实施例中，所述电容电极31、32的材质为氮化钛、铝、金、或铂。所述电容电极31、32的厚度在50nm-200nm之间。

综上所述，本发明的基于SOI材料的MOS电容器及其制作方法，在SOI材料上验证高k(high-k)栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层(BOX)的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种基于SOI材料制作MOS电容器的方法，其特征在于，所述方法至少包括以下步骤：

1)提供一SOI基板，所述SOI基板具有顶层、衬底层、以及位于所述顶层与衬底层之间的隐埋氧化层；

2)进行第一次光刻，刻蚀所述顶层，将所述顶层刻蚀成多个互相独立的硅岛；

3)清洗所述SOI基板，以去除所述硅岛表面的光刻胶及自然氧化层；

4)于所述SOI基板上生长高k栅介质层；

5)进行第二次光刻，刻蚀所述高k栅介质层，以形成多个分别堆叠于各该硅岛上的高k栅介质岛，且所述高k栅介质岛的横截面尺寸小于该硅岛的横截面尺寸；

6)于所述SOI基板及高k栅介质岛上沉积电极薄膜层；

7)进行第三次光刻，刻蚀所述电极薄膜层，以形成多个上电极及与所述上电极具有间隔及高度差的多个下电极，且使所述上电极分别堆叠于各该高k栅介质岛上，所述下电极形成于所述硅岛的至少两个邻接的表面上，且所述上电极的横截面尺寸小于所述高k栅介质岛的横截面尺寸，所述下电极的横截面尺寸小于所述硅岛的横截面尺寸。

2.根据权利要求1所述的基于SOI材料制作MOS电容器的方法，其特征在于：于步骤2)中，利用干法刻蚀使所述顶层形成硅岛，形成的硅岛厚度在300μm-2mm之间。

3.根据权利要求1所述的基于SOI材料制作MOS电容器的方法，其特征在于：所述步骤3)至少包括，步骤3-1)，去除所述硅岛表面的光刻胶；以及步骤3-1)，利用经稀释后的氟氢酸去除所述硅岛表面的自然氧化层。

4.根据权利要求1所述的基于SOI材料制作MOS电容器的方法，其特征在于：于步骤4)中，是采用原子层沉积或者等离子体增强沉积的方式生长高k栅介质层，所述高k栅介质层的材质为Al₂O₃，HfO₂，或La₂O₃，生长的高k栅介质层厚度在2nm-20nm之间。

5.根据权利要求1所述的基于SOI材料制作MOS电容器的方法，其特征在于：于步骤6)中，所述电极薄膜层为氮化钛、铝、金、或铂，沉积的电极薄膜层厚度在50nm-200nm之间。

6.一种基于SOI材料的MOS电容器，其特征在于，包括：

SOI基板，包括衬底层、位于衬底层上表面的隐埋氧化层，以及形成于所述隐埋氧化层上多个互相独立的硅岛；

多个高k栅介质岛，分别堆叠于各该硅岛上，且所述高k栅介质岛的横截面尺寸小于该硅岛的横截面尺寸；

电容电极，由多个上电极及与所述上电极具有间隔及高度差的多个下电极组成，所述上电极分别堆叠于各该高k栅介质岛上，所述下电极形成于所述硅岛的至少两个邻接的表面上，且所述上电极的横截面尺寸小于所述高k栅介质岛的横截面尺寸，所述下电极的横截面尺寸小于所述硅岛的横截面尺寸。

7.根据权利要求6所述的基于SOI材料的MOS电容器，其特征在于：所述硅岛层的厚度在300μm-2mm之间。

8.根据权利要求6所述的基于SOI材料的MOS电容器，其特征在于：所述高k栅介质岛的材质为Al₂O₃，HfO₂，或La₂O₃，且所述高k栅介质岛的厚度在2nm-20nm之间。

9.根据权利要求6所述的基于SOI材料的MOS电容器，其特征在于：所述电容电极的材质为氮化钛、铝、金、或铂。

10.根据权利要求9所述的基于SOI材料的MOS电容器，其特征在于：所述电容电极的厚度在50nm-200nm之间。