CN115332347A - 半导体结构及制备方法 - Google Patents

半导体结构及制备方法 Download PDF

Info

Publication number
CN115332347A
CN115332347A CN202210975462.XA CN202210975462A CN115332347A CN 115332347 A CN115332347 A CN 115332347A CN 202210975462 A CN202210975462 A CN 202210975462A CN 115332347 A CN115332347 A CN 115332347A
Authority
CN
China
Prior art keywords
layer
active
substrate
adjacent
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210975462.XA
Other languages
English (en)
Inventor
赵文礼
李晓杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210975462.XA priority Critical patent/CN115332347A/zh
Publication of CN115332347A publication Critical patent/CN115332347A/zh
Priority to PCT/CN2023/098691 priority patent/WO2024037135A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构及制备方法，半导体结构包括：基底；有源柱，所述有源柱位于所述基底上且沿第一方向和第二方向阵列排布，所述有源柱包括沟道区；沿第二方向延伸的字线，所述字线环绕沟道区的有源柱，所述字线包括层叠的第一导电层以及第二导电层，沿所述第一方向相邻的所述第一导电层之间的间距大于沿所述第二方向相邻的所述第一导电层之间的间距；所述第一方向为垂直于所述基底表面的方向或者平行于所述基底表面的方向中的一者，所述第二方向为垂直于所述基底表面的方向或者平行于所述基底表面的方向中的另一者。本公开实施例提供的半导体结构及制备方法至少可以提升存储密度的同时，提高字线的电学性能。

Description

半导体结构及制备方法
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构及制备方法。
背景技术
随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升存储器的工作速度和降低它的功耗，金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)器件的特征尺寸不断缩小，MOSFET器件面临一系列的挑战。例如，为了实现器件线宽的减小，半导体结构已经开始由埋置字线结构向环绕式栅极晶体管结构(Gate-All-Around，GAA)方向发展，然而存储器件的集成度主要由单位存储单元所占据的面积确定，即存储容量也受到尺寸的限制。
如何降低器件线宽并进一步提高存储密度，已成为本领域技术人员亟待解决的一个重要问题。
发明内容
本公开实施例提供一种半导体结构及制备方法，至少有利于提升存储密度的同时，提高字线的电学性能。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；有源柱，有源柱位于基底上且沿第一方向和第二方向阵列排布，有源柱包括沟道区；沿第二方向延伸的字线，字线环绕沟道区的有源柱，字线包括层叠的第一导电层以及第二导电层，沿第一方向相邻的第一导电层之间的间距大于沿第二方向相邻的第一导电层之间的间距；第一方向为垂直于基底表面的方向或者平行于基底表面的方向中的一者，第二方向为垂直于基底表面的方向或者平行于基底表面的方向中的另一者。
在一些实施例中，沿第一方向上相邻的字线之间具有空气间隙，空气间隙沿第二方向延伸。
在一些实施例中，第一导电层环绕有源柱的沟道区，第二导电层形成于第一导电层的表面且连接第二方向上排布的多个有源柱。
在一些实施例中，沿第一方向相邻的第一导电层的间距与沿第二方向相邻的第一导电层的间距的差值范围为5nm-20nm；沿第一方向，空气间隙的厚度范围为5nm-15nm。
在一些实施例中，第一方向为垂直于基底表面的方向，沿垂直于基底表面的方向相邻的有源柱之间的间距大于沿平行于基底表面的方向相邻的有源柱之间的间距。
在一些实施例中，第一方向为平行于基底表面的方向，沿垂直于基底表面的方向相邻的有源柱之间的间距小于沿平行于基底表面的方向相邻的有源柱之间的间距。
在一些实施例中，有源柱还包括位于沟道区两侧的第一源漏区和第二源漏区，半导体结构还包括：沿第一方向延伸的位线，位线与第一源漏区的有源柱连接；电容结构，电容结构位于基底上，电容结构与第二源漏区的有源柱连接；第一金属接触层以及第二金属接触层，第一金属接触层位于有源柱与位线之间，第二金属接触层位于有源柱与电容结构之间。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制备方法，包括：提供基底；在基底上形成沿第一方向和第二方向阵列排布的有源柱，有源柱包括沟道区；形成沿第二方向延伸的字线，字线环绕沟道区的有源柱，字线包括层叠的第一导电层以及第二导电层，沿第一方向相邻的第一导电层之间的间距大于沿第二方向相邻的第一导电层之间的间距；第一方向为垂直于基底表面的方向或者平行于基底表面的方向中的一者，第二方向为垂直于基底表面的方向或者平行于基底表面的方向中的另一者。
在一些实施例中，第一方向为垂直于基底表面的方向；方法还包括：形成隔离层，隔离层位于基底表面且位于相邻的有源柱之间，沿垂直于基底表面的方向相邻的有源柱之间的间距大于平行于基底表面的方向相邻的有源柱之间的间距；形成字线的工艺步骤包括：在有源柱表面形成第一导电层，第一导电层环绕有源柱的沟道区；在第一导电层的表面选择性生长形成第二导电层，第二导电层连接第二方向上排布的多个有源柱，且沿垂直于基底表面的方向相邻的第二导电层之间形成有空气间隙。
在一些实施例中，有源柱还包括位于沟道区两侧的第一源漏区和第二源漏区，形成第一导电层的工艺步骤包括：去除部分宽度隔离层以暴露有源柱的沟道区的表面；在有源柱表面以及隔离层的侧面形成导电膜；形成填充层，填充层位于相邻的导电膜之间；图形化部分宽度的隔离层，暴露出导电膜的侧面；刻蚀位于隔离层侧面的导电膜直至露出填充层侧面，剩余的导电膜作为第一导电层。
在一些实施例中，隔离层包括第一隔离层以及第二隔离层，第二隔离层位于相邻的第一隔离层之间，在同一工艺下，第一隔离层的刻蚀速率与第二隔离层的刻蚀速率不同；图形化部分宽度的隔离层包括：去除位于导电膜侧面的第一隔离层。
在一些实施例中，在形成字线之后，还包括：去除第一隔离层；形成第一金属接触层以及第二金属接触层，第一金属接触层位于有源柱与位线之间，第二金属接触层位于第二源漏区的有源柱的侧面。
在一些实施例中，形成第一金属接触层的同时，形成第二金属接触层。
在一些实施例中，形成有源柱的工艺步骤包括：在基底表面依次形成间隔排布的第一牺牲层以及半导体层；图形化部分区域的第一牺牲层以及半导体层，形成第一凹槽，第一凹槽底部露出基底，第一凹槽的宽度小于第一牺牲层的厚度；在第一凹槽中形成第二牺牲层；去除第一牺牲层，剩余的半导体层作为有源柱。
在一些实施例中，第一导电层的材料为氮化钛，第二导电层的材料为钼。
在一些实施例中，采用原子层沉积技术形成第二导电层，形成第二导电层的工艺条件包括：采用二氯二氧化钼MoO2Cl2或者五氯化钼MoCl5作为前驱体材料，采用氨气或氢气作为辅助反应气体，反应温度为450℃-600℃。
本公开实施例提供的技术方案至少具有以下优点：
本公开实施例提供的技术方案中，相邻的第一导电层沿第一方向的间距大于相邻的第一导电层沿第二方向的间距，形成第二导电层的过程中，相同的反应条件下，间距较小的区域，可以快速形成沿第二方向延伸的字线，相邻的晶体管之间的字线连接良好，降低字线的工艺复杂度同时避免沉积生长速率过快导致字线内缺陷过大，从而影响字线的电学性能，间距较大的区域形成空气间隙或者形成相邻字线之间的隔离层，降低相邻字线之间的寄生电容影响。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的半导体结构的一种立体结构示意图；
图2为本公开一实施例提供的半导体结构沿A-A’剖面的一种剖面结构示意图；
图3为本公开一实施例提供的半导体结构沿B-B’剖面的一种剖面结构示意图；
图4～图24为本公开一实施例提供的半导体结构的制备方法中各步骤对应的结构示意图。
具体实施方式
本公开实施例提供一种半导体结构及制备方法，使相邻的第一导电层沿第一方向的间距大于相邻的第一导电层沿第二方向的间距，形成第二导电层的过程中，相同的反应条件下，间距较小的区域，可以快速形成沿第二方向延伸的字线，相邻的晶体管之间的字线连接良好，降低字线的工艺复杂度同时避免沉积生长速率过快导致字线内缺陷过大，从而影响字线的电学性能，间距较大的区域形成空气间隙或者形成相邻字线之间的隔离层，降低相邻字线之间的寄生电容影响。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的半导体结构的一种立体结构示意图；图2为本公开一实施例提供的半导体结构沿A-A’剖面的一种剖面结构示意图；图3为本公开一实施例提供的半导体结构沿B-B’剖面的一种剖面结构示意图。
根据本公开一些实施例，参考图1～图3，本公开实施例一方面提供一种半导体结构，包括：基底100；有源柱110，有源柱110位于基底100上且沿第一方向和第二方向阵列排布，有源柱110包括沟道区112；沿第二方向延伸的字线120，字线120环绕沟道区112的有源柱110，字线120包括层叠的第一导电层121以及第二导电层122，沿第一方向相邻的第一导电层121之间的间距大于沿第二方向相邻的第一导电层121之间的间距；第一方向为垂直于基底100表面的方向Z或者平行于基底100表面的方向Y中的一者，第二方向为垂直于基底100表面的方向Z或者平行于基底100表面的方向Y中的另一者。
在一些实施例中，第一方向为垂直于基底100表面的方向Z，第二方向为平行于基底100表面的方向Y，即字线120沿平行于基底100表面的方向Y延伸，且沿垂直于基底100表面的方向Z之间的间距L1大于沿平行于基底100表面的方向Y之间的间距L2。基底100的材料可以为半导体材料。半导体材料具体可以为硅、锗、锗硅或碳化硅的任意一种。
在一些实施例中，有源柱110还包括位于沟道区112两侧的第一源漏区111和第二源漏区113。有源柱110沿第三方向X延伸，有源柱110包括第一源漏区111、沟道区112以及第二源漏区113。有源柱110的材料包括非晶材料。非晶材料内部具有间隙，具有较高的载流子迁移率，可以降低有源柱110的厚度，在有限的单元面积内，降低半导体结构的线宽，进一步提高半导体结构的存储密度。非晶材料包括铟镓锌氧化物(IGZO)、铟锡氧化物(ITO)、铟镓锌锡氧化物(IGZTO)或氧化铟钨(IWO)中的至少一种。在另一些实施例中，有源柱110的材料可以为掺杂的多晶硅或单晶硅、未掺杂的多晶硅、非晶硅或单晶硅。其中，掺杂的元素可以为N型元素或者P型元素，N型元素可以为磷(P)元素、铋(Bi)元素、锑(Sb)元素或砷(As)元素等Ⅴ族元素，P型元素可以为硼(B)元素、铝(Al)元素、镓(Ga)元素或铟(In)元素等Ⅲ族元素。
在一些实施例中，沿垂直于基底100表面的方向Z相邻的有源柱110之间的间距大于沿平行于基底100表面的方向Y相邻的有源柱之间的间距。沿垂直于基底100表面的方向Z相邻的有源柱110之间的间距较大，用于保证形成在相邻字线120之间具有一定的间隔用于形成空气间隙123或者隔离层，一方面，可以保证相邻的字线120之间的电隔离，避免相邻的字线120具有短路的风险；另一方面，可以增加相邻字线120之间的间距，降低字线120受相邻字线的寄生电容的干扰，从而提升字线120的电学性能。沿平行于基底100表面的方向Y相邻的有源柱110之间的间距较小形成保证后续形成在相邻的有源柱100表面的第二导电层可以构成连续的膜层，即沿平行于基底100表面的方向Y上，字线120可以环绕多个有源柱，提高字线120的控制能力，且降低字线120所占的线宽，从而增大电容结构140的存储面积，进而增大半导体结构的存储密度。
在一些实施例中，字线120作为半导体结构的栅极，字线120环绕沟道区112的有源柱110，即半导体结构为GAA结构，GAA结构可以实现栅极对半导体的沟道区的四面包裹，可以很大程度上解决栅极间距尺寸减小后导致的漏电流、电容效应以及短沟道效应等问题，减少了字线120在垂直方向上的占用面积，有利于增强栅极控制性能以及提高半导体结构的集成度。
在一些实施例中，第一导电层121环绕有源柱110的沟道区112，第二导电层122形成于第一导电层121的表面且连接平行于基底100表面的方向Y上排布的多个有源柱110。第一导电层121的材料为氮化钛，第二导电层122的材料为钼。由于形成钼的前驱体材料在氮化钛上具有较高的沉积率，使得形成的第二导电层122具有较小的缺陷，从而具有良好的电学性能以及结构性能。此外，与常规形成第二导电层122的工艺相比，采用第二导电层122的材料为钼以及第一导电层121的材料为氮化钛可以降低形成第二导电层122的工艺难度，且第二导电层122形成与第一导电层121，无需定义第二导电层122的位置以避免相邻的第二导电层122之间电连接的问题，减少形成字线120的工艺步骤以及工艺难度。
在一些实施例中，沿垂直于基底100表面的方向Z相邻的第一导电层121的间距L1与沿平行于基底100表面的方向Y相邻的第一导电层121的间距L2的差值范围为5nm-20nm，可选地，差值范围可以为8nm-15nm；差值具体可以为8nm、9.6nm、10.6nm、13.1nm或者14.86nm。间距L1与间距L2的差值范围的技术作用与技术效果与沿垂直于基底100表面的方向Z相邻的有源柱110之间的间距大于沿平行于基底100表面的方向Y相邻的有源柱110之间的间距的技术作用与技术效果相同或相似，在这里不过多赘述。
在一些实施例中，如图15所示，沿垂直于基底100表面的方向Z上相邻的字线120之间具有空气间隙123，空气间隙123沿平行于基底100表面的方向Y延伸，即空气间隙123的延伸方向与字线120的延伸方向相同。空气间隙123可以降低相邻字线120之间的寄生电容，有利于避免字线120的漏电流等问题。在另一些实施例中，相邻的字线之间具有低介电常数的介质层，低介电参数的介质层用于降低相邻字线之间的寄生电容。介质层的材料可以为氧化硅、氢氧碳化硅或者多孔材料。
在一些实施例中，空气间隙123的形成是由于在相同的沉积速率下，形成在平行于基底100表面的方向Y相邻的第一导电层121的间距L2的第二导电层122相接触，进行形成连续的膜层，间距较大的位置自然围成空气间隙123，所以空气间隙123的厚度范围取决于沿垂直于基底100表面的方向Z相邻的第一导电层121的间距L1与沿平行于基底100表面的方向Y相邻的第一导电层121的间距L2的差值范围。沿垂直于基底100表面的方向Z，空气间隙123的厚度范围为5nm-15nm，可选地，空气间隙123的厚度范围为8nm-13nm；空气间隙123的厚度具体可以为8nm、8.9nm、10.7nm、11.2nm或者12.8nm。
在一些实施例中，半导体结构还包括：沿垂直于基底100表面的方向Z延伸的位线130，位线130与第一源漏区111的有源柱110连接；电容结构140，电容结构140位于基底100上，电容结构140与第二源漏区113的有源柱110连接；第一金属接触层131以及第二金属接触层141，第一金属接触层131位于有源柱110与位线130之间，第二金属接触层141位于有源柱110与电容结构140之间。
在一些实施例中，位线130沿垂直基底100表面的方向Z延伸，位线130为金属位线，位线130的材料可以为钨、铜、钼以及银等金属，金属自身的电阻小，有利于提高位线130与有源柱110的导电能力。在另一些实施例中，位线可以为半导体位线，半导体位线的材料可以为硅、锗、锗硅、碳化硅或者多晶硅。且半导体位线内掺杂有与有源柱相同的掺杂元素类型，掺杂元素可以作为载流子，可以提高位线内与有源柱之间的载流子的迁移和扩散，有利于提高位线与有源柱的导电能力。
在一些实施例中，字线120与沟道区112的有源柱110，以及位于沟道区112两端的第一源漏区111和第二源漏区113的有源柱110构成晶体管结构；沿第三方向X上，至少具有两个晶体管结构，两个晶体管结构电连接相同的位线130，使得两个晶体管共用位线130，并形成了平行于基底的方向X，且位于位线130两侧的电容结构140，使得本公开实施例在实现三维堆叠的同时，通过共用位线130能够缩小关键器件的尺寸，提高了半导体器件的性能以及半导体结构的稳定性。
在一些实施例中，电容结构140具有与有源柱110相同材料的半导体层102，半导体层102可以作为电容结构140的支撑柱，半导体结构可以形成一个晶体管对应一个电容结构(1T-1C)。电容结构140包括第一电极、第一介质层以及第二电极，第一介质层的材料可以包括氧化硅、氮化硅、高k材料的任意一种或者多种，高k材料可以包括氧化铪、氧化锆、氧化铝、氧化镧、氧化钛、氧化钽、氧化铌或钛酸锶。
在一些实施例中，第一金属接触层131以及第二金属接触层141分别用于降低位线130与有源柱110之间以及电容结构140与有源柱110的接触电阻，形成良好的欧姆接触；第一金属接触层131以及第二金属接触层141的材料为金属硅化物，金属硅化物层可以作为半导体与导电材料的连接桥梁，降低位线130与有源柱110之间以及电容结构140与有源柱110的接触电阻的，从而有利于降低半导体结构的串联电阻，减小RC延时，提高电路的速度。金属硅化物层的材料可以为硅化钛、硅化锆、硅化钽、硅化钨、硅化钯、硅化铂或者硅化钴。
在一些实施例中，半导体结构还包括：第二隔离层108以及绝缘层125，第二隔离层108以及绝缘层125位于字线120与位线130之间，第二隔离层108以及绝缘层125还位于字线与电容结构140之间，起到绝缘隔离的作用。第二隔离层108的材料可以为氮化硅、氧化硅或者其他高介电常数K的材料。绝缘层125的材料可以为氧化硅、碳化硅或者氮化硅。半导体结构还包括：介电层126，介电层126位于相邻的第一金属接触层131之间以及相邻的第二金属接触层141，介电层126还位于第二隔离层108、绝缘层125以及字线120的顶面，介电层126的材料可以为氧硅、氮化硅或者氮氧化硅。
在一些实施例中，半导体结构还包括栅介质层124，栅介质层124位于字线120与沟道区112的有源柱110之间。栅介质层124的材料可以为氧化硅、碳化硅、氮化硅或者其它高介电常数的材料，用于抑制短沟道效应，从而抑制隧穿漏电流等情况。
上述实施例是以第一方向为垂直基底表面的方向Z，第二方向为平行于基底表面的方向Y进行表述，本公开另一实施例还提供一种半导体结构，本公开另一实施例提供的半导体结构与前述实施例提供的半导体结构大致相同，主要区别包括第一方向为平行于基底表面的方向Y，第二方向为垂直基底表面的方向Z，即位线沿平行于基底表面的方向延伸，字线沿垂直基底表面的方向延伸。与上述实施例相同或相应的元件，不过多赘述。
在一些实施例中，第一方向为平行于基底表面的方向，第二方向为沿垂直于基底表面的方向，位线沿平行于基底表面的方向延伸，字线沿垂直于基底表面的方向延伸。沿垂直于基底表面的方向相邻的有源柱之间的间距小于沿平行于基底表面的方向相邻的有源柱之间的间距。沿平行于基底表面的方向相邻的第一导电层的间距与沿垂直于基底表面的方向相邻的第一导电层的间距的差值范围为5nm-20nm；沿平行于基底表面的方向上相邻的字线之间具有空气间隙，空气间隙沿垂直于基底表面的方向延伸，空气间隙的厚度范围为5nm～15nm。
本公开实施例提供的技术方案中，相邻的第一导电层121沿第一方向的间距大于相邻的第一导电层121沿第二方向的间距，形成第二导电层122的过程中，相同的反应条件下，间距较小的区域，可以快速形成沿第二方向延伸的字线120，相邻的晶体管之间的字线120连接良好，降低字线120的工艺复杂度同时避免沉积生长速率过快导致字线120内缺陷过大，从而影响字线120的电学性能，间距较大的区域形成空气间隙123或者形成相邻字线120之间的隔离层，降低相邻字线120之间的寄生电容影响。
相应地，本公开一实施例提供一种半导体结构的制备方法，可用于形成上述图1至图3所示的半导体结构。与上述实施例相同或相应的部分，以下将不做详细赘述。
图4～图24为本公开一实施例提供的半导体结构的制备方法中各步骤对应的结构示意图。
其中，图4至图17为本公开一实施例提供的半导体结构的制备方法中各步骤对应沿A-A’剖面的剖面结构示意图，图18至图24为本公开一实施例提供的半导体结构的制备方法中各步骤对应沿B-B’剖面的剖面结构示意图，以下将结合附图对本实施例提供的半导体结构的制备方法进行详细说明。
根据本公开一些实施例，参考图1～图24，本公开实施例另一方面还提供一种半导体结构的制备方法，包括：提供基底100；在基底100上形成沿第一方向和第二方向阵列排布的有源柱110，有源柱110包括沟道区112；形成沿第二方向延伸的字线120，字线120环绕沟道区112的有源柱110，字线120包括层叠的第一导电层121以及第二导电层122，沿第一方向相邻的第一导电层121之间的间距L1大于沿第二方向相邻的第一导电层121之间的间距L2；第一方向为垂直于基底100表面的方向Z或者平行于基底100表面的方向Y中的一者，第二方向为垂直于基底100表面的方向Z或者平行于基底100表面的方向Y中的另一者。
在一些实施例中，参考图4，第一方向为垂直于基底100表面的方向Z，第二方向为平行于基底100表面的方向Y。在基底100表面依次形成交替间隔排布的第一牺牲层101以及半导体层102；在远离基底100且最外侧的半导体层102顶面形成第一氧化层103以及保护层104。
在一些实施例中，第一牺牲层101的材料与半导体层102的材料具有不同的刻蚀比。第一牺牲层101的材料包括氮化硅、氮化钛、氮化铝、氮化镓或者氮化铟，第一氧化层103的材料为氧化硅。保护层104的材料包括氮化硅、氮化钛、氮化铝、氮化镓或者氮化铟。半导体层102用于后续作为有源柱。半导体层102的材料可以为掺杂的多晶硅或单晶硅、未掺杂的多晶硅、非晶硅或单晶硅以及非晶材料。
参考图18，图形化第一牺牲层101、半导体层102、第一氧化层103以及保护层104，形成第一凹槽105，第一凹槽105底部露出基底100。第一凹槽105可以用于作为沿平行于基底100表面方向Y相邻的晶体管的隔离区域。
具体地，沿B-B’(参考图1)剖面刻蚀第一牺牲层101、半导体层102、第一氧化层103、保护层104以及部分厚度的基底100形成第一凹槽105。沿平行于基底100表面的方向Y，第一凹槽105的宽度小于沿垂直于基底100表面的方向Z相邻的半导体层102之间的间距或者第一凹槽105的宽度小于第一牺牲层101的厚度，用于保证后续形成在相邻的半导体层102表面的第一导电层在垂直于基底100表面的方向Z以及平行于基底100表面的方向Y之间的间距不同。
参考图19，形成第二牺牲层106，第二牺牲层106填充满第一凹槽105(参考图18)。第二牺牲层106材料包括氧化物或者多晶硅，氧化物可以包括氧化硅、氧化铝或者氧化钛。
参考图5，刻蚀部分第一牺牲层101、第二牺牲层106、第一氧化层103以及保护层104，形成暴露基底100的第二凹槽，第二凹槽的延伸方向与第一凹槽的延伸方向相交，且第二凹槽的延伸方向与第一凹槽105的延伸方向均平行于基底表面。
具体地，第二凹槽的延伸方向为平行于基底100表面的方向Y，第一凹槽105的延伸方向为第三方向X。且第二凹槽的延伸方向与第一凹槽105的延伸方向相垂直。
继续参考图5，形成第一隔离层107以及第二隔离层108，第二隔离层108位于相邻的第一隔离层107之间，在同一工艺下，第一隔离层107的刻蚀速率与第二隔离层108的刻蚀速率不同；去除第一氧化层103以及保护层104。
参考图6以及图20，去除第一牺牲层101以及第二牺牲层106，形成沿垂直于基底100表面的方向Z以及沿平行于基底100表面的方向Y间隔排布的半导体层102。剩余的半导体层102作为有源柱。沿垂直于基底100表面的方向Z相邻的半导体层102之间的间距大于平行于基底100表面的方向Y相邻的半导体层102之间的间距。
在一些实施例中，可以采用湿法刻蚀工艺去除第一牺牲层101，湿法刻蚀工艺的刻蚀溶液为磷酸溶液。具体地，磷酸浓度20-98％，反应时间1-3600s，反应温度25-200℃。
参考图7以及图21，形成第二氧化层109，第二氧化层109位于基底100、半导体层102、第一隔离层107以及第二隔空层108暴露在外部的表面，第一隔离层107、第二隔离层108以及第二氧化层109共同构成隔离层114，即隔离层114位于基底100表面且位于相邻的半导体层102之间。第二氧化层109的材料可以为氧化硅。
参考图8～图14以及图22～图24，形成字线的工艺步骤包括：在半导体层102表面形成第一导电层121，第一导电层121环绕部分半导体层102；在第一导电层121的表面选择性生长形成第二导电层122，第二导电层122连接平行于基底100表面方向Y上排布的多个半导体层102，且沿垂直于基底100表面的方向Z相邻的第二导电层122之间形成有空气间隙123。
参考图8，去除部分宽度隔离层114以暴露有源柱的沟道区的表面，具体地，去除位于相邻第一隔离层107之间的第二氧化层109，暴露出半导体层102。
在一些实施例中，对暴露的半导体层102进行平滑处理，使有源柱沿B-B’剖面的形状为椭圆形或者近视椭圆形，可以减少有源柱的表面损伤，降低有源柱的表面缺陷，有利于降低有源柱与后续形成的字线之间的阻抗。在另一些实施例中，可以不对有源柱进行圆滑处理。
参考图9以及图22，在有源柱表面以及隔离层114的侧面形成导电膜116。在半导体层102以及第一隔离层107表面形成层叠的栅介质层124以及导电膜116。
参考图10以及图23，形成填充层117，填充层117位于相邻的导电膜116之间。填充层117的材料可以为氧化硅。
参考图11，图形化部分宽度的隔离层114，暴露出导电膜116的侧面。图形化部分宽度的隔离层114包括：去除位于导电膜116侧面的第一隔离层107。
参考图11～图13以及图24，刻蚀位于隔离层114侧面的导电膜116直至露出填充层117侧面，剩余的导电膜116作为第一导电层121；去除填充层117。
参考图15及图3，形成第二导电层122以及空气间隙123，第二导电层122位于第一导电层121的表面，第一导电层121以及第二导电层122共同构成字线120，空气间隙123形成于相邻的字线120之间。
在一些实施例中，第一导电层121的材料为氮化钛，第二导电层122的材料为钼。采用原子层沉积技术形成第二导电层122，形成第二导电层122的工艺条件包括：采用二氯二氧化钼MoO2Cl2或者五氯化钼MoCl5作为前驱体材料，采用氨气或氢气作为辅助反应气体，反应温度为450℃-600℃。二氯二氧化钼MoO2Cl2或者五氯化钼MoCl5在氮化钛表面具有较高的沉积率，而在二氧化硅和硅的表面有较小的沉积率，即采用二氯二氧化钼MoO2Cl2或者五氯化钼MoCl5作为前驱体材料在氮化钛表面具有较高的选择性沉积，使得形成的第二导电层122具有较小的缺陷，从而具有良好的电学性能以及结构性能。此外，与常规形成第二导电层122的工艺相比，采用第二导电层122的材料为钼以及第一导电层121的材料为氮化钛可以降低形成第二导电层122的工艺难度，且第二导电层122形成与第一导电层121，无需定义第二导电层的位置以避免相邻的第二导电层之间电连接的问题，减少形成字线120的工艺步骤以及工艺难度。
参考图16，去除剩余的第一隔离层107，暴露出半导体层102表面。
参考图17，形成第一金属接触层131以及第二金属接触层141，位于第一金属接触层131以及第二金属接触层141之间的半导体层102作为有源柱110，与第一金属接触层131相接触的区域定义为有源柱110的第一源漏区111，字线120环绕的半导体层102定义为有源柱110的沟道区112，与第二金属接触层141相接触的区域定义为有源柱110的第二源漏区113。
在一些实施例中，形成第一金属接触层131的同时，形成第二金属接触层141，在同一制备工艺形成第一金属接触层131以及第二金属接触层141可以简化半导体结构的制备工艺步骤，也可以降低生产成本。第一金属接触层131可以通过先形成金属层，然后高温退火使部分半导体层转化为第一金属接触层131；或者，向部分半导体层进行离子注入工艺，然后高温退火形成第一金属接触层131。
继续参考图17，形成介电层126，介电层126位于沿垂直于基底100表面的方向Z，相邻的第一金属接触层131之间以及相邻的第二金属接触层141之间，介电层126还位于第二隔离层108、绝缘层125以及字线120的顶面。
参考图1～图3，形成沿第一方向延伸的位线130，第一方向为垂直基底100表面的方向Z，位线130通过第一金属接触层131与第一源漏区111的有源柱110电连接。位线130的形成步骤具体地，去除位于介电层126一侧的第二氧化层109以及半导体层102形成第三凹槽。在第三凹槽中沉积导电材料，刻蚀去除部分导电材料，在第三凹槽中形成垂直于基底100表面的位线130。同时在剩余的第三凹槽内部形成第三隔离层，第三隔离层位于相邻的位线之间。导电材料可以为钨、铜、钼以及银等金属或者多晶硅。
继续参考图1～图3，形成电容结构140，电容结构140通过第二金属接触层141与第二源漏区113的有源柱110电连接，电容结构140环绕半导体层102。电容结构140与有源柱110一一对应，即存储单元可以包括具有1T-1C(1个晶体管-1个电容器)结构的三维(3D)DRAM的存储单元，相邻的电容结构140之间具有第四隔离层。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：
基底；
有源柱，所述有源柱位于所述基底上且沿第一方向和第二方向阵列排布，所述有源柱包括沟道区；
沿第二方向延伸的字线，所述字线环绕沟道区的有源柱，所述字线包括层叠的第一导电层以及第二导电层，沿所述第一方向相邻的所述第一导电层之间的间距大于沿所述第二方向相邻的所述第一导电层之间的间距；
所述第一方向为垂直于所述基底表面的方向或者平行于所述基底表面的方向中的一者，所述第二方向为垂直于所述基底表面的方向或者平行于所述基底表面的方向中的另一者。
2.根据权利要求1所述的半导体结构，其特征在于，沿所述第一方向上相邻的所述字线之间具有空气间隙，所述空气间隙沿所述第二方向延伸。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层环绕所述有源柱的沟道区，所述第二导电层形成于所述第一导电层的表面且连接第二方向上排布的多个所述有源柱。
4.根据权利要求2所述的半导体结构，其特征在于，沿所述第一方向相邻的所述第一导电层的间距与沿所述第二方向相邻的所述第一导电层的间距的差值范围为5nm-20nm；沿所述第一方向，所述空气间隙的厚度范围为5nm-15nm。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一方向为垂直于所述基底表面的方向，沿垂直于所述基底表面的方向相邻的所述有源柱之间的间距大于沿平行于所述基底表面的方向相邻的有源柱之间的间距。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一方向为平行于所述基底表面的方向，沿垂直于所述基底表面的方向相邻的所述有源柱之间的间距小于沿平行于所述基底表面的方向相邻的有源柱之间的间距。
7.根据权利要求1所述的半导体结构，其特征在于，所述有源柱还包括位于所述沟道区两侧的第一源漏区和第二源漏区，所述半导体结构还包括：
沿所述第一方向延伸的位线，所述位线与所述第一源漏区的有源柱连接；
电容结构，所述电容结构位于所述基底上，所述电容结构与第二源漏区的有源柱连接；第一金属接触层以及第二金属接触层，所述第一金属接触层位于所述有源柱与位线之间，所述第二金属接触层位于所述有源柱与电容结构之间。
8.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
在所述基底上形成沿第一方向和第二方向阵列排布的有源柱，所述有源柱包括沟道区；形成沿第二方向延伸的字线，所述字线环绕沟道区的有源柱，所述字线包括层叠的第一导电层以及第二导电层，
沿所述第一方向相邻的所述第一导电层之间的间距大于沿所述第二方向相邻的所述第一导电层之间的间距；
所述第一方向为垂直于所述基底表面的方向或者平行于所述基底表面的方向中的一者，所述第二方向为垂直于所述基底表面的方向或者平行于所述基底表面的方向中的另一者。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述第一方向为垂直于所述基底表面的方向；所述方法还包括：形成隔离层，所述隔离层位于所述基底表面且位于相邻的有源柱之间，沿垂直于所述基底表面的方向相邻的所述有源柱之间的间距大于平行于所述基底表面的方向相邻的有源柱之间的间距；
形成所述字线的工艺步骤包括：在所述有源柱表面形成第一导电层，所述第一导电层环绕所述有源柱的沟道区；在所述第一导电层的表面选择性生长形成第二导电层，所述第二导电层连接第二方向上排布的多个有源柱，且沿垂直于所述基底表面的方向相邻的所述第二导电层之间形成有空气间隙。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述有源柱还包括位于所述沟道区两侧的第一源漏区和第二源漏区，形成所述第一导电层的工艺步骤包括：
去除部分宽度隔离层以暴露所述有源柱的沟道区的表面；
在所述有源柱表面以及隔离层的侧面形成导电膜；
形成填充层，所述填充层位于相邻的所述导电膜之间；
图形化部分宽度的隔离层，暴露出所述导电膜的侧面；
刻蚀位于所述隔离层侧面的导电膜直至露出所述填充层侧面，剩余的所述导电膜作为所述第一导电层。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述隔离层包括第一隔离层以及第二隔离层，所述第二隔离层位于相邻的第一隔离层之间，在同一工艺下，所述第一隔离层的刻蚀速率与第二隔离层的刻蚀速率不同；图形化部分宽度的隔离层包括：去除位于所述导电膜侧面的所述第一隔离层。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，在形成所述字线之后，还包括：
去除所述第一隔离层；
形成第一金属接触层以及第二金属接触层，第一金属接触层位于有源柱与位线之间，第二金属接触层位于所述第二源漏区的有源柱的侧面。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，形成所述第一金属接触层的同时，形成所述第二金属接触层。
14.根据权利要求9所述的半导体结构的制备方法，其特征在于，形成所述有源柱的工艺步骤包括：
在所述基底表面依次形成间隔排布的第一牺牲层以及半导体层；
图形化部分区域的所述第一牺牲层以及半导体层，形成第一凹槽，所述第一凹槽底部露出所述基底，所述第一凹槽的宽度小于所述第一牺牲层的厚度；
在所述第一凹槽中形成第二牺牲层；
去除所述第一牺牲层，剩余的所述半导体层作为所述有源柱。
15.根据权利要求8或9所述的半导体结构的制备方法，其特征在于，所述第一导电层的材料为氮化钛，所述第二导电层的材料为钼。
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，采用原子层沉积技术形成第二导电层，形成第二导电层的工艺条件包括：采用二氯二氧化钼MoO2Cl2或者五氯化钼MoCl5作为前驱体材料，采用氨气或氢气作为辅助反应气体，反应温度为450℃-600℃。
CN202210975462.XA 2022-08-15 2022-08-15 半导体结构及制备方法 Pending CN115332347A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210975462.XA CN115332347A (zh) 2022-08-15 2022-08-15 半导体结构及制备方法
PCT/CN2023/098691 WO2024037135A1 (zh) 2022-08-15 2023-06-06 半导体结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210975462.XA CN115332347A (zh) 2022-08-15 2022-08-15 半导体结构及制备方法

Publications (1)

Publication Number Publication Date
CN115332347A true CN115332347A (zh) 2022-11-11

Family

ID=83923636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210975462.XA Pending CN115332347A (zh) 2022-08-15 2022-08-15 半导体结构及制备方法

Country Status (2)

Country Link
CN (1) CN115332347A (zh)
WO (1) WO2024037135A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210391332A1 (en) * 2020-04-27 2021-12-16 Changxin Memory Technologies, Inc. Semiconductor structure, method for forming semiconductor structure and memory
CN116367539A (zh) * 2023-04-20 2023-06-30 北京超弦存储器研究院 半导体器件、存储器及其制备方法、电子设备
WO2024037135A1 (zh) * 2022-08-15 2024-02-22 长鑫存储技术有限公司 半导体结构及制备方法
WO2024109158A1 (zh) * 2022-11-21 2024-05-30 长鑫存储技术有限公司 三维半导体结构及其形成方法
WO2024145969A1 (zh) * 2023-01-06 2024-07-11 长鑫存储技术有限公司 半导体结构及其制备方法、存储结构
WO2024198036A1 (zh) * 2023-03-30 2024-10-03 长鑫存储技术有限公司 半导体结构、半导体形成方法及存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US10388732B1 (en) * 2018-05-30 2019-08-20 Globalfoundries Inc. Nanosheet field-effect transistors including a two-dimensional semiconducting material
KR20220003270A (ko) * 2020-07-01 2022-01-10 에스케이하이닉스 주식회사 메모리 장치
KR20220031366A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 전계 효과 트랜지스터 및 전계 효과 트랜지스터의 제조 방법
CN114864503A (zh) * 2022-05-19 2022-08-05 长鑫存储技术有限公司 存储结构及其制备方法、半导体结构
CN115036274A (zh) * 2022-06-10 2022-09-09 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
CN115332347A (zh) * 2022-08-15 2022-11-11 长鑫存储技术有限公司 半导体结构及制备方法
CN115411040A (zh) * 2022-09-05 2022-11-29 长鑫存储技术有限公司 半导体结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210391332A1 (en) * 2020-04-27 2021-12-16 Changxin Memory Technologies, Inc. Semiconductor structure, method for forming semiconductor structure and memory
US12108591B2 (en) * 2020-04-27 2024-10-01 Changxin Memory Technologies, Inc. Semiconductor structure, method for forming semiconductor structure and memory
WO2024037135A1 (zh) * 2022-08-15 2024-02-22 长鑫存储技术有限公司 半导体结构及制备方法
WO2024109158A1 (zh) * 2022-11-21 2024-05-30 长鑫存储技术有限公司 三维半导体结构及其形成方法
WO2024145969A1 (zh) * 2023-01-06 2024-07-11 长鑫存储技术有限公司 半导体结构及其制备方法、存储结构
WO2024198036A1 (zh) * 2023-03-30 2024-10-03 长鑫存储技术有限公司 半导体结构、半导体形成方法及存储器
CN116367539A (zh) * 2023-04-20 2023-06-30 北京超弦存储器研究院 半导体器件、存储器及其制备方法、电子设备
CN116367539B (zh) * 2023-04-20 2024-01-19 北京超弦存储器研究院 半导体器件、存储器及其制备方法、电子设备

Also Published As

Publication number Publication date
WO2024037135A1 (zh) 2024-02-22

Similar Documents

Publication Publication Date Title
CN115332347A (zh) 半导体结构及制备方法
CN211719592U (zh) 半导体结构和存储器
WO2023216402A1 (zh) 半导体结构及制备方法
CN115064494A (zh) 半导体结构及制备方法
US12082419B2 (en) Semiconductor structure and forming method therefor, and memory and forming method therefor
CN115064538A (zh) 半导体结构及半导体结构的制备方法
CN115411040A (zh) 半导体结构
US20230020232A1 (en) Semiconductor structure and formation method thereof
CN114725106A (zh) 半导体结构及半导体结构的制备方法、存储器
US20230397399A1 (en) Semiconductor structure and manufacturing method thereof
CN115605022A (zh) 半导体结构及其制造方法
US8697502B2 (en) Method for forming semiconductor device
CN115332320A (zh) 半导体结构及其形成方法
CN115295551A (zh) 半导体结构及其形成方法
US20240120382A1 (en) Storage device, method for manufacturing the same, and electronic apparatus including storage device
CN113192965A (zh) 存储器装置
US20230363140A1 (en) Semiconductor structure and manufacturing method thereof
US20230011180A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
CN116033747A (zh) 半导体结构及其形成方法
CN114927523A (zh) 半导体结构及半导体结构的制备方法
KR20230016875A (ko) 반도체 장치 및 그 제조 방법
US20240049441A1 (en) Semiconductor device
US20240135986A1 (en) Storage device, method for manufacturing the same, and electronic device including storage device
WO2023133993A1 (zh) 半导体结构及半导体结构的制备方法
US20240196594A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination