CN106124829A - 场效应晶体管寄生电阻和沟道参数的提取方法 - Google Patents

场效应晶体管寄生电阻和沟道参数的提取方法 Download PDF

Info

Publication number
CN106124829A
CN106124829A CN201610506126.5A CN201610506126A CN106124829A CN 106124829 A CN106124829 A CN 106124829A CN 201610506126 A CN201610506126 A CN 201610506126A CN 106124829 A CN106124829 A CN 106124829A
Authority
CN
China
Prior art keywords
voltage
drain
source
effect transistor
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610506126.5A
Other languages
English (en)
Other versions
CN106124829B (zh
Inventor
陈勇波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201610506126.5A priority Critical patent/CN106124829B/zh
Publication of CN106124829A publication Critical patent/CN106124829A/zh
Application granted granted Critical
Publication of CN106124829B publication Critical patent/CN106124829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种场效应晶体管寄生电阻和沟道参数的提取方法,其包括以下步骤:将场效应晶体管的漏极开路、源极接地后在栅极施加正向偏置电压,以获得栅源电压与栅源电流的关系式以及漏源电压与栅源电流的第一关系式;保持场效应晶体管的漏极开路、源极接地,在漏极注入恒定直流电流,以获得漏源电压与栅源电流的第二关系式;将场效应晶体管的源极开路、漏极接地后在栅极施加正向偏置电压,以获得栅漏电压与栅漏电流的关系式以及源漏电压与栅漏电流的关系式;对获得的所有关系式进行方程式数值求解得到场效应晶体管的寄生电阻、沟道电阻和夹断电压。通过上述方式,本发明能够简化提取过程,提高提取结果精度以及降低成本。

Description

场效应晶体管寄生电阻和沟道参数的提取方法
技术领域
本发明涉及半导体集成电路制造技术领域,特别是涉及一种场效应晶体管寄生电阻和沟道参数的提取方法。
背景技术
场效应晶体管(FET)的寄生电阻是指FET的三个电极(源极、漏极和栅极)的寄生电阻,分别表示为Rs、Rd和Rg,它们主要受电极金属损耗、欧姆接触等因素影响。FET的寄生电阻的大小可以反映半导体工艺制程的优劣,在制造过程中一般需要尽量减小它们;同时,寄生电阻(特别是源极寄生电阻Rs)的提取是FET器件小信号建模中最关键也是最难的步骤,它们的提取精度,直接影响到FET其它参数的提取精度。
FET的沟道电阻(Rch)和夹断电压(Vth)是FET两个关键的沟道参数,Rch是指FET的本征部分沟道载流子引起的电阻,Vth是沟道开启时对应的栅极电压,它们随沟道载流子浓度、载流子迁移率等变化,可用于评估FET外延质量以及栅极工艺的优劣。因此,FET的寄生电阻和沟道参数的精确提取,可以直接反映FET关键工艺制程和外延质量,也是FET器件准确建模的前提。
然而,传统的寄生电阻提取方法,存在提取流程复杂(如Lee法)、提取精度不高(如Yang-Long法)或者需要昂贵的测试设备(如Cold-FET法)等缺点。
发明内容
本发明主要解决的技术问题是提供一种场效应晶体管寄生电阻和沟道参数的提取方法,能够简化提取过程,提高提取结果精度以及降低成本。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种场效应晶体管寄生电阻和沟道参数的提取方法,包括以下步骤:将场效应晶体管的漏极开路、源极接地后在栅极施加正向偏置电压,对场效应晶体管进行电压电流测试以获得栅源电压与栅源电流的关系式以及漏源电压与栅源电流的第一关系式;保持场效应晶体管的漏极开路、源极接地,在漏极注入恒定直流电流,对场效应晶体管进行电压电流测试以获得漏源电压与栅源电流的第二关系式;将场效应晶体管的源极开路、漏极接地后在栅极施加正向偏置电压,对场效应晶体管进行电压电流测试以获得栅漏电压与栅漏电流的关系式以及源漏电压与栅漏电流的关系式;对栅源电压与栅源电流的关系式、漏源电压与栅源电流的第一关系式、漏源电压与栅源电流的第二关系式、栅漏电压与栅漏电流的关系式和源漏电压与栅漏电流的关系式进行方程式数值求解得到场效应晶体管的寄生电阻、沟道电阻和夹断电压。
优选地,所述栅源电压与栅源电流的关系式为栅源电压与栅源电流的伏安特性曲线的斜率。
优选地,所述正向偏置电压大于1V。
优选地,所述漏源电压与栅源电流的第二关系式为在恒定直流电流下的漏源电压与栅源电流的伏安特性曲线。
优选地,所述栅漏电压与栅漏电流的关系式为栅漏电压与栅漏电流的伏安特性曲线的斜率。
优选地,所述源漏电压与栅漏电流的关系式为源漏电压与栅漏电流的伏安特性曲线。
优选地,所述正向偏置电压和恒定直流电流采用半导体参数分析仪或者电流电压计施加。
区别于现有技术的情况,本发明的有益效果是:可同时提取寄生电阻以及沟道电阻和夹断电压,提取流程简单高效,仅需一台半导体参数分析仪或简单的电流电压计即可完成测试,避免了昂贵的测试设备和复杂的提取流程,并且提取结果精度较高,可以真实反映FET关键工艺制程和外延质量的优劣,也为FET器件建模提供了良好的参数初值。
附图说明
图1是本发明实施例场效应晶体管寄生电阻和沟道参数的提取方法的流程示意图。
图2是漏极开路时电压电流测试系统示意图。
图3是漏极开路时漏源电压与栅源电流的伏安特性曲线示意图。
图4是源极开路时电压电流测试系统示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,是本发明实施例场效应晶体管寄生电阻和沟道参数的提取方法的流程示意图。本发明实施例的提取方法包括以下步骤:
S1:将场效应晶体管的漏极开路、源极接地后在栅极施加正向偏置电压,对场效应晶体管进行电压电流测试以获得栅源电压与栅源电流的关系式以及漏源电压与栅源电流的第一关系式。
其中,栅源电压与栅源电流的关系式为栅源电压与栅源电流的伏安特性曲线的斜率。具体而言,将场效应晶体管的漏极开路、源极接地后,场效应晶体管等效为一个肖特基二极管,电压电流测试系统如图2所示。此时,可以采用半导体参数分析仪或者电流电压计在栅极上施加一个正向偏置电压。由图2中所示的电压电流关系以及肖特基二极管的电流公式,可以得到栅源电压与栅源电流的伏安特性曲线的斜率为:
R s S = dV g s dI g s = R g + R s + α g ( i ) · R c h + n k T qI g s - - - ( 1 )
式中,Vgs为栅源电压,Igs为栅源电流,n为二极管理想因子,T为温度,q为单位电荷量,Rch为栅极零偏置时的沟道电阻,αg(i)为与栅极电流相关的变量,用于表示栅极电流Ig对沟道电阻的影响。其中:
i = I g R c h nV t h - - - ( 2 )
式中,Vth为器件的夹断电压。
在本实施例中,正向偏置电压大于1V,使得栅极肖特基二极管正向开启,从而使得测量到的栅源电流Igs的值较大,避免测量微小栅电流引入误差。通常来说,需满足i≥15。此时:
α g ( i ) = 1 i - - - ( 3 )
在栅极施加正向偏置电压时,可以得到未引入漏极电流时的漏源电压Vds与栅源电流Igs的第一关系式:
V d s = I g s R s o p e n = I g s · ( R s + α ( i ) · R c h ) - - - ( 4 )
式中,为测得的漏极到源极的电阻,可以由漏源电压Vds与栅源电流Igs关系曲线的斜率得到;α(i)同样为与栅极电流相关的变量,当i≥15时,
α ( i ) = 2 i l n ( i + 2 π ) - - - ( 5 )
需要注意的是,不论场效应晶体管为何种类型,选取的栅源电压Vgs的大小虽然略有区别,但都应满足i≥15。
S2:保持场效应晶体管的漏极开路、源极接地,在漏极注入恒定直流电流,对场效应晶体管进行电压电流测试以获得漏源电压与栅源电流的第二关系式。
其中,漏源电压与栅源电流的第二关系式为在恒定直流电流下的漏源电压与栅源电流的伏安特性曲线。
具体而言,可以采用半导体参数分析仪或者电流电压计在漏极恒定直流电流Ids。为保证注入的Ids对FET沟道的影响可以忽略,一般要求Ids<<Igs。在本实施例中,选取
这样,在式(4)的基础上引入恒定直流电流Ids的影响后,漏源电压Vds与栅源电流Igs的伏安特性曲线可以表示为:
Vds=(Rd+Rs+Rch)·Ids+(Rs+α(i)·Rch)·Igs (6)
在恒定直流电流Ids恒定的条件下,漏源电压Vds与栅源电流Igs的伏安特性曲线如图3所示。该曲线的斜率即为Rs+α(i)·Rch,记录该曲线的延长线与恒定直流电流Igs=0的交点的值,并用该值除以恒定直流电流Ids得到:
Rtotal=Rd+Rs+Rch (7)
S3:将场效应晶体管的源极开路、漏极接地后在栅极施加正向偏置电压,对场效应晶体管进行电压电流测试以获得栅漏电压与栅漏电流的关系式以及源漏电压与栅漏电流的关系式。
其中,栅漏电压与栅漏电流的关系式为栅漏电压与栅漏电流的伏安特性曲线的斜率。源漏电压与栅漏电流的关系式为源漏电压与栅漏电流的伏安特性曲线。
具体而言,本步骤为步骤S1的对偶形式,将场效应晶体管的源极开路、漏极接地后,同样场效应晶体管等效为一个肖特基二极管,电压电流测试系统如图4所示。由图4中所示的电压电流关系以及肖特基二极管的电流公式,可以得到栅漏电压Vgd与栅漏电流Igd的关系式以及源漏电压Vsd与栅漏电流Igd的关系式为:
R d D = dV g d dI g d = R g + R d + α g ( i ) · R c h + n k T qI g d - - - ( 8 )
V s d = I g d R d o p e n = I g d · ( R d + α ( i ) · R c h ) - - - ( 9 )
同样的,本步骤中施加的正向偏置电压大于1V,使得栅极肖特基二极管正向开启,从而使得测量Igd的值较大,满足i≥15。
S4:对栅源电压与栅源电流的关系式、漏源电压与栅源电流的第一关系式、漏源电压与栅源电流的第二关系式、栅漏电压与栅漏电流的关系式和源漏电压与栅漏电流的关系式进行方程式数值求解得到场效应晶体管的寄生电阻、沟道电阻和夹断电压。
其中,将对步骤S1~S3的测试结果做数据处理,在上述步骤中,共有9个未知数或中间变量(分别为Rs、Rd、Rg、Rch、Vth、i、αg(i)、α(i)、Rtotal),联立(1)~(9)式,采用数值求解的方法,就可以得到场效应晶体管的寄生电阻、沟道电阻和夹断电压的最终值。
通过上述方式,本发明实施例的提取方法可以同时提取寄生电阻、栅极零偏时的沟道电阻以及沟道夹断电压,提取过程简单高效,而且仅需一台半导体参数分析仪或简单的电流电压计即可完成测试,避免了昂贵的测试设备和复杂的提取流程,而且提取结果精度较高。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,包括以下步骤:
将场效应晶体管的漏极开路、源极接地后在栅极施加正向偏置电压,对场效应晶体管进行电压电流测试以获得栅源电压与栅源电流的关系式以及漏源电压与栅源电流的第一关系式;
保持场效应晶体管的漏极开路、源极接地,在漏极注入恒定直流电流,对场效应晶体管进行电压电流测试以获得漏源电压与栅源电流的第二关系式;
将场效应晶体管的源极开路、漏极接地后在栅极施加正向偏置电压,对场效应晶体管进行电压电流测试以获得栅漏电压与栅漏电流的关系式以及源漏电压与栅漏电流的关系式;
对栅源电压与栅源电流的关系式、漏源电压与栅源电流的第一关系式、漏源电压与栅源电流的第二关系式、栅漏电压与栅漏电流的关系式和源漏电压与栅漏电流的关系式进行方程式数值求解得到场效应晶体管的寄生电阻、沟道电阻和夹断电压。
2.根据权利要求1所述的场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,所述栅源电压与栅源电流的关系式为栅源电压与栅源电流的伏安特性曲线的斜率。
3.根据权利要求1所述的场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,所述正向偏置电压大于1V。
4.根据权利要求1所述的场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,所述漏源电压与栅源电流的第二关系式为在恒定直流电流下的漏源电压与栅源电流的伏安特性曲线。
5.根据权利要求1所述的场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,所述栅漏电压与栅漏电流的关系式为栅漏电压与栅漏电流的伏安特性曲线的斜率。
6.根据权利要求1所述的场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,所述源漏电压与栅漏电流的关系式为源漏电压与栅漏电流的伏安特性曲线。
7.根据权利要求1所述的场效应晶体管寄生电阻和沟道参数的提取方法,其特征在于,所述正向偏置电压和恒定直流电流采用半导体参数分析仪或者电流电压计施加。
CN201610506126.5A 2016-06-29 2016-06-29 场效应晶体管寄生电阻和沟道参数的提取方法 Active CN106124829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610506126.5A CN106124829B (zh) 2016-06-29 2016-06-29 场效应晶体管寄生电阻和沟道参数的提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610506126.5A CN106124829B (zh) 2016-06-29 2016-06-29 场效应晶体管寄生电阻和沟道参数的提取方法

Publications (2)

Publication Number Publication Date
CN106124829A true CN106124829A (zh) 2016-11-16
CN106124829B CN106124829B (zh) 2018-12-18

Family

ID=57468567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610506126.5A Active CN106124829B (zh) 2016-06-29 2016-06-29 场效应晶体管寄生电阻和沟道参数的提取方法

Country Status (1)

Country Link
CN (1) CN106124829B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896307A (zh) * 2017-01-18 2017-06-27 浙江大学 一种碳化硅mosfet导通电阻特性的建模方法
CN107918708A (zh) * 2017-11-15 2018-04-17 成都海威华芯科技有限公司 一种GaN HEMT器件寄生参数的提取方法
CN109143015A (zh) * 2018-07-19 2019-01-04 北京顿思集成电路设计有限责任公司 半导体器件寄生电阻获取方法
CN109884495A (zh) * 2019-04-09 2019-06-14 浙江大学 一种晶体管弹道输运效率的准确提取与预测方法
CN110865112A (zh) * 2019-11-18 2020-03-06 浙江大学 一种用于场效应传感器的跨阻型读出电路及读出方法
CN111737937A (zh) * 2020-07-16 2020-10-02 杰华特微电子(杭州)有限公司 半导体器件建模方法
CN111931446A (zh) * 2020-09-24 2020-11-13 中天弘宇集成电路有限责任公司 建模方法
CN113702824A (zh) * 2021-09-18 2021-11-26 大连芯冠科技有限公司 一种阈值电压为负的开关器件的阈值电压测试方法及系统
CN114690823A (zh) * 2020-12-25 2022-07-01 圣邦微电子(北京)股份有限公司 电源监控芯片的输出级电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1123644A (ja) * 1997-07-03 1999-01-29 Nec Corp Fetの寄生抵抗の算出方法
CN102707227A (zh) * 2012-05-17 2012-10-03 深港产学研基地 一种场效应晶体管阈值电压提取方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1123644A (ja) * 1997-07-03 1999-01-29 Nec Corp Fetの寄生抵抗の算出方法
CN102707227A (zh) * 2012-05-17 2012-10-03 深港产学研基地 一种场效应晶体管阈值电压提取方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.M. KIM等: "Modeling and extraction of gate bias-dependent parasitic source and drain resistances in MOSFETs", 《SOLID-STATE ELECTRONICS》 *
储明等: "纳米MOSFET寄生电阻模型分析", 《电脑知识与技术》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896307B (zh) * 2017-01-18 2019-05-21 浙江大学 一种碳化硅mosfet导通电阻特性的建模方法
CN106896307A (zh) * 2017-01-18 2017-06-27 浙江大学 一种碳化硅mosfet导通电阻特性的建模方法
CN107918708A (zh) * 2017-11-15 2018-04-17 成都海威华芯科技有限公司 一种GaN HEMT器件寄生参数的提取方法
CN109143015A (zh) * 2018-07-19 2019-01-04 北京顿思集成电路设计有限责任公司 半导体器件寄生电阻获取方法
CN109884495A (zh) * 2019-04-09 2019-06-14 浙江大学 一种晶体管弹道输运效率的准确提取与预测方法
CN110865112B (zh) * 2019-11-18 2021-04-02 浙江大学 一种用于场效应传感器的跨阻型读出电路及读出方法
CN110865112A (zh) * 2019-11-18 2020-03-06 浙江大学 一种用于场效应传感器的跨阻型读出电路及读出方法
CN111737937A (zh) * 2020-07-16 2020-10-02 杰华特微电子(杭州)有限公司 半导体器件建模方法
CN111737937B (zh) * 2020-07-16 2023-06-23 杰华特微电子股份有限公司 半导体器件建模方法
CN111931446B (zh) * 2020-09-24 2021-01-01 中天弘宇集成电路有限责任公司 建模方法
US11176298B1 (en) 2020-09-24 2021-11-16 China Flash Co., Ltd. Method for modeling
TWI748886B (zh) * 2020-09-24 2021-12-01 大陸商中天弘宇集成電路有限責任公司 建模方法
CN111931446A (zh) * 2020-09-24 2020-11-13 中天弘宇集成电路有限责任公司 建模方法
CN114690823A (zh) * 2020-12-25 2022-07-01 圣邦微电子(北京)股份有限公司 电源监控芯片的输出级电路
CN113702824A (zh) * 2021-09-18 2021-11-26 大连芯冠科技有限公司 一种阈值电压为负的开关器件的阈值电压测试方法及系统
CN113702824B (zh) * 2021-09-18 2024-04-12 润新微电子(大连)有限公司 一种阈值电压为负的开关器件的阈值电压测试方法及系统

Also Published As

Publication number Publication date
CN106124829B (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN106124829A (zh) 场效应晶体管寄生电阻和沟道参数的提取方法
CN103617319B (zh) 一种iii‑v族mosfet的小信号模型参数直接提取方法
CN102707227B (zh) 一种场效应晶体管阈值电压提取方法
CN105468828A (zh) 一种ⅲ-ⅴ族hemt表面势基集约型模型的建模方法
CN107609269A (zh) 一种随偏置缩放的晶体管噪声模型建立方法
CN107944088A (zh) 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN102692543A (zh) 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法
CN102353885A (zh) 一种绝缘体上硅场效应晶体管热阻提取方法
CN102968538A (zh) Mos晶体管psp失配模型的建模方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN109188236A (zh) 一种mos管的阈值电压检测方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN102109570B (zh) 多偏置下场效应晶体管栅源电容的测量方法
CN101571884A (zh) Mosfet bsim3热载流子注入可靠性模型的建模方法
TWI687697B (zh) 一種mos電晶體之接點電阻的計測方法
KR20090065246A (ko) 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치
Cerdeira et al. Full capacitance model, considering the specifics of amorphous oxide semiconductor thin film transistors structures
CN105528486B (zh) 一种场效应晶体管源漏电阻的提取方法
CN102799697A (zh) 一种低温cmos建模方法
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
Lee et al. Extraction of interface trap density through synchronized optical charge pumping in gate-all-around MOSFETs
Zárate-Rincón et al. Impact of multi-finger geometry on the extrinsic parasitic resistances of microwave MOSFETs
Ghittorelli et al. Physical-based analytical model of flexible a-IGZO TFTs accounting for both charge injection and transport
CN102194691A (zh) 多栅结构mosfet模型的建模方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant