CN111931446B - 建模方法 - Google Patents

建模方法 Download PDF

Info

Publication number
CN111931446B
CN111931446B CN202011013291.XA CN202011013291A CN111931446B CN 111931446 B CN111931446 B CN 111931446B CN 202011013291 A CN202011013291 A CN 202011013291A CN 111931446 B CN111931446 B CN 111931446B
Authority
CN
China
Prior art keywords
voltage
model parameters
electrode
test structure
modeling method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011013291.XA
Other languages
English (en)
Other versions
CN111931446A (zh
Inventor
聂虹
吴克
苏香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Priority to CN202011013291.XA priority Critical patent/CN111931446B/zh
Publication of CN111931446A publication Critical patent/CN111931446A/zh
Application granted granted Critical
Publication of CN111931446B publication Critical patent/CN111931446B/zh
Priority to TW110107395A priority patent/TWI748886B/zh
Priority to US17/221,265 priority patent/US11176298B1/en
Priority to JP2021069035A priority patent/JP6961117B1/ja
Priority to KR1020210055481A priority patent/KR102327384B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种建模方法，包括：S1）设计具有源极、漏极、栅极的测试结构，并对测试结构进行测试，得到测试数据；S2）根据所述测试数据提取模型参数；S3）基于源漏电压与漏电流的关系对所述模型参数的物理特性的合理性进行验证，验证合格则建立模型文件并执行步骤S4），验证不合格则返回步骤S2）调整模型参数，直至验证合格；S4）对所述模型文件进行质量保证检查，若检查合格则建模完成，若检查不合格则返回步骤S2）调整模型参数，直至检查合格。本发明在提取模型参数后进行物理合理性验证，能快速检验模型参数是否错误并及时有效的调整模型参数，比传统建模流程更高效和找准问题所在点，可大大加快项目的进度，节约研发成本。

Description

建模方法
技术领域
本发明涉及集成电路设计领域，特别是涉及一种建模方法。
背景技术
闪存存储器(Flash Memory)，近期来受市场环境影响，有更多增量需求，尤其是NOR Flash市场前景广阔，特别是应用于智能手机屏幕、可穿戴设备、智能汽车电子以及5G基站等。Flash SPICE模型可以为电路设计人员提供精准的器件级别模型仿真程序，既能真实反映代工厂工艺制造的电性特征，也能提高仿真结果的可靠性和改善互连结构电路设计的效率。
现有技术中往往在建模完成后对整个模型进行检查，一旦检查结果有问题，需要返工对模型进行修正，既增加了建模流程，又增加修正难度（耗费大量debug时间），对于经验不足的建模工程师来说难以定位问题发生在何处； 另外业界常用的模型检查软件MQA（模型质量检测）的使用费用不便宜，对于需要自行建模的设计公司来说购买MQA软件是一笔不小的开支，而且等到做完所有的检查再做模型调整，时间会比较久，费时费力，直接导致研发周期长、研发成本高。
因此，如何提高建模效率已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种建模方法，用于解决现有技术中建模方法费时费力，导致研发周期长、研发成本高等问题。
为实现上述目的及其他相关目的，本发明提供一种建模方法，所述建模方法至少包括：
S1）设计具有源极、漏极、栅极的测试结构，并对测试结构进行测试，得到测试数据；
S2）根据所述测试数据提取模型参数；
S3）基于源漏电压与漏电流的关系对所述模型参数的物理特性的合理性进行验证，验证合格则建立模型文件并执行步骤S4），验证不合格则返回步骤S2）调整模型参数，直至验证合格；
S4）对所述模型文件进行质量保证检查，若检查合格则建模完成，若检查不合格则返回步骤S2）调整模型参数，直至检查合格。
可选地，步骤S1）中采用晶圆允收测试对测试结构进行测试。
更可选地，步骤S2）中基于SPICE提取所述模型参数。
更可选地，步骤S2）中获取模型参数的方法包括：剔除所述测试数据中的异常值，将测试结构的电性随尺寸、温度或偏压特性的变化趋势拟合，以得到模型参数。
可选地，所述测试结构为闪存。
更可选地，在至少两组不同仿真条件下分别获取漏电流，基于各漏电流之间的差值验证物理特性的合理性。
更可选地，步骤S3）包括：
在第一时间段内，于所述测试结构的栅极、漏极、源极及衬底电极分别施加电压，施加于栅极的电压从零逐渐增大至第一电压，施加于漏极的电压为恒定的第二电压，施加于源极的电压从零逐渐增大至第三电压，施加于衬底的电压为零，并获取所述测试结构的第一漏电流；其中，所述第三电压比所述第一电压至少小一个数量级；
在第二时间段内，于所述测试结构的栅极、漏极、源极及衬底电极分别施加电压，施加于栅极的电压从零逐渐增大至第一电压，施加于漏极的电压为恒定的第二电压，施加于源极及衬底的电压为零，并获取所述测试结构的第二漏电流；
若所述第一漏电流与所述第二漏电流的差值超出阈值则判定验证不合格，否则判定验证合格。
更可选地，所述第一电压设定为4V，所述第二电压小于4V，所述第三电压小于100mV。
更可选地，所述第一时间段及所述第二时间段的时长设定为1μs。
更可选地，所述第一时间段与所述第二时间段不交叠。
如上所述，本发明的建模方法，具有以下有益效果：
本发明的建模方法在提取模型参数后进行物理合理性验证，能快速检验模型参数是否错误并及时有效的调整模型参数，比传统建模流程更高效和找准问题所在点，可大大加快项目的进度，节约研发成本。
本发明的建模方法可运用于全部尺寸的器件建模（但是步骤S3的施加电压有所改变，因为不同工艺平台VDD不一样，比如先进逻辑工艺的VDD相对大尺寸较小）；同样适用于存储工艺器件建模和逻辑工艺器件建模，所以本发明是一种通用性强的建模方法。
本发明的建模方法能提高建模的精确度，增加了电路仿真的可靠性和电路设计的效率。
附图说明
图1显示为本发明的建模方法的流程示意图。
图2显示为本发明的测试结构的结构示意图。
图3显示为本发明的实验（1）及实验（2）施加在测试结构漏极的电压波形示意图。
图4显示为本发明的实验（1）施加在测试结构源极的电压波形示意图。
图5显示为本发明的实验（1）及实验（2）输出的漏电流波形示意图。
元件标号说明
1-衬底；2-隧穿氧化层；3-浮栅；4-介电氧化层；5-控制栅；S1~S5-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种建模方法，所述建模方法包括：
S1）设计具有源、漏、栅的测试结构（test key），并对测试结构进行测试，得到测试数据。
具体地，基于工艺平台的设计规则分类设计不同尺寸的测试结构，在本实施例中，所述测试结构为具有源、漏、栅的MOS管结构；任意具有源、漏、栅的测试结构均适用于本发明，在此不一一赘述。如图2所示，作为示例，所述测试结构为闪存，包括衬底1，形成于所述衬底1上的隧穿氧化层(Tunnel Oxide) 2，形成于所述隧穿氧化层2上的浮栅（FloatingGate）3，形成于所述浮栅3上的介电氧化层（ONO）4，形成于所述介电氧化层4上的控制栅（Control Gate）5，以及栅极（Gate）、源极（Source）、漏极（Drain）、衬底电极（Bulk）。闪存为非易失性存储器，其中浮栅3是真正存储数据的单元，利用浮栅3的电子的注入和擦除进行编程（Program）和擦除（Erase），当电子注入并存储于浮栅3中时代表信息“0”，当电子从浮栅3中被擦除时代表信息“1”。
具体地，闪存的擦除原理是：在控制栅5上加上负电压，衬底1加正电压，电荷存在浮栅3里，因衬底1到浮栅3的正向电压发生F-N隧穿效应而进行电学擦除。闪存的编程原理是：电荷存在浮栅3里，电压加在控制栅5上， 编程时在漏极Drain上加电压，产生热电子，在栅极Gate加电压，通过介电氧化层4耦合电压在浮栅3上，产生电势，帮助电子克服势垒(Energy Barrier)通过隧穿氧化层2注入进浮栅3，完成编程。
具体地，一片晶圆（wafer）上有很多个切片（Die），每个切片（Die）上又有很多同类的器件模块（Module），根据需要测试整片晶圆上的器件。作为示例，对所述测试结构进行晶圆允收测试（Wafer Acceptance Test Mapping，WAT）以获取测试数据。在实际使用中，任意可获取测试结构电学特性的测试方法均适用，在此不一一赘述。
S2）根据所述测试数据提取模型参数。
具体地，在本实施例中，基于SPICE（Simulation Program with IntegratedCircuit Emphasis，通用模拟电路仿真器）提取所述模型参数。SPICE是一套重要的工业级电路分析程序，特别是解决内部电路的自动模拟和验证等设计问题而发展的程序，用于检测电路的连接和功能的完整性，以及用于预测电路的行为。SPICE建模是连接半导体工艺制造技术与电路设计的桥梁，它为电路设计者提供电路仿真的器件级模型。目前业界大多采用BSIM模型，SPICE建模工程师依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用。
具体地，获取模型参数的方法包括：首先，剔除所述测试数据中的异常值；作为示例，在本实施例中，在所述测试数据中挑选出最佳的中位值以剔除异常数据，在实际使用中可基于实际需要确定需要剔除的异常数据。然后，将测试结构的电性随包括但不限于尺寸、温度或偏压特性的变化趋势拟合，以得到模型参数；作为示例，通过建模EDA（ElectronicsDesign Automation，电子设计自动化）工具中的BSIM模型（Berkeley Short-channelIGFET Model，伯克利短沟道绝缘栅场效应管模型）拟合出模型参数。
需要说明的是，任意可提取模型参数的工具均适用于本发明，不以本实施例为限。
S3）基于源漏电压与漏电流的关系对所述模型参数的物理特性的合理性进行验证，验证合格则建立模型文件并执行步骤S4），验证不合格则返回步骤S2）调整模型参数，直至验证合格。
具体地，在本实施例中，在至少两组不同仿真条件下分别获取漏电流Ids，基于各漏电流Ids之间的差值验证物理特性的合理性。作为示例，在第一时间段内，于所述测试结构的栅极（Gate）、漏极（Drain）、源极（Source）及衬底电极（Bulk）分别施加电压，施加于栅极（Gate）的电压从零逐渐增大至第一电压，施加于漏极（Drain）的电压为恒定的第二电压，施加于源极（Source）的电压从零逐渐增大至第三电压，施加于衬底电极（Bulk）的电压为零，并获取所述测试结构的第一漏电流i（mm1）；其中，所述第三电压比所述第一电压至少小一个数量级。在第二时间段内，于所述测试结构的栅极（Gate）、漏极（Drain）、源极（Source）及衬底电极（Bulk）分别施加电压，施加于栅极（Gate）的电压从零逐渐增大至第一电压，施加于漏极（Drain）的电压为恒定的第二电压，施加于源极（Source）及衬底电极（Bulk）的电压为零，并获取所述测试结构的第二漏电流i(mm2)。 若所述第一漏电流i（mm1）与所述第二漏电流i(mm2)的差值超出阈值则判定验证不合格，否则判定验证合格。其中，作为本发明的一种实现方式，所述第一电压设定为4V，所述第二电压小于4V，所述第三电压小于100mV，所述第一时间段及所述第二时间段的时长设定为1μs；在实际使用中，可基于实际测试结构的参数设定各电压值及时长，所述第三电压足够小以使得漏电流的变化足以观察到即可，不以本实施例为限。
更具体地，如图3~图5所示，实验（1）在0~1μs的第一时间段内，在所述测试结构的栅极（Gate）施加从0V递增到4V的电压，在漏极（Drain）施加恒定电压1.5V（图3），在源极（Source）施加从0V递增到60mV的电压（图4）；衬底电极（Bulk）接地；输出漏电流Ids记为第一漏电流i（mm1）。实验（2）在0~1μs的第二时间段内，在所述测试结构的栅极（Gate）施加从0V递增到4V的电压，在漏极（Drain）施加恒定电压1.5V（图3），源极（Source）及衬底电极（Bulk）接地，输出漏电流Ids记为第二漏电流i（mm2）。如图5所示，闪存器件在擦除（Erase）状态下的模型仿真电流值：i（mm1）=119 μA和i（mm2）=31.7 μA；实验（2）中的漏极（Drain）和源极（Source）的压差是1.5V，实验（1）中的漏极（Drain）和源极（Source）的压差是1.5V减60mv弱小于1.5V，由于两组实验方法都是使用同一器件（或同一种器件），其阻值一样，根据欧姆定律I=U/R可知，理论值应该是i（mm1）弱小于i（mm2），然而该Flash SPICE模型的仿真结果i（mm1）=119 μA远大于i（mm2）=31.7 μA与理论值不符，由此说明该模型参数错误，需要调整模型参数。
具体地，在本实施例中，实验（1）与实验（2）采用同一测试结构进行，因此，所述第一时间段与所述第二时间段不交叠。在实际使用中，由于同一晶圆上包括多个相同尺寸，相同工艺条件的测试结构，因此，可选择两个测试结构同时进行实验（1）与实验（2），不以本实施例为限。
S4）对所述模型文件进行质量保证检查，若检查合格则执行步骤S5），若检查不合格则返回步骤S2）调整模型参数，直至检查合格。
具体地，执行质量保证检查（Quality Assurance，QA），质量保证检查可以检查模型拟合方法和模型参数是否错误的工具，采用包括但不限于MQA软件实现。质量保证检查通过，则进行下一步建模工序，不通过则返回步骤S2）根据具体问题重新调整模型参数提取或调整建模方法，并依次执行步骤S3）及S4）直至通过质量保证检查。
S5）建模完成。
本发明基于步骤S3)的物理特性合理性验证结果直接对模型参数进行调整，大大简化调整步骤；验证合格后可大大提高模型的合理性，减少质量保证检查的不合格率，进而大大缩短研发时间及研发成本，适于大规模产业应用。
综上所述，本发明供一种建模方法，包括：S1）设计具有源极、漏极、栅极的测试结构，并对测试结构进行测试，得到测试数据；S2）根据所述测试数据提取模型参数；S3）基于源漏电压与漏电流的关系对所述模型参数的物理特性的合理性进行验证，验证合格则建立模型文件并执行步骤S4），验证不合格则返回步骤S2）调整模型参数，直至验证合格；S4）对所述模型文件进行质量保证检查，若检查合格则建模完成，若检查不合格则返回步骤S2）调整模型参数，直至检查合格。本发明的建模方法在提取模型参数后进行物理合理性验证，能快速检验模型参数是否错误并及时有效的调整模型参数，比传统建模流程更高效和找准问题所在点，可大大加快项目的进度，节约研发成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种建模方法，其特征在于，所述建模方法至少包括：
S1）设计具有源极、漏极、栅极的测试结构，并对测试结构进行测试，得到测试数据；
S2）根据所述测试数据提取模型参数；
S3）基于源漏电压与漏电流的关系对所述模型参数的物理特性的合理性进行验证，验证合格则建立模型文件并执行步骤S4），验证不合格则返回步骤S2）调整模型参数，直至验证合格；包括：
在第一时间段内，于所述测试结构的栅极、漏极、源极及衬底电极分别施加电压，施加于栅极的电压从零逐渐增大至第一电压，施加于漏极的电压为恒定的第二电压，施加于源极的电压从零逐渐增大至第三电压，施加于衬底的电压为零，并获取所述测试结构的第一漏电流；其中，所述第三电压比所述第一电压至少小一个数量级；
在第二时间段内，于所述测试结构的栅极、漏极、源极及衬底电极分别施加电压，施加于栅极的电压从零逐渐增大至第一电压，施加于漏极的电压为恒定的第二电压，施加于源极及衬底的电压为零，并获取所述测试结构的第二漏电流；
若所述第一漏电流与所述第二漏电流的差值超出阈值则判定验证不合格，否则判定验证合格；
S4）对所述模型文件进行质量保证检查，若检查合格则建模完成，若检查不合格则返回步骤S2）调整模型参数，直至检查合格。
2.根据权利要求1所述的建模方法，其特征在于：步骤S1）中采用晶圆允收测试对测试结构进行测试。
3.根据权利要求1或2所述的建模方法，其特征在于：步骤S2）中基于SPICE提取所述模型参数。
4.根据权利要求1或2所述的建模方法，其特征在于：步骤S2）中获取模型参数的方法包括：剔除所述测试数据中的异常值，将测试结构的电性随尺寸、温度或偏压特性的变化趋势拟合，以得到模型参数。
5.根据权利要求1所述的建模方法，其特征在于：所述测试结构为闪存。
6.根据权利要求1或5所述的建模方法，其特征在于：在至少两组不同仿真条件下分别获取漏电流，基于各漏电流之间的差值验证物理特性的合理性。
7.根据权利要求1所述的建模方法，其特征在于：所述第一电压设定为4V，所述第二电压小于4V，所述第三电压小于100mV。
8.根据权利要求1所述的建模方法，其特征在于：所述第一时间段及所述第二时间段的时长设定为1μs。
9.根据权利要求1所述的建模方法，其特征在于：所述第一时间段与所述第二时间段不交叠。
CN202011013291.XA 2020-09-24 2020-09-24 建模方法 Active CN111931446B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202011013291.XA CN111931446B (zh) 2020-09-24 2020-09-24 建模方法
TW110107395A TWI748886B (zh) 2020-09-24 2021-03-02 建模方法
US17/221,265 US11176298B1 (en) 2020-09-24 2021-04-02 Method for modeling
JP2021069035A JP6961117B1 (ja) 2020-09-24 2021-04-15 モデリング方法
KR1020210055481A KR102327384B1 (ko) 2020-09-24 2021-04-29 모델링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011013291.XA CN111931446B (zh) 2020-09-24 2020-09-24 建模方法

Publications (2)

Publication Number Publication Date
CN111931446A CN111931446A (zh) 2020-11-13
CN111931446B true CN111931446B (zh) 2021-01-01

Family

ID=73334119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011013291.XA Active CN111931446B (zh) 2020-09-24 2020-09-24 建模方法

Country Status (5)

Country Link
US (1) US11176298B1 (zh)
JP (1) JP6961117B1 (zh)
KR (1) KR102327384B1 (zh)
CN (1) CN111931446B (zh)
TW (1) TWI748886B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110245436B (zh) * 2019-06-19 2021-03-30 山东大学 一种基于遗传算法和机器学习的并行模拟电路优化方法
CN116646281A (zh) * 2023-06-05 2023-08-25 海光集成电路设计(北京)有限公司 异常测试结构获取方法、验证方法及相关装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141982B2 (en) * 2003-06-05 2006-11-28 Fink James B Estimation of leakage rates using voltage measurements
CN101685478A (zh) * 2008-09-26 2010-03-31 恩益禧电子股份有限公司 基于距相邻mos晶体管的栅极间距的电路仿真
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN106124829A (zh) * 2016-06-29 2016-11-16 成都海威华芯科技有限公司 场效应晶体管寄生电阻和沟道参数的提取方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314390B1 (en) * 1998-11-30 2001-11-06 International Business Machines Corporation Method of determining model parameters for a MOSFET compact model using a stochastic search algorithm
JP2002043426A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置の設計パラメータの検証方法及び半導体装置の製造方法
JP2003194885A (ja) * 2001-12-25 2003-07-09 Mitsubishi Electric Corp 半導体デバイスの動作タイミングのテスト装置及びテスト方法
JP4067112B2 (ja) * 2007-02-19 2008-03-26 松下電器産業株式会社 半導体集積回路の検証方法及びテストパターンの作成方法
JP2013120875A (ja) * 2011-12-08 2013-06-17 Renesas Electronics Corp 半導体ウエハのテスト方法
US11380693B2 (en) * 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
TWI702534B (zh) * 2019-07-10 2020-08-21 尼克森微電子股份有限公司 功率金屬氧化物半導體電晶體的模擬方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141982B2 (en) * 2003-06-05 2006-11-28 Fink James B Estimation of leakage rates using voltage measurements
CN101685478A (zh) * 2008-09-26 2010-03-31 恩益禧电子股份有限公司 基于距相邻mos晶体管的栅极间距的电路仿真
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN106124829A (zh) * 2016-06-29 2016-11-16 成都海威华芯科技有限公司 场效应晶体管寄生电阻和沟道参数的提取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于BSIM4模型的不对称性研究及改进;李斌等;《华中科技大学学报(自然科学版)》;20130131;第41卷(第1期);第102-105页 *

Also Published As

Publication number Publication date
KR102327384B1 (ko) 2021-11-17
TWI748886B (zh) 2021-12-01
JP6961117B1 (ja) 2021-11-05
US11176298B1 (en) 2021-11-16
CN111931446A (zh) 2020-11-13
JP2022053471A (ja) 2022-04-05
TW202213156A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN111931446B (zh) 建模方法
CN101551831B (zh) 一种与总剂量辐射相关的器件建模方法
CN112100959A (zh) 基于eda工具的时序分析方法、装置及存储介质
CN102262206B (zh) pMOSFET器件负偏置温度不稳定性寿命预测方法
US8275584B2 (en) Unified model for process variations in integrated circuits
CN1347149A (zh) 复合集成电路的设计验证方法
Aadithya et al. MUSTARD: A coupled, stochastic/deterministic, discrete/continuous technique for predicting the impact of random telegraph noise on SRAMs and DRAMs
US20160342719A1 (en) Parameter generation for semiconductor device trapped-charge modeling
Larcher et al. A new compact DC model of floating gate memory cells without capacitive coupling coefficients
CN106649920A (zh) 一种基于ibis的集成电路总剂量效应建模方法
US8275596B2 (en) Method for robust statistical semiconductor device modeling
CN103344898B (zh) 晶圆允收测试系统及方法
Xuan IC reliability simulator ARET and its application in design-for-reliability
CN107729586B (zh) Eeprom模型电路及建模方法、仿真方法及测试结构
TWI763125B (zh) 識別積體電路的缺陷的系統及方法和電腦可讀儲存媒體
CN109460330A (zh) 一种存储设备可程式计算机循环通断电自动测试系统
Wei et al. Experimental verification and analysis of the acceleration factor model for 3-D NAND flash memory
CN114417581A (zh) 基于spice模型的仿真方法、仿真系统
Aharoni et al. Empirical ESD simulation flow for ESD protection circuits based on snapback devices
CN112329379A (zh) 针对天线效应的集成电路可靠性评价方法
CN112329374B (zh) 一种针对大规模电路的单粒子效应快速仿真方法
US9411919B2 (en) Method and apparatus for bitcell modeling
CN109243516A (zh) 一种擦除方法、装置及计算机可读存储介质
TWI539310B (zh) 電源分析之方法及裝置
Shamnur et al. XStatic: A simulation based ESD verification and debug environment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant