TWI702534B - 功率金屬氧化物半導體電晶體的模擬方法 - Google Patents
功率金屬氧化物半導體電晶體的模擬方法 Download PDFInfo
- Publication number
- TWI702534B TWI702534B TW108124246A TW108124246A TWI702534B TW I702534 B TWI702534 B TW I702534B TW 108124246 A TW108124246 A TW 108124246A TW 108124246 A TW108124246 A TW 108124246A TW I702534 B TWI702534 B TW I702534B
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- source
- voltage
- gate
- drain
- Prior art date
Links
Images
Abstract
一種功率MOSFET的模擬方法,用以對功率MOSFET的多個參數進行量測,以分別產生對應的多個模擬結果,功率MOSFET的模擬模型包括第一壓控電壓源、第一查表電流源、電晶體子電路及崩潰電壓模塊。其中,第一壓控電壓源響應於溫度變化,以第一子電路模擬閘極節點上的閘極電荷行為。第一查表電流源用以依據第二子電路的查表電流值,模擬閘極汲極間電容所產生的等效電流值。電晶體子電路用於模擬導電電壓於小電流區間及大電流區間中的行為。崩潰電壓模塊依據第一子電路的電壓值,模擬汲極節點及源極節點之間的崩潰電壓效應。
Description
本發明涉及一種功率金屬氧化物半導體(MOS)電晶體的模擬模型,特別是涉及一種可在模擬時降低運算負荷的功率金屬氧化物半導體(MOS)電晶體的模擬模型。
電晶體係電腦、電視、蜂巢式電話及諸多其他電子產品中之電組件。設計者通常使用模擬器程式來模擬電晶體之一示意性版本以觀察其電路行為。
對於複雜的電子電路的設計,典型地執行模擬用於驗證電子電路的功能性並且用於優化它的性能。通過對目標電子元件進行模擬,以期望能夠準確建立在電路中使用的電子元件的模型。特別地,隨著產品日新月異,若要針對電子元件的每項參數特性進行量測,將會耗費大量人力資源及時間。因此,期望能夠以省時、省力的情況下直接使用功率電晶體的準確模型來進行模擬,以減少開發時間。
在現有的電路模擬軟體中,已經提供了可廣泛對功率電晶體進行模擬的諸多現有的電晶體模擬模型。然而,在某些情況下,使用此等現有的電晶體模擬模型可能導致對某些電晶體電路行為之不準確預測。此外,現有的電晶體模擬模型經常使用了大量的元件,因此可能會對運算系統造成大
量負擔。
因此,急需一種能降低使用元件數量,並減少運算系統的模擬負荷,同時具有一定準確性的功率電晶體的模擬模型。
本發明所要解決的技術問題在於,針對現有技術的不足提供一種功率金屬氧化物半導體(MOS)電晶體的模擬模型。
為了解決上述的技術問題,本發明所採用的其中一技術方案是,提供一種功率金屬氧化物半導體場效電晶體(MOSFET)的模擬模型,用以對一功率金屬氧化物半導體場效電晶體(MOSFET)的多個參數進行量測,以分別產生對應的多個模擬結果,該功率MOSFET的模擬模型包括閘極節點、源極節點、汲極節點、閘極電阻、第一壓控電壓源、源極電阻、閘極源極間電容、閘極源極間電阻、汲極電阻、第一查表電流源、電晶體子電路及崩潰電壓模塊。閘極電阻連接於該閘極節點及一第一節點之間,第一壓控電壓源連接於閘極電阻及第一節點之間,經配置以響應於溫度變化,以第一子電路模擬閘極節點上的閘極電荷行為。源極電阻連接於源極節點及第二節點之間。閘極源極間電容及閘極源極間電阻連接於第一節點及第二節點之間。汲極電阻連接於汲極節點及第三節點之間。第一查表電流源連接於汲極節點及第一節點之間,第一查表電流源用以依據第二子電路的查表電流值,模擬閘極汲極間電容所產生的等效電流值。電晶體子電路,其包括第一電晶體及第二電晶體。第一電晶體連接於第一節點、第二節點及第三節點,第二電晶體連接於第一節點、第二節點及第三節點,其中該第一電晶體及該第二電晶體用於模擬一導電電壓於一小電流區間及一大電流區間中的行為。崩潰電壓模塊,係連接於源極節點與源極電阻之間的第四節點以及汲極節點與汲極電阻之間
的第五節點之間,經配置以依據第一子電路的電壓值,模擬汲極節點及源極節點之間的崩潰電壓效應。
本發明的其中一有益效果在於,本發明所提供的功率金屬氧化物半導體(MOS)電晶體的模擬模型,其使用了較少的元件,因此可降低模擬時運算系統的負荷。
此外,使用本發明的功率MOSFET的模擬模型,具備一定程度的準確度,並且由於參數獨立性高,因此能夠依據使用者需求個別調整多項參數。此外,第一子電路的設計能夠響應於溫度變化,以提供具備高溫、低溫電性特性的變化功能,更無需使用高階的MOSFET的參數模型。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與圖式,然而所提供的圖式僅用於提供參考與說明,並非用來對本發明加以限制。
1:功率MOSFET模擬模型
G:閘極節點
S:源極節點
D:汲極節點
Rg:閘極電阻
Es1:第一壓控電壓源
Rs:源極電阻
Rd:汲極電阻
G11:第一查表電流源
12:崩潰電壓模塊
N1:第一節點
14:第一子網路
N2:第二節點
N3:第三節點
N4:第四節點
N5:第五節點
Dbr:崩潰二極體
Dbo:體二極體
Esb:第二壓控電壓源
It:電流源
Rbr:崩潰電阻
Rvt:溫度效應電阻
Vt:第一直流電源
N6:第六節點
N7:第七節點
N8:第八節點
G11:第一查表電流源
16:第二子電路
V11:第二直流電源
C11:電容
E11:第三壓控電壓源
Table:查表器
N9:第九節點
N10:第十節點
10:電晶體子電路
Ms:第一電晶體
Mw:第二電晶體
100:閘極電感電路
Lg:閘極電感
RLg:閘極電感電阻
102:源極電感電路
Ls:源極電感
RLs:源極電感電阻
104:汲極電感電路
Ld:汲極電感
RLd:汲極電感電阻
Cgs:閘極源極間電容
Rgs:閘極源極間電阻
Ids:汲極源極間電流
Vgs:閘極源極間電壓
Qgs:閘極源極間電荷量
Qgd:閘極汲極間電荷量
Crss:反饋電容
Coss:輸出功率電容
圖1為本發明實施例的功率金屬氧化物半導體(MOS)電晶體的模擬方法的流程圖。
圖2為本發明實施例的功率MOSFET模擬模型的架構圖。
圖3A及圖3B分別為使用本發明的功率MOSFET的模擬模型進行模擬時,產生的在不同溫度下的轉移特性曲線圖以及實際測量的轉移特性曲線圖。
圖4A及圖4B分別為使用本發明的功率MOSFET的模擬模型進行模擬時,產生的閘極電荷特性的曲線圖以及實際測量的閘極電荷特性的曲線圖。
圖5A及圖5B,分別為使用本發明的功率MOSFET的模擬模型進
行模擬時,產生的汲極源極導通電阻對接面溫度作圖的曲線圖以及實際測量的汲極源極導通電阻對接面溫度作圖的曲線圖。
圖6A及圖6B分別為使用本發明的功率MOSFET的模擬模型進行模擬時,產生的輸出功率電容(Coss)及反饋電容(Crss)的電容值對汲極源極電壓作圖的曲線圖,以及實際測量的輸入功率電容(Ciss)、輸出功率電容(Coss)及反饋電容(Crss)的電容值對汲極源極電壓作圖的曲線圖。
以下是通過特定的具體實施例來說明本發明所公開有關“功率金屬氧化物半導體電晶體的模擬方法”的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不悖離本發明的構思下進行各種修改與變更。另外,本發明的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容,但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是,雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號,但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件,或者一信號與另一信號。另外,本文中所使用的術語“或”,應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
圖1為使用本發明實施例的功率金屬氧化物半導體(MOS)電晶體的模型進行模擬的流程圖。
參閱圖1所示,使用本發明實施例的功率金屬氧化物半導體
(MOS)電晶體的模型進行模擬時,至少包括下列幾個步驟:
步驟S1:使用功率MOSFET模擬模型來模擬功率MOSFET。
步驟S2:分別將多個參數輸入功率MOSFET模擬模型。
步驟S3:產生對應的多個模擬結果。
其中,在步驟S1中所創建的功率MOSFET模擬模型可包含圖2之模擬模型1,且可用於諸如一SPICE模擬或其他模擬程式之一模擬中。
在創建功率MOSFET的模擬模型時,可包含提供用以指示例如電晶體模擬模型的各個節點間之連接之資訊。
舉例而言,可提供用以指示二極體模擬模型之陽極及陰極、電晶體模擬模型之基極、集極及射極與模擬模型的各個節點間的連接資訊,還可提供用以指示模擬模型之節點對應於功率電晶體的基極、集極及射極的資訊。
此外,本發明的功率金屬氧化物半導體(MOS)電晶體的模擬模型的資訊,可包含符合SPICE模擬格式之資訊。例如可向電腦系統提供用以創建模擬模型的資訊,電腦系統可接收功率MOSFET模擬模型的資訊,並使用該資訊來模擬一功率電晶體。
進一步參照圖2,其為本發明實施例功率MOSFET的模擬模型的架構圖。
參閱圖2所示,本發明提供了功率MOSFET的模擬模型1,其包括閘極節點G、源極節點S、汲極節點D、閘極電阻Rg、第一壓控電壓源Es1、源極電阻Rs、汲極電阻Rd、第一查表電流源G11、電晶體子電路10及崩潰電壓模塊12。
閘極電阻Rg連接於閘極節點G及第一節點N1之間,第一壓控電壓源Es1連接於閘極電阻Rg及第一節點N1之間。此處,第一壓控電壓源Es1用
於響應於溫度變化,以第一子網路14模擬閘極節點G上的閘極電荷行為。
詳細而言,功率金氧半場效電晶體的切換速率主要是靠閘極的充放電而動作的,閘極輸入的電荷量(Qg)愈小,則切換速度愈快。所有的功率金氧半場效電晶體在切換的過程中都會損失能量,這些損失的能量會轉變成熱能的型式並使得效能降低。切換時所損失的能量跟切換的時間有很直接的關係,而切換時間又跟結構中的電容值的大小有關,特別是會影響到存在於閘極與汲極之間電荷量(Qgd)的大小。也因此,閘極電荷是決定MOSFET的切換速率的一個重要特性。
源極電阻Rs連接於源極節點S及第二節點N2之間。另一方面,崩潰電壓模塊12連接於源極節點S與源極電阻Rs之間的第四節點N4以及汲極節點D與汲極電阻Rd之間的第五節點N5之間,經配置以依據第一子電路14的一電壓值,模擬汲極節點D及源極節點S之間的崩潰電壓效應。崩潰電壓模塊12可包括崩潰二極體Dbr及第二壓控電壓源Esb。崩潰二極體Dbr連接於第五節點N5,而第二壓控電壓源Esb,連接於崩潰二極體Dbr及第四節點N4之間。體二極體Dbo則連接於第四節點N4及第五節點N5之間。
此處,汲極節點D及源極節點S之間的崩潰電壓為功率MOSFET的汲極及源極之間所能承受的最大電壓值,並且主要受制於內含的逆向二級體,例如崩潰二極體Dbr的耐壓。
具體而言,第一子網路14包括電流源It、崩潰電阻Rbr、溫度效應電阻Rvt及第一直流電源Vt,電流源It連接於第六節點N6及第七節點N7之間,崩潰電阻Rbr連接於第七節點N7及第八節點N8之間,溫度效應電阻Rvt連接於第六節點N6及第八節點N8之間,而第一直流電源Vt,連接於第六節點及溫度效應電阻Rvt之間。
在本實施例中,第六節點N6連接於第二節點N2,第二壓控電壓
源Esb的電壓係依據第七節點N7及第八節點N8的電壓產生。此處,需要說明的是,第七節點N7及第八節點N8的電壓將會受到電流源It、崩潰電阻Rbr、溫度效應電阻Rvt及第一直流電源Vt的影響,其中,溫度效應電阻Rvt及第一直流電源Vt是用於等效崩潰二極體Dbr隨溫度變化的效應,而存在於閘極與汲極之間電荷量(Qgd)的大小亦會受到溫度變化的影響,因此第一壓控電壓源Es1的電壓可依據第六節點N6及第八節點N8的電壓產生。
另一方面,第一查表電流源G11連接於汲極節點D及第一節點N1之間,經配置以依據第二子網路16的查表電流值,以模擬閘極汲極間電容產生的等效電流值。
當元件密度提高時,因為閘極-汲極間電荷,或反饋電容(Reverse Transfer capacitance,簡稱Crss,此亦為閘極-汲極間電容Cgd)也會變大,使閘極節點G的充放電速度變慢而影響元件的效能。要增加元件的電流密度且維持元件高頻率的特性,此Cgd值將會是一個重要參數。
為了模擬此參數,第二子網路16包括第二直流電源V11、電容C11、第三壓控電壓源E11及查表器Table。第二直流電源V11,連接於接地端及第九節點N9之間,電容C11連接於第九節點N9及第十節點N10之間,第三壓控電壓源E11連接於第十節點N10及接地端之間。其中,第三壓控電壓源E11的電壓依據第一節點N1及第五節點N5的電壓產生。
查表器Table,經配置以依據第十節點N10的電壓值查詢電壓電流對照表,以產生查表電流值,作為第一查表電流源G11產生的等效電流值。
此外,對於功率MOSFET而言,在電晶體的導電電壓部份,會因為電晶體產生的電流大小而有所不同。為了模擬導電電壓於小電流區間及大電流區間中的行為,設置了電晶體子電路10,連接於第一節點N1、第二節點N2及第三節點N3,其包括第一電晶體Ms及第二電晶體Mw。第一電晶體Ms
的閘極連接於第一節點,源極連接於第二節點N2,汲極連接於第三節點N3,適用於模擬導電電壓於大電流區間中的行為。另一方面,第二電晶體Mw的閘極連接於第一節點N1,源極連接於第二節點N2,汲極連接於第三節點N3,適用於模擬導電電壓於小電流區間中的行為。
此外,功率MOSFET模擬模型1更包括閘極電感電路100,其連接於閘極節點G及閘極電阻Rg之間,閘極電感電路100包括並聯的閘極電感Lg及閘極電感電阻RLg。類似的,功率MOSFET模擬模型1更包括源極電感電路102,其連接於源極節點S及該源極電阻Rs之間,源極電感電路102包括並聯的源極電感Ls及源極電感電阻RLs。類似的,功率MOSFET模擬模型1更包括汲極電感電路104,其連接於汲極節點D及汲極電阻Rd之間,汲極電感電路104包括並聯的汲極電感Ld及汲極電感電阻RLd。
此外,功率MOSFET模擬模型1更包括閘極源極間電容Cgs及閘極源極間電阻Rgs。閘極源極間電容Cgs及閘極源極間電阻Rgs連接於第一節點N1及第二節點N2之間。汲極電阻Rd連接於汲極節點D及第三節點N3之間。
於此,功率MOSFET模擬模型1已創建完畢,其可用於產生多個模擬結果,諸如導電電壓、導通電阻、含逆向回復電荷的本體二極體、閘極電荷、輸入電容、輸出電容及反饋電容等電性特性參數。
在上述實施例中所提供的功率金屬氧化物半導體(MOS)電晶體的模擬方法,由於在功率金屬氧化物半導體電晶體的模型中使用了較少的元件,因此可降低模擬時運算系統的負荷。
此外,使用本發明的功率MOSFET的模擬模型,具備一定程度的準確度,並且由於參數獨立性高,因此能夠依據使用者需求個別調整多項參數。此外,第一子電路的設計能夠響應於溫度變化,以提供具備高溫、低溫電性特性的變化功能,以及第二子電路能夠用於模擬回授電容的效應,無
需使用高階的MOSFET的參數模型即可獲得諸如導電電壓、導通電阻、含逆向回復電荷的本體二極體、閘極電荷、輸入電容、輸出電容及反饋電容等電性特性參數。
以下將進一步呈現本發明的功率MOSFET的模擬方法所產生的各種特性曲線,並與實際量測曲線進行對照,以顯示本發明具有一定的準確度。
請參考圖3A及圖3B,分別為使用本發明的功率MOSFET的模擬模型進行模擬時,產生的在不同溫度下的轉移特性曲線圖以及實際測量的轉移特性曲線圖。如圖所示,可知本發明在溫度分別為125℃、25℃及-20℃下,模擬產生的汲極源極間電流Ids對閘極源極間電壓Vgs,亦即,轉移特性曲線,與實際測量的轉移特性曲線圖相比,工作於線性區的趨勢為相同的。
請參考圖4A及圖4B,分別為使用本發明的功率MOSFET的模擬模型進行模擬時,產生的閘極電荷特性的曲線圖以及實際測量的閘極電荷特性的曲線圖。如圖所示,模擬獲得的閘極電荷特性,閘極源極間電壓Vgs在閘極源極間電荷量Qgs為1.8nC區間的趨勢,以及在閘極汲極間電荷量Qgd為5.7nC區間的趨勢,與實際測量的閘極電荷特性在閘極源極間電荷量Qgs為2nC區間的趨勢,以及在閘極汲極間電荷量Qgd為5.5nC區間的趨勢接近。
請參考圖5A及圖5B,分別為使用本發明的功率MOSFET的模擬模型進行模擬時,產生的汲極源極導通電阻對接面溫度作圖的曲線圖以及實際測量的汲極源極導通電阻對接面溫度作圖的曲線圖。如圖所示,在接面溫度-50℃至150℃的區間中,汲極源極導通電阻對接面溫度作圖的曲線趨勢亦是相同的,且分別在接面溫度-50℃及150℃時,產生的歸一化的導通電阻亦是相同的。
請參考圖6A及圖6B,分別為使用本發明的功率MOSFET的模擬
模型進行模擬時,產生的輸出功率電容(Coss)及反饋電容(Crss)的電容值對汲極源極電壓作圖的曲線圖,以及實際測量的輸入功率電容(Ciss)、輸出功率電容(Coss)及反饋電容(Crss)的電容值對汲極源極電壓作圖的曲線圖。其中,輸入功率電容(Ciss)代表閘極源極間電容加上閘極汲極間電容(Cgs+Cgd),輸出功率電容(Coss)代表汲極源極間電容加上閘極汲極間電容(Cds+Cgd),而反饋電容(Crss)代表閘極汲極間電容(Cgd)。如圖所示,在本發明的功率MOSFET模擬模型中,輸入功率電容(Ciss)係通過查詢對應元件的特性表所設定,為定值,而對於輸出功率電容(Coss)及反饋電容(Crss)的電容值而言,其對汲極源極電壓的變化趨勢與實際測量的輸出功率電容(Coss)及反饋電容(Crss)的電容值對汲極源極電壓的變化趨勢是相同的,且於汲極源極電壓為0時,對應的輸出功率電容(Coss)及反饋電容(Crss)的電容值分別為630pF及378pF,此亦與實際測量值相符。
基於上述結果,可見本發明的功率MOSFET的模擬模型參數獨立性高,因此能夠依據使用者需求個別調整多項參數,並且其模擬結果亦具備一定程度的準確度。
本發明的其中一有益效果在於,本發明所提供的功率金屬氧化物半導體(MOS)電晶體的模擬方法,其使用了較少的元件,因此可降低模擬時運算系統的負荷。
此外,使用本發明的功率MOSFET的模擬模型,具備一定程度的準確度,並且由於參數獨立性高,因此能夠依據使用者需求個別調整多項參數。此外,第一子電路的設計能夠響應於溫度變化,以提供具備高溫、低溫電性特性的變化功能,更無需使用高階的MOSFET的參數模型。
以上所公開的內容僅為本發明的優選可行實施例,並非因此侷
限本發明的申請專利範圍,所以凡是運用本發明說明書及圖式內容所做的等效技術變化,均包含於本發明的申請專利範圍內。
1:功率MOSFET模擬模型
G:閘極節點
S:源極節點
D:汲極節點
Rg:閘極電阻
Es1:第一壓控電壓源
Rs:源極電阻
Rd:汲極電阻
G11:第一查表電流源
12:崩潰電壓模塊
N1:第一節點
14:第一子網路
N2:第二節點
N3:第三節點
N4:第四節點
N5:第五節點
Dbr:崩潰二極體
Dbo:體二極體
Esb:第二壓控電壓源
It:電流源
Rbr:崩潰電阻
Rvt:溫度效應電阻
Vt:第一直流電源
N6:第六節點
N7:第七節點
N8:第八節點
G11:第一查表電流源
16:第二子電路
V11:第二直流電源
C11:電容
E11:第三壓控電壓源
Table:查表器
N9:第九節點
N10:第十節點
10:電晶體子電路
Ms:第一電晶體
Mw:第二電晶體
100:閘極電感電路
Lg:閘極電感
RLg:閘極電感電阻
102:源極電感電路
Ls:源極電感
RLs:源極電感電阻
104:汲極電感電路
Ld:汲極電感
RLd:汲極電感電阻
Cgs:閘極源極間電容
Rgs:閘極源極間電阻
Claims (11)
- 一種功率金屬氧化物半導體場效電晶體(MOSFET)的模擬方法,包括下列步驟:對一功率金屬氧化物半導體場效電晶體(MOSFET)的多個參數進行量測;以及使用一功率金屬氧化物半導體場效電晶體(MOSFET)的模擬模型依據該些參數來模擬該功率金屬氧化物半導體場效電晶體(MOSFET),以分別產生對應的多個模擬結果,其中該功率MOSFET的模擬模型包括:一閘極節點、一源極節點及一汲極節點;一閘極電阻,係連接於該閘極節點及一第一節點之間;一第一壓控電壓源,係連接於該閘極電阻及一第一節點之間,經配置以響應於溫度變化,以一第一子電路模擬該閘極節點上的一閘極電荷行為;一源極電阻,係連接於該源極節點及一第二節點之間;一閘極源極間電容及一閘極源極間電阻,係連接於該第一節點及該第二節點之間;一汲極電阻,係連接於該汲極節點及一第三節點之間;一第一查表電流源,係連接於該汲極節點及該第一節點之間,該第一查表電流源用以依據一第二子電路的一查表電流值,模擬一閘極汲極間電容所產生的一等效電流值;一電晶體子電路,其包括:一第一電晶體,係連接於該第一節點、該第二節點及該第三節點;及一第二電晶體,係連接於該第一節點、該第二節點及該第三節點,其中該第一電晶體及該第二電晶體用於模擬一導電電壓於一小電流區間及一大電流區間中的行為;以 及一崩潰電壓模塊,係連接於該源極節點與該源極電阻之間的一第四節點以及該汲極節點與該汲極電阻之間的一第五節點之間,經配置以依據該第一子電路的一電壓值,模擬該汲極節點及該源極節點之間的崩潰電壓效應。
- 如申請專利範圍第1項所述的功率MOSFET的模擬方法,其中該第一子電路包括:一電流源,連接於一第六節點及一第七節點之間;一崩潰電阻,連接於該第七節點及一第八節點之間;一溫度效應電阻,連接於該第六節點及該第八節點之間;以及一第一直流電源,連接於該第六節點及該溫度效應電阻之間。
- 如申請專利範圍第2項所述的功率MOSFET的模擬方法,其中該第六節點連接於該第二節點。
- 如申請專利範圍第2項所述的功率MOSFET的模擬方法,其中該第一壓控電壓源的電壓係依據該第六節點及該第八節點的電壓產生。
- 如申請專利範圍第2項所述的功率MOSFET的模擬方法,其中該崩潰電壓模塊包括:一崩潰二極體,連接於該第五節點;以及一第二壓控電壓源,連接於該崩潰二極體及該第四節點之間。
- 如申請專利範圍第5項所述的功率MOSFET的模擬方法,其中該第二壓控電壓源的電壓係依據該第七節點及該第八節點的電壓產生。
- 如申請專利範圍第1項所述的功率MOSFET的模擬方法,其中該第二子電路包括:一第二直流電源,連接於一接地端及一第九節點之間;一電容,連接於該第九節點及一第十節點之間; 一第三壓控電壓源,連接於該第十節點及該接地端之間,其中該第三壓控電壓源的電壓係依據該第一節點及該第五節點的電壓產生;以及一查表器,經配置以依據該第十節點的電壓值查詢一電壓電流對照表,以產生該查表電流值,其中該第一查表電流源依據該查表電流值,模擬該等效電流值。
- 如申請專利範圍第1項所述的功率MOSFET的模擬方法,其中該功率MOSFET的模擬模型更包括一閘極電感電路,其連接於該閘極節點及該閘極電阻之間,該閘極電感電路包括並聯的一閘極電感及一閘極電感電阻。
- 如申請專利範圍第1項所述的功率MOSFET的模擬方法,其中該功率MOSFET的模擬模型更包括一源極電感電路,其連接於該源極節點及該源極電阻之間,該源極電感電路包括並聯的一源極電感及一源極電感電阻。
- 如申請專利範圍第1項所述的功率MOSFET的模擬方法,其中該功率MOSFET的模擬模型更包括一汲極電感電路,其連接於該汲極節點及該汲極電阻之間,該汲極電感電路包括並聯的一汲極電感及一汲極電感電阻。
- 如申請專利範圍第1項所述的功率MOSFET的模擬方法,其中該些參數包括導電電壓、導通電阻、含逆向回復電荷的本體二極體、閘極電荷、輸入電容、輸出電容及反饋電容的至少其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108124246A TWI702534B (zh) | 2019-07-10 | 2019-07-10 | 功率金屬氧化物半導體電晶體的模擬方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108124246A TWI702534B (zh) | 2019-07-10 | 2019-07-10 | 功率金屬氧化物半導體電晶體的模擬方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI702534B true TWI702534B (zh) | 2020-08-21 |
TW202103040A TW202103040A (zh) | 2021-01-16 |
Family
ID=73002898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108124246A TWI702534B (zh) | 2019-07-10 | 2019-07-10 | 功率金屬氧化物半導體電晶體的模擬方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI702534B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748886B (zh) * | 2020-09-24 | 2021-12-01 | 大陸商中天弘宇集成電路有限責任公司 | 建模方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI260698B (en) * | 2001-08-23 | 2006-08-21 | Sumitomo Mitsubishi Silicon | Method for producing semiconductor substrate and method for fabricating field effect transistor, and semiconductor substrate and field effect transistor |
CN101675589A (zh) * | 2007-05-08 | 2010-03-17 | 高通股份有限公司 | 用于对模拟集成电路进行断电的方法及设备 |
TW201131739A (en) * | 2009-12-08 | 2011-09-16 | Soitec Silicon On Insulator | Circuit of uniform transistors on SeOI with buried back control gate beneath the insulating film |
TWI517358B (zh) * | 2012-03-01 | 2016-01-11 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法和設計方法 |
TW201911387A (zh) * | 2017-07-27 | 2019-03-16 | 台灣積體電路製造股份有限公司 | 形成半導體元件結構的方法 |
-
2019
- 2019-07-10 TW TW108124246A patent/TWI702534B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI260698B (en) * | 2001-08-23 | 2006-08-21 | Sumitomo Mitsubishi Silicon | Method for producing semiconductor substrate and method for fabricating field effect transistor, and semiconductor substrate and field effect transistor |
CN101675589A (zh) * | 2007-05-08 | 2010-03-17 | 高通股份有限公司 | 用于对模拟集成电路进行断电的方法及设备 |
TW201131739A (en) * | 2009-12-08 | 2011-09-16 | Soitec Silicon On Insulator | Circuit of uniform transistors on SeOI with buried back control gate beneath the insulating film |
TWI517358B (zh) * | 2012-03-01 | 2016-01-11 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法和設計方法 |
TW201911387A (zh) * | 2017-07-27 | 2019-03-16 | 台灣積體電路製造股份有限公司 | 形成半導體元件結構的方法 |
TWI657490B (zh) * | 2017-07-27 | 2019-04-21 | 台灣積體電路製造股份有限公司 | 形成半導體元件結構的方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748886B (zh) * | 2020-09-24 | 2021-12-01 | 大陸商中天弘宇集成電路有限責任公司 | 建模方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202103040A (zh) | 2021-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1757008B (zh) | 电路管理 | |
TWI702534B (zh) | 功率金屬氧化物半導體電晶體的模擬方法 | |
CN104753523B (zh) | 带寄生效应的圆形高压场效应管等效电路及仿真方法 | |
US20160112041A1 (en) | Power transistor model | |
Li et al. | A simplified IGBT behavioral model with a tail current module for switching losses estimation | |
JP5069711B2 (ja) | Mosfetモデルのパラメータ抽出方法 | |
Sokal et al. | Redefining the optimum RF Class-E switch-voltage waveform, to correct a long-used incorrect waveform | |
CN104331580A (zh) | 利用高压场效应晶体管子电路模型描述自热效应的方法 | |
Lirio et al. | Switching losses analysis in sic power mosfet | |
CN112287506A (zh) | 功率金属氧化物半导体晶体管的模拟模型 | |
JP2012164084A (ja) | 定電圧回路とその半導体装置 | |
US7409649B2 (en) | System and method for automatically calculating parameters of an MOSFET | |
JP2009251862A (ja) | Mosトランジスタの模擬回路 | |
Kachi et al. | Full-chip simulation analysis of power MOSFET's during unclamped inductive switching with physics-base device models | |
CN114580332A (zh) | 一种超结mosfet器件的仿真方法及仿真模型结构 | |
Liu et al. | A large-signal Pspice modeling of GaN-based MIS-HEMTs | |
McAndrew et al. | Advances in ldmos compact modeling for ic design: The sp-hv model and its capabilities | |
Liu et al. | Transistor transient studies including transcapacitive current and distributive gate resistance for inverter circuits | |
JP2009253218A (ja) | 回路パラメータ抽出装置および回路パラメータ抽出方法 | |
Hammer et al. | Modeling the effects of printed-circuit-board parasitics on the switching performance of wide-bandgap applications | |
TWI499926B (zh) | 靜電放電保護元件的模擬等效電路及其模擬方法 | |
CN109980599B (zh) | 一种适用于常规cmos工艺的过温保护结构 | |
Guo et al. | A fold-back current-limit circuit with load-insensitive quiescent current for CMOS low dropout regulator | |
Linares et al. | Optimal Driving Strategies for GaN HEMT: A Numerical Non-Linear Datasheet-Based Model | |
CN212231416U (zh) | 一种二极管电流旁路控制电路 |