CN1757008B - 电路管理 - Google Patents

电路管理 Download PDF

Info

Publication number
CN1757008B
CN1757008B CN2003801099851A CN200380109985A CN1757008B CN 1757008 B CN1757008 B CN 1757008B CN 2003801099851 A CN2003801099851 A CN 2003801099851A CN 200380109985 A CN200380109985 A CN 200380109985A CN 1757008 B CN1757008 B CN 1757008B
Authority
CN
China
Prior art keywords
circuit
transistorized
transistor
frequency
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2003801099851A
Other languages
English (en)
Other versions
CN1757008A (zh
Inventor
大卫·R.·狄滋尔
詹姆斯·B.·伯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Shares LLC
Transmeta Inc
Original Assignee
Transmeta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transmeta Inc filed Critical Transmeta Inc
Publication of CN1757008A publication Critical patent/CN1757008A/zh
Application granted granted Critical
Publication of CN1757008B publication Critical patent/CN1757008B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)
  • Selective Calling Equipment (AREA)

Abstract

本发明涉及电路管理。一种优化电路性能的方法，包括如下步骤：a)获取一目标频率；b)根据所述目标频率，使用软件确定晶体管体偏置值和一电路的电源电压，借以优化所述路的一特性，所述确定包含衡量与所述电路中晶体管的阈电压有关的功率消耗和与所述电源电压有关的功率消耗；以及c)基于所述晶体管体偏置值偏置所述晶体管的体，其中所述特性被优化。控制体偏置的软件。

Description

电路管理
技术领域
本发明涉及电子电路领域，本发明的具体实施方式特别涉及使用软件来控制体偏置以优化电路性能的方法和系统，概括来说，本发明揭露了控制体偏置的软件。
背景技术
现代计算机的处理器可以以非凡的速度运行。然而，提高的速度所花费的代价就是更多的功率消耗。功率消耗导致可观的热耗散，例如，当电容性负载通过电阻元件充电或放电的情况。因此，存在减少功率消耗的需求。一些传统上的技术用于减少功率消耗，仅仅包括当电路不需要运行在最高频率时，扼制工作频率。但是，使用这项技术所能节约的功率是有限的。
发明内容
根据本发明的一个方案，提供一种优化电路性能的方法，包括如下步骤：a)获取一目标频率；b)根据所述目标频率，使用软件确定晶体管体偏置值和一电路的电源电压，借以优化所述电路的一特性，所述确定包含衡量与所述电路中晶体管的阈电压有关的功率消耗和与所述电源电压有关的功率消耗；以及c)基于所述晶体管体偏置值偏置所述晶体管的体，其中所述特性被优化。
根据本发明的另一方案，提供一种管理电路的系统，包含：逻辑电路，用于确定一具有晶体管的电路的目标频率，该电路与所述逻辑电路相连接，其中用于确定所述目标频率的所述逻辑电路还用于翻译所述电路中待执行的指令；计算模块，用于根据所述目标频率确定体偏置值；以及变换电路系统，基于所述体偏置值，用来偏置所述晶体管的体。
根据本发明的又一方案，提供一种管理电路性能的计算机执行方法，包含如下步骤：a)获取一目标频率以使一电路工作于该频率；b)根据所述目标频率确定晶体管体偏置值和一电源电压，借以优化所述电路的一功率效率，所述确定包含比较在所述目标频率下所述晶体管的阈电压和所述电源电压的变化影响所述功率效率有多深；以及c)应用所述晶体管体偏置值于所述电路的晶体管的体。
附图说明
图1所示为一体偏置系统中的一CMOS结构示意图。
图2所示为一体偏置系统中的一CMOS结构示意图。
图3所示为一具有任意负载电容的晶体管在不变的和变化的电压下的功率消耗-频率曲线图。
图4所示为根据本发明的实施例，在图中所示各种曲线和点显示选择的各种阈电压下的频率-电源电压图。
图5A，图5B，图5C所示为根据本发明实施例，使用软件控制体偏置以优化一电路性能的具代表性的系统的示意图。
图6所示为根据本发明实施例，一用于管理电路的系统的代表性的模块图。
图7所示为根据本发明实施例一用于存储一电路中的体偏置晶体管的值的代表性表格。
图8和图9所示为根据本发明实施例显示优化电路性能过程的步骤的流程图。
图10所示为一代表性的计算机系统，可以担当本发明实施例的运行平台。
具体实施方式
在下面的关于本发明一软件控制体偏置的方法和系统，对实施例的细节说明中，阐述了许多特定的细节，以提供对本发明的全面理解。但是，熟知这项技术的人会意识到本发明可以不具有这些特定细节或采用其等效的而实施。又比如，众所周知的方法，过程，组件以及电路在细节中没有描述，以免不必要的模糊本发明的面目。
符号和术语
下述细节说明的一部分介绍了程序，逻辑块，处理，和其它可以在计算机内存中运行的对数据位的操作的符号代表。这些说明和代表是那些熟知数据处理技术的人所使用的手段，借以与其他熟知此技术的人来最有效的交流其工作的内容。程序，计算机执行步骤，逻辑块，过程等等，在此通常被认为是一有条理的可得到所需结果的步骤或指令的序列。步骤指那些需要对物理量的物理操作。通常，虽然不是必须，这些量表现为可存储，传输，合并，比较的电或磁信号，并且另一方面可在一计算机系统中操作。由于已经不时证明其方便性，主要是由于通常使用的原因，在提到这些信号时以数据位，值，要素，符号，字母，项，数字或其它相近的来表示。
应当在心中记得，所有这些和相近的项将与合适的物理量结合在一起，并且这些量仅仅用上了方便的标记。除非特别声明，否则如下面的讨论易见，在本发明整个讨论中，在提到一计算机系统或相近似的电子计算设备的行为和过程时，使用例如“访问”或“接收”或“偏置”或“处理”或“计算(computing)”或“翻译”或“计算(calculating)”或“决定”或“应用”或“存储”或“输出”或“返回”或相近的术语来表示，这样的计算机系统或相近似的电子计算设备，把存储在计算机系统的寄存器和存储器内的表示物理(电学)量的数据，操作和转换成同样的表示物理量的数据，并存储在计算机系统的寄存器和存储器或其它这样的信息存储，传输或显示装置中。
因此，提供一方法和系统，以管理电路(例如一处理器)的性能会是有利的。在优化如功率消耗和工作频率等特性时，进一步有利的是，提供一方法和系统以处理由于加工和环境因素导致的晶体管工作特性的变化。在给定当前使用的电路和晶体管的特性时，提供一方法和系统以允许电路以最小功率消耗运行在最大频率，仍是进一步有利的。
本发明的实施例提供了一方法和系统以管理电路的特性，例如一处理器。本发明的实施例提供了一方法和系统，以在给定当前使用的电路和晶体管的特性时，允许电路以最小功率消耗运行在最大频率。本发明的实施例提供了一方法和系统，以在优化如功率消耗和工作频率等特性时，处理由于加工和环境因素导致的晶体管工作特性的变化。本发明的实施例能够预测一最佳体偏置值以符合未来的工作条件。本发明的实施例提供如上有益之处及其它在上面没有明确提到但在下面的部分描述的益处。
本发明揭露了一种优化电路性能的方法。该方法包括，首先接收一目标参数，例如，一具有晶体管的电路工作于其上的一目标频率。然后，使用软件，根据给定的以优化电路特性为目的的目标参数，确定晶体管的体偏置值。该特性可以是功率消耗。然后，使用该体偏置值以偏置该晶体管的体。使用这种方法，特性被优化。
在另一实施例中，该方法可以进一步包含，基于以优化特性为目的的目标频率，确定一电路的电源电压。在一实施例中，体偏置值的决定包含比较由于电路中晶体管阈电压的变化而引起的功率消耗的变化，及与之相对的由于电源电压所引起的功率消耗的变化。在另一实施例中，最大的工作频率基于一目标电源电压而被确定。
另外，另一实施例为一用于管理一具有晶体管的电路的系统。该电路可以是处理器。该系统包含逻辑电路以使该电路与之连接，借以确定一目标频率。该系统还具有计算机执行的逻辑电路以确定由目标频率决定的晶体管的体偏置值，借以优化该电路的一特性。该系统进一步包含电路系统以根据体偏置值来偏置处理器中的晶体管的体，借此优化电路特性。该用于确定目标频率的逻辑电路可能进一步用于变换在电路中执行的指令。该用于确定晶体管体偏置值的逻辑电路可能包含在一定范围内的目标频率的体偏置值的一表格。
本发明的实施例提供了软件控制的方法和系统以控制使用体偏置的晶体管的电压阀值。该体偏置可能是向后偏置或向前偏置。通过用这种方法控制阈电压，该电路的一特性可以被优化。例如，一处理器消耗的功率可通过选择合适的电压阀值来优化，在给定其它参数的条件下，例如，目标工作频率。其它的参数，例如工作频率，电源电压，晶体管开关电流同样可能会被考虑到。通过使用软件，比起仅仅使用硬件来控制，这些晶体管可得到更准确的控制，并且更多的因素会被考虑到。此外，是否根据参数来改变阈电压的决定可以随软件控制的体偏置智能的使用。
本发明的实施例考虑到，提供一方法(举例来说，CMOS技术)给每一电路，存在一电源电压和晶体管阈电压以使用最小的功率达到目标特性(举例来说，最大工作频率)。这可能依赖于电路中的活动(举例来说，切换)。本发明的实施例调整电源电压和晶体管阈电压以达到目标特性，同时使用最小的功率。
节约功率的问题因功率消耗是晶体管工作特性的一功能而加剧，例如漏电流，其可以是阈电压的一功能。而且，低阀值设备可能会漏太多电，当它们的电路处于休眠或等待模式时(举例来说，晶体管为关的状态)。另一方面，较高阀值的晶体管具有低性能的缺点(举例来说，切换缓慢)。由此，不存在完美的阈电压，使得一电路可以依照性能需求，运行于不同的频率。
而且，阈电压不是稳定的和可预测的。存在各种因素对一晶体管设备的阈电压产生巨大影响。例如，为设置一设备的阈电压接近于零，可能需要对该设备的沟道区进行轻微掺杂和/或补偿掺杂。无论如何，由于加工的变化，设备与设备之间在沟道区的实际的掺杂浓度会有轻微变化。虽然这些变化可能很轻微，但它们可能会几十或甚至几百的改变一设备的阈电压。进一步，尺寸的变化(例如氧化物厚度，和沟道宽度和特别是沟道长度)，在材料内和界面处的电荷俘获，以及环境因素，例如工作温度波动能够改变阈电压。
近来，已经发展到作为四端设备来使用晶体管，借以控制晶体管的特性。典型的，金属氧化物场效应半导体(MOSFET)和与之相似的被认为是三端设备并依此来控制。无论如何，这样的晶体管的体可以作为一第四端来使用。例如，通过在体和源极之间应用电压，晶体管的阈电压可能会改变，如下面所讨论的。
在图1代表性的CMOS布局中，该晶体管作为四端设备来使用，借以在使用体偏置技术时改变阈电压。体偏置晶体管的一基本特性存在于电调该晶体管阀值的能力。这一点通过相对于源极向后偏置或向前偏置每一MOS晶体管的体以调整阈电压来实现。典型的，该电压可通过隔离源区和阱区的电阻性接触来控制，隔离是通过使用单独控制这两区域所必需的电路系统来实现。图1中的结构为代表性的布局，其中阱接点与源接点相分离。
n沟道场效应晶体管(NFET)101由一n区源极103，一栅电极104，一n区漏极105，及一p.sup.-大块材料(p.sup.-bulk material)106。该NFET 101还可包括一如图所示的p阱107。近似的，p沟道场效应晶体管(PFET)102包括在一n阱111中形成的p区源极108，一栅电极109和一p区漏极110。标号112为一p.sup.+塞(p.sup.+plug)，其形成大块材料106的一大块端子(bulk terminal)或阱连接物(well tie)，而标号113则是一n.sup.+塞(n.sup.+plug)，其形成n阱111的阱连接物。
在图1所示的体偏置CMOS设计中，通过提供一隔开的NFET衬底以金属轨条接点116，其与源极端子103的金属轨条接点114相隔开，大块材料106的阱接触(well contact)112由NFET 101的源极端子(source terminal)103分离出来。该NFET衬底轨条接点116与一偏置电压源Vpw。相近的，通过提供一隔开的PFET衬底以金属轨条接点118，其与源极端子108的金属轨条接点115相隔开，n阱111的阱接触113由PFET 102的源极端子108分离出来。NFET衬底轨条接点118连接于一偏置电压源Vnw。由此，在这个例子中，NFET101的衬底偏置电压根据Vpw设定，而PFET102的衬底偏置电压则根据Vnw设定。
图2显示一相近的设计，除了NFET101的衬底或体是通过一金属底板119而偏置于Vpw，而不是通过一阱轨条连接物(well rail tie)。PFET102以一如图1中的设计相近的结构关联于Vnw。
为帮助理解本发明的一些实施例，下面将简要的总结几条原理。其中第一条是阈电压(Vt)对于性能和功率的影响。减少阈电压可增加性能(举例来说，最大工作频率)，但是增大漏电流。由此，阈电压应当足够低以允许电路工作在其想要的频率上，但不要太低以致当晶体管不活动时漏电流浪费功率。例如，一高Vt，适合于节约一数字钟电路的功率，其运行得不是很快。然而，一低Vt可能适合于一数字信号处理电路，这样其可以快速切换。
第二条结论是，为减少功率消耗所采取的步骤会影响Vt，因此也会影响晶体管的开电流(ION)及最大工作频率。由此，实施例衡量了减少功率消耗和希望最大工作频率的需求。例如，为减少功率消耗，根据上面的讨论，可能会降低工作频率和电源电压。然而，降低电源电压会增加有效的Vt，Vt的增加会急剧的减少饱和电流(ION)，因此会减小该电路可以运行的最大频率。由此，通过使用软件以控制阈电压，本发明的实施例维持在各种因素之间的一平衡。仅仅使用硬件来管理各种因素是非常困难而不可能的。
如上所述，为减少功率消耗，通常想要减小工作频率和电源电压。图3所示为一传统的晶体管的功率消耗-频率曲线图。功率的使用可近似表示为：
等式1：P＝C*V2*f+IOFF*V
等式1中，P为功率，C为有效负载电容，V为晶体管的电源电压，f为切换频率，而IOFF是晶体管的漏电流或关电流(off current)。右侧的第一组是变化的组件而第二组是固定的组件。该晶体管自身消耗的变化的功率作为一部分包括在负载电容里。曲线301显示当频率变化而其它参数例如电源电压保持不变时所使用的功率。如等式1所显示，功率的使用随频率而线性下降，并具有一由固定的组件所给定的y轴截距。一些传统的系统仅仅通过在电路不需要工作在高频率时扼制工作频率来节约功率。
不管怎样，如曲线302和等式1所示，当频率下降时，甚至更多的功率可以通过降低电源电压而节省。例如，电源电压在变化的组件一组中看起来是第二功率。固定功率组件的分析更加复杂。当电源电压看起来是固定组件中的第一功率时，电源电压的一降低也会影响IOFF。例如，降低电源电压增加阈电压，如等式2所示，其中，Vt为工作阈电压，VtO为原始的(固有的)阈电压，”dibl”为漏极感应阻碍降低(drain induced barrier lowering).而Vdd为电源电压。
等式2：Vt＝VtO-dibl*Vdd
等式2显示，随电源电压减小，阈电压Vt增加。漏电流的分析相当复杂，其包含几个部分：关状态亚阀值漏电流，栅极直接隧穿漏电流，以及源极/漏极接漏电流。无论如何，依次增加Vt，减少漏电流(IOFF)，由于漏电流与Vt成指数关系，并且因此，如等式2所示，与电源电压成指数关系，近似的等于Vdd每增加0.3伏特，其增加一倍。由此，希望减小电源电压，随之降低工作频率以节约功率。
无论如何，Vt的增加会负面影响最大工作频率。总之，降低电源电压会增加有效的阈电压，其使ION降低，从而降低最大工作频率。降低电源电压对Vt的效果已经在上面讨论过。等式3证明一晶体管在饱和状态下，Vt和ION之间的关系。
等式3：ION＝VSATCOXW(Vgs-Vt-Vdsat)
在等式3中，VSAT为饱和速率，Vgs为栅极-源极电压，COX为栅极-沟道电容器在每单位面积上的电容，W沟道宽，并且Vdsat为饱和电压。虽然等式3描述了一短沟道设备，但是本发明并不局限于短沟道设备。
由等式3可看出随Vt的增加，ION迅速的下降。这样，依次减小电路的最大频率。最大频率可近似用等式4来表示，其中C为负载电容，Vdd为电源电压，而ION为晶体管的漏极-源极饱和电流。
等式4：fmax∝ION/(C*Vdd)
图4所示为作为Vdd一函数的最大工作频率，对应于各种Vt值。曲线401对应于最高的Vt，而曲线402对应于最低的。由此，对一给定的Vdd，最低Vt曲线可运行在最高频率。进一步，如上所述，Vt变化时，ION也变化，由此fmax变化。如曲线401-403所示，当Vdd由其最高值下降时，最大频率起初缓慢下降。然而，当Vdd进一步下降时，fmax存在一迅速减少。等式2-4显示这一现象的原因。由等式4，注意到如果忽略Vdd对ION的影响，下降的Vdd会减少fmax。然而，等式2和等式3显示下降的Vdd会减少ION，由等式4得出，其减少fmax。而且，等式3显示，随Vt增加，ION迅速减少。由此，根据等式4，随随Vt增加ION迅速的减少使得fmax下降，虽然Vdd也在下降。本发明的实施例计算最合适的运行特性(举例来说，功率消耗)，通过衡量上述讨论过的各种因素并达到适合的参数，例如Vdd，和体偏置值以设定Vt。无论如何，本发明的实施例不仅限于在此讨论的因素，它们只是作为示例来考虑。
在本发明的一实施例中，晶体管以一极低Vt制造出来。例如，Vt曲线会在图4中远离左侧，并因此可以工作在一极高频率上，如果需要的话。然而，带有极低Vt的设备不希望具有一高IOFF，正如上面所描述的。由此，根据在此讨论的变量和与其相似的，使用体偏置来增加Vt到一最合适水平或至少极接近最合适水平。例如，可以使用体偏置有效地由例如曲线402移动到曲线403，借以减少IOFF，同时仍然允许电路工作在一实际足够的fmax上。无论如何，晶体管以低Vt制造出来不是必须的。由此，总之，当图4中的曲线远离左侧时，电路可能会运行得更快，因为ION相对较高，但是在电路静止时，其可能会消耗更多的功率，因为IOFF也相对较高。
体偏置也可以用来在图4中移动一曲线进一步接近左侧。在这个例子中，体偏置可描述为向前偏置并可以减小Vt。向后偏置可以用来移动一曲线进一步接近右侧。
本发明的实施例根据一目标工作频率确定一适当的电源电压和阈电压，同时节约功率。目标工作频率可能基于电路的利用(举例来说，处理器的利用)。如前述讨论所解释的，通过降低电源电压可节约额外的功率，但是这样做不能使电源电压降得太低或电路将不能达到目标工作频率。而且，Vt同时影响功率消耗和fmax。
图5A所示为根据本发明的实施例一示范性系统500，使用软件控制体偏置以优化一电路502性能的示意图。该系统500包含一电路502，其特性将被改变。该电路502可能具有CMOS晶体管，但这不意味着限制于此。该系统500被提供一目标频率(ftar)，据此通过计算模块506来计算电源电压的值(Vdd)和体偏置的值(Vnw，Vpw)。这些可能是数值。再次回到图4，其可以被描述为在fmax固定时选取一合适的曲线，同时考虑到不同的Vt和Vdd对功率消耗的影响。例如，在一实施例中，IOFF的变化引起功率消耗的变化(其可能顺次由被分析的Vt曲线所引起)与Vdd的变化引起功率消耗的变化相比较。这一分析可以包括把晶体管多久需要切换考虑在内。在这一例子中，Vdd可能是在分析过的Vt曲线上需要的值以达到fmax。
电源电压值和体偏置值输入变换电路系统504中以变换这些值到模拟信号以输入改变中的电路502。那些本技术领域常见的技术可以合适的将这些值应用到该电路上。这一目标频率(Ftar)也可以应用于电路502。这可能是实际的输入计算模块的值，并由此不用必须在那里改变。然而，实施例不但提供了使运行电路502于目标频率，还提供使其运行在一不同的频率上，假如，例如计算出的频率确定另一频率更合适的情况。那些本技术领域常用的技术可用于改变电路的频率。
有时，系统500使用IOFF测量模块508由一或更多电路502的晶体管中测量IOFF，并使用那个值来调整计算出的合适的值。本发明的实施例可能还会测量其它参数，而不是测量IOFF，例如，举例来说，温度。这一参数可能接着被送入计算模块506。由此，电路具有一方式来补偿晶体管中处理和环境两者的变化。如果需要的话，测量可以在电路502的多个位置进行，以处理在不同晶体管间的变化。由此，可能会有单独的Vnw和Vpw信号送到电路502的不同区域中。
在一具体执行中，计算用一查表法来进行。图7所示为示例性的表格。有时，IOFF的值可以用来改写表格的值。选择性的，系统500可能具有许多的表格。IOFF的值可以用来选取合适的表格。例如，测量出的IOFF可以担当测量温度的一种方法。该系统500的每一表格可能在预期的工作温度范围内覆盖一小范围。由本领域的常用技术可知，确定这些值不一定必须采用查表法。例如，可以使用一算法来动态的计算合适的Vdd，Vnw和Vpw值。
图5B所示为系统520的一实施例，其中，该系统520输入一目标电源电压Vdd，而不是输入一目标频率。基于这一值，系统520计算出一工作频率(fop)，一Vnw和一Vpw。在给定电源电压和选定Vt的情况下，该工作频率可能是电路502可以运行的最大频率。再回到图4，其可以表述为挑选一合适的曲线在固定Vdd的情况下使fmax最大。因为具有图5A中所示的系统500，可以有时来测量一IOFF值，并且用其来计算fop，Vnw和Vpw。
图5C所示为一系统540的实施例，其中一任意参数被输入计算模块506。该任意参数可以是，例如，一目标工作频率或一目标电源电压。无论如何，本发明的实施例不仅限于此。基于输入参数，系统540根据目标参数确定晶体管的体偏置值，借以优化一线路的特性。系统540可以优化功率消耗或最大工作频率。而且，本发明的实施例不仅限于此。系统540可以确定其它的电路参数，例如Vdd或工作频率，这依赖于所属如的参数是什么。虽然没有显示，但是根据本技术领域的现有技术可得出一IOFF测量电路或类似的可以加入系统540。
图6所示为根据本发明一实施例，一测量电路的系统的示范性模块图600。在图6中，微处理器602是将被改变工作特性的电路。无论如何，本发明的实施例不仅限于一微处理器602。与微处理器602相联系的是一代码变形软件(CMS)610。该CMS610可访问在微处理器602内执行的指令并能够翻译它们。例如，需要执行的指令可能已经为一不同的处理器而写成。该CMS610为本系统的实际的处理器翻译并优化这些指令。
由于该CMS610了解近来被执行的指令和将要执行的指令，其能够非常有效的确定当前的处理器利用和预知随后的利用。由此，其能够确定微处理器需要在什么频率下以执行一时间间隔。该CMS610反馈这一目标频率给计算模块506，其如上述讨论的来确定合适的电路参数。
图7所示为根据本发明一实施例，一用于确定电路参数的示范性表格700。该示范性表格700包含记载fmax，Vdd，Vnw和Vpw的条目，条目的第一行具有一Vpw为0.2V和Vnw为-0.2V，并且其适合向前偏置一体/源极连接(junction)。具有Vpw为-1V和-2V的条目适合向后偏置体/源极连接。一典型的表格可能包含更多的条目。
本发明的一实施例为一使用软件控制体偏置以优化电路性能的方法。至少图8所示的过程的一些步骤可以作为指令存储到一计算机可读介质中，并且可在一通用的处理器(举例来说，图10所示的计算机系统100)上执行。在图8所示的过程800中，在步骤810得到一目标参数。该目标参数可以是一目标频率或Vdd，但并不仅限于此。
在步骤820中，为优化一电路的特性，根据目标参数，晶体管的体偏置值被确定。将要优化的特性可以是功率消耗，其根据给定的输入参数来优化。该确定过程可以包括查表法或一基于一数学关系的传输过程中计算(calculation on-the-fly)。依赖于所输入的参数是什么，各种实施例还可以计算一Vdd或一最大工作频率。其它参数同样可以被确定。
该确定过程可以包括预测电路的活动。例如，一工作频率，就像一最大工作频率可以被预测。同样的，电路的漏电流能够被预测。预测可以通过CMS来进行，并且可以用于确定未来的阀值。
步骤820的确定过程可以包括衡量各种考虑，如果不使用软件的话这些是很难或不可能实行的。对各种考虑的衡量可能会以很多种方式来陈述，不应以本发明的说明中所包含的表达为限定。如下所述，选取一体偏置值改变Vt，其依次改变ION和IOFF两者。由于最大工作频率依赖于ION，并且静止功率消耗依赖于IOFF，这些因素在给定电路的用途(举例来说，晶体管切换所在的频率)时互相平衡。而且，Vdd的值也影响平衡的过程。在一实施例中，取决于IOFF的改变的(举例来说，由Vt的改变)功率消耗的改变与取决于Vdd的改变的(举例来说，图4中在一给定的曲线上，必须达到的fmax)功率消耗的改变做比较。在另一实施例中，取决于ION的改变的(举例来说，由Vt的改变)功率消耗的改变与取决于Vdd的改变的功率消耗的改变做比较。无论如何，许多其它的衡量试验是可行的。基于比较，可以选取合适的Vdd，Vnw和Vpw值。
在步骤830中，电路中晶体管的体为体偏置的建立一希望的Vt。这既可以是向后偏置，也可以是向前偏置。进一步的，依赖于实施中的实施例，电源电压(Vdd)可以根据新确定的值而改变，或者工作频率可以根据一确定的频率而改变。当使用软件控制体偏置，通过应用新体偏置以改变阈电压的步骤可以智能的实施，通过确定在这一时刻是否不改变体偏置更好。例如，改变体偏置花费一些对功率的测量，由此，例如，电容性充电。如果交换阈电压之间的变化所节约的功率被进行改变所花费的功率超过，这个改变可以放弃。
本发明的一实施例为一计算机执行的方法以优化电路的特性，其使用软件控制体偏置。至少图9中过程900的一些步骤可以作为指令存储在一计算机可读介质中，并可在一通用处理器上执行。在步骤910中，电路中一晶体管的一漏电流被测量。
在步骤920中，得到一目标频率。该目标频率可以被CMS或类似的所确定，并且可以基于对一工作特性由过程900所控制的处理器的利用而确定。
在步骤930中，根据目标频率，一电源电压和晶体管体偏置值被确定。而且，在步骤910中测量得到的漏电流可以在确定过程中包括进去。作为结果的值可以用来优化功率消耗。该确定过程可以包括查表法或传输过程中计算(calculation on-the-fly)。步骤930中的确定过程可以包括衡量各种考虑，如果没有使用软件这是很难或不可能实施的。基于比较，可以选取合适的Vdd，Vnw和Vpw值。
在步骤930中，确定得到的电源电压和体偏置值应用于电路。该体偏置在电路中建立一希望得到的Vt。用这种方式，电路可以在希望的频率上运行同时功率消耗最小。
图10所示为一示范性的计算机系统100的电路系统，其可以形成本发明实施例的平台。计算机系统100包括一地址/数据总线99以传送信息，一中央处理器101与总线相连接以处理信息和指令，一易失性存储器102(举例来说，随机存取存储器RAM)与总线99相连接以为中央处理器101存储信息和指令，以及一非易失性存储器103(举例来说，只读存储器ROM)与总线99相连接以为处理器101存储静态信息和指令。计算机系统100还包括一可选的数据存储设备104(举例来说，一磁或光盘或盘驱动器)与总线99相连接以存储信息和指令。
仍然是关于图10，系统100还包括一可选的包括混合符号和功能键的混合符号输入设备106与总线99相连接以传送信息和命令选择给中央处理器单元101。系统100还包括一光标控制设备107与总线99相连接以传送使用者的输入信息和命令选择给中央处理器单元101。本发明实施例的系统100还包括一显示设备105与总线99相连接以显示信息。一信号输入/输出通讯设备108与总线99相连接以提供与外部设备的通讯。
本发明的最佳实施例，一软件控制体偏置的方法和系统如上所述。虽然本发明已经由特定的实施例来说明，但本发明并不由这样的实施例所限定，应根据所附的权利要求来确定。

Claims (17)

1.一种优化电路性能的方法，包括如下步骤：
a)获取一目标频率；
b)根据所述目标频率，使用软件确定晶体管体偏置值和一电路的电源电压，借以优化所述电路的一特性，所述确定包含衡量与所述电路中晶体管的阈电压有关的功率消耗和与所述电源电压有关的功率消耗；以及
c)基于所述晶体管体偏置值偏置所述晶体管的体，其中所述特性被优化。
2.根据权利要求1所述的方法，其中所述特性是所述电路的功率效率。
3.根据权利要求1所述的方法，其中所述c)包含，基于所述晶体管体偏置值，向前偏置所述电路中所述晶体管的体。
4.根据权利要求1所述的方法，其中所述c)包含，基于所述晶体管体偏置值，向后偏置所述电路中所述晶体管的体。
5.根据权利要求1所述的方法，其中所述b)包含预测所述电路的活动。
6.根据权利要求1所述的方法，其中所述b)包含预测所述电路的漏电流。
7.根据权利要求1所述的方法，其中所述方法是由计算机执行的。
8.根据权利要求7所述的方法，其中所述b)中所述的确定包含基于一数学关系计算所述体偏置值。
9.根据权利要求7所述的方法，其中所述b)中所述的确定包括：为包含一频率范围内的所述体偏置值的表格作索引。
10.根据权利要求7所述的方法，其中所述方法进一步包含如下步骤：
确定所述电路中的所述晶体管中至少一个晶体管的一漏电流；以及
至少部分基于所述的漏电流，确定所述b)中的所述晶体管体偏置值。
11.一种管理电路的系统，包含：
逻辑电路，用于确定一具有晶体管的电路的目标频率，该电路与所述逻辑电路相连接，其中用于确定所述目标频率的所述逻辑电路还用于翻译所述电路中待执行的指令；
计算模块，用于根据所述目标频率确定体偏置值；以及
变换电路系统，基于所述体偏置值，用来偏置所述晶体管的体。
12.根据权利要求11所述的系统，其中所述目标频率基于所述电路的利用而得。
13.根据权利要求11所述的系统，其中用于确定所述体偏置值的所述计算模块包含一表格，该表格具有一目标频率范围内的所述体偏置值。
14.根据权利要求11所述的系统，其中所述系统进一步包含：
测量模块，用于测量在所述电路中的所述晶体管中的一晶体管中的漏电流；以及
其中用于确定所述体偏置值的所述计算模块进一步基于所述漏电流进行所述确定所述体偏置值的操作。
15.根据权利要求11所述的系统，其中用于确定所述目标频率的所述逻辑电路进一步可以预测所述电路的未来活动。
16.根据权利要求11所述的系统，其中所述体偏置值为可操作的以向前偏置所述晶体管的体/源极连接。
17.根据权利要求11所述的系统，其中所述体偏置值为可操作的以向后偏置所述晶体管的体/源极连接。
CN2003801099851A 2002-12-31 2003-12-29 电路管理 Expired - Lifetime CN1757008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/334,638 2002-12-31
US10/334,638 US7334198B2 (en) 2002-12-31 2002-12-31 Software controlled transistor body bias
PCT/US2003/041491 WO2004061968A2 (en) 2002-12-31 2003-12-29 Circuit management

Publications (2)

Publication Number Publication Date
CN1757008A CN1757008A (zh) 2006-04-05
CN1757008B true CN1757008B (zh) 2010-06-09

Family

ID=32655120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003801099851A Expired - Lifetime CN1757008B (zh) 2002-12-31 2003-12-29 电路管理

Country Status (5)

Country Link
US (4) US7334198B2 (zh)
JP (1) JP5033308B2 (zh)
CN (1) CN1757008B (zh)
AU (1) AU2003300019A1 (zh)
WO (1) WO2004061968A2 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7323367B1 (en) * 2002-12-31 2008-01-29 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7174528B1 (en) 2003-10-10 2007-02-06 Transmeta Corporation Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure
US6991943B2 (en) * 2003-12-04 2006-01-31 International Rectifier Corporation Process for preparation of semiconductor wafer surface
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7645673B1 (en) * 2004-02-03 2010-01-12 Michael Pelham Method for generating a deep N-well pattern for an integrated circuit design
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7296247B1 (en) * 2004-08-17 2007-11-13 Xilinx, Inc. Method and apparatus to improve pass transistor performance
US7188325B1 (en) * 2004-10-04 2007-03-06 Advanced Micro Devices, Inc. Method for selecting transistor threshold voltages in an integrated circuit
US7496868B1 (en) * 2004-10-12 2009-02-24 Transmeta Corporation Method and system for automated schematic diagram conversion to support semiconductor body bias designs
US7802223B1 (en) * 2004-12-20 2010-09-21 Robert Paul Masleid Method and system for configurable contacts for implementing different bias designs of an integrated circuit device
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US20060226863A1 (en) * 2005-03-31 2006-10-12 Narendra Siva G Method and apparatus to adjust die frequency
US7454738B2 (en) * 2005-06-10 2008-11-18 Purdue Research Foundation Synthesis approach for active leakage power reduction using dynamic supply gating
US7357571B2 (en) * 2005-07-01 2008-04-15 Predictive Service, Llc Infrared inspection and reporting process
US7305647B1 (en) 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
US7490303B2 (en) * 2006-03-03 2009-02-10 International Business Machines Corporation Identifying parasitic diode(s) in an integrated circuit physical design
US7579221B1 (en) 2006-03-29 2009-08-25 Ditzel David R Conversion of an SOI design layout to a bulk design layout
US7917772B1 (en) * 2006-09-29 2011-03-29 Koniaris Kleanthes G Dynamic chip control
US8705300B1 (en) * 2007-02-27 2014-04-22 Altera Corporation Memory array circuitry with stability enhancement features
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US7685548B2 (en) * 2007-09-27 2010-03-23 International Business Machines Corporation Detection method for identifying unintentionally forward-biased diode devices in an integrated circuit device design
JP2009146243A (ja) * 2007-12-17 2009-07-02 Hitachi Ltd 基板バイアス制御を活用する電力性能最適化コンパイラ及びプロセッサシステム
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US7973594B2 (en) * 2009-02-05 2011-07-05 Indian Institute Of Science Power monitoring for optimizing operation of a circuit
US8181147B2 (en) * 2009-06-29 2012-05-15 Lsi Corporation Parametric data-based process monitoring for adaptive body bias control
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US9348959B1 (en) * 2012-06-29 2016-05-24 Xilinx, Inc. Optimizing supply voltage and threshold voltage
KR101975409B1 (ko) 2012-07-26 2019-05-08 삼성전자주식회사 시스템 온 칩 및 그것의 온도 제어 방법
CN107273271A (zh) * 2017-06-21 2017-10-20 联想(北京)有限公司 一种超频控制方法及电子设备
US10591946B2 (en) * 2017-07-13 2020-03-17 Realtek Semiconductor Corp. Electronic device, power circuit applied to the electronic device, and associated method
CN109904129A (zh) * 2019-01-04 2019-06-18 上海亿算科技有限公司 一种芯片散热系统及其制备方法
US10795430B1 (en) 2019-05-24 2020-10-06 Globalfoundries Inc. Activity-aware supply voltage and bias voltage compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218892B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
US20020029352A1 (en) * 1998-12-30 2002-03-07 Shekhar Y. Borkar Software control of transistor body bias in controlling chip parameters
US20020173825A1 (en) * 1998-10-28 2002-11-21 David L. Thompson Power consumption reduction in medical devices employing multiple supply voltages and clock frequency control

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184265B2 (ja) * 1991-10-17 2001-07-09 株式会社日立製作所 半導体集積回路装置およびその制御方法
EP0690510B1 (en) * 1994-06-28 1998-05-06 Nippon Telegraph And Telephone Corporation Low voltage SOI (silicon on insulator) logic circuit
JPH08221277A (ja) * 1995-02-14 1996-08-30 Sumitomo Metal Ind Ltd エミュレーション装置
US6035407A (en) * 1995-08-14 2000-03-07 Compaq Computer Corporation Accomodating components
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
US6604927B2 (en) 1996-09-19 2003-08-12 Lawrence V. Montsinger Apparatus for forming thermoplastic composite materials
JP3145942B2 (ja) * 1997-02-18 2001-03-12 日本電気株式会社 電源システム
JPH11220342A (ja) * 1998-02-02 1999-08-10 Kokusai Electric Co Ltd 電力増幅回路におけるトランジスタの可変バイアス回路
US6091283A (en) * 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
US6218708B1 (en) * 1998-02-25 2001-04-17 Sun Microsystems, Inc. Back-biased MOS device and method
US6023641A (en) * 1998-04-29 2000-02-08 Medtronic, Inc. Power consumption reduction in medical devices employing multiple digital signal processors
US6087892A (en) * 1998-06-08 2000-07-11 Sun Microsystems, Inc. Target Ion/Ioff threshold tuning circuit and method
US6048746A (en) * 1998-06-08 2000-04-11 Sun Microsystems, Inc. Method for making die-compensated threshold tuning circuit
JP3762856B2 (ja) * 2000-05-30 2006-04-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP3475237B2 (ja) * 2000-07-24 2003-12-08 東京大学長 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
US6303444B1 (en) * 2000-10-19 2001-10-16 Sun Microsystems, Inc. Method for introducing an equivalent RC circuit in a MOS device using resistive wells
US6967522B2 (en) * 2001-04-17 2005-11-22 Massachusetts Institute Of Technology Adaptive power supply and substrate control for ultra low power digital processors using triple well control
US6605981B2 (en) * 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6489224B1 (en) * 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US6621325B2 (en) * 2001-09-18 2003-09-16 Xilinx, Inc. Structures and methods for selectively applying a well bias to portions of a programmable device
JP4300791B2 (ja) * 2002-12-05 2009-07-22 株式会社デンソー 点火コイルおよびその製造方法
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218892B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
US20020173825A1 (en) * 1998-10-28 2002-11-21 David L. Thompson Power consumption reduction in medical devices employing multiple supply voltages and clock frequency control
US20020029352A1 (en) * 1998-12-30 2002-03-07 Shekhar Y. Borkar Software control of transistor body bias in controlling chip parameters

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Hirabayashi, M.
Kawaguchi, H.
Lee, S.
Nose, K.
Nose, K.;Hirabayashi, M.;Kawaguchi, H.;Lee, S.;Sakurai,T..VTH-hopping Scheme for 82% Power Saving inLow-voltageProcessors.Custom Integrated Circuits, 2001, IEEE Conference on.2001,93-96. *
Sakurai,T..VTH-hopping Scheme for 82% Power Saving inLow-voltageProcessors.Custom Integrated Circuits, 2001, IEEE Conference on.2001,93-96.

Also Published As

Publication number Publication date
US20110258590A1 (en) 2011-10-20
US20080141187A1 (en) 2008-06-12
AU2003300019A1 (en) 2004-07-29
WO2004061968A3 (en) 2004-08-26
US7996809B2 (en) 2011-08-09
US20040128631A1 (en) 2004-07-01
CN1757008A (zh) 2006-04-05
US8898616B2 (en) 2014-11-25
AU2003300019A8 (en) 2004-07-29
JP2006512685A (ja) 2006-04-13
US8370785B2 (en) 2013-02-05
US20140033160A1 (en) 2014-01-30
US7334198B2 (en) 2008-02-19
WO2004061968A2 (en) 2004-07-22
JP5033308B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
CN1757008B (zh) 电路管理
Lee et al. A self-tuning IoT processor using leakage-ratio measurement for energy-optimal operation
Soeleman et al. Robust subthreshold logic for ultra-low power operation
Datta et al. Modeling and circuit synthesis for independently controlled double gate FinFET devices
Khakzar et al. Modeling of amorphous-silicon thin-film transistors for circuit simulations with SPICE
US8606557B2 (en) Table lookup method for physics based models for SPICE-like simulators
Sharma A survey of leakage reduction techniques in CMOS digital circuits for nanoscale regime
Sharma Design and simulation of reliable low power CMOS logic gates
CN114174789A (zh) 带有体效应二极管的反向带隙基准电路，以及带有占空比输出的开关电容器温度传感器
US20070228830A1 (en) Method and architecture for power management of an electronic device
CN104995841A (zh) 基于老化的泄漏能量减小方法和系统
Singh et al. Design of a voltage‐programmed VTH compensating pixel circuit for AMOLED displays using diode‐connected a‐IGZO TFT
Cui et al. Simple noise margin model for optimal design of unipolar thin-film transistor logic circuits
van der Meer et al. Low-power deep sub-micron CMOS logic: sub-threshold current reduction
CN102236723A (zh) 基于输入向量控制的衬底偏置技术面积优化算法
TWI702534B (zh) 功率金屬氧化物半導體電晶體的模擬方法
US7831935B2 (en) Method and architecture for power management of an electronic device
Makosiej et al. Ultra‐low leakage SRAM design with sub‐32 nm tunnel FETs for low standby power applications
CN112287506B (zh) 功率金属氧化物半导体晶体管的模拟模型
Maier Modeling the CMOS inverter using hybrid systems
Rameya Sridharan et al. Design of high efficient low power static logic circuit using SG FinFET
Xiong et al. Performance Analysis of Trench Power MOSFETs in High‐Frequency Synchronous Buck Converter Applications
JP2011199113A (ja) 解析装置及び半導体装置
Li et al. Analytical Model of Fast-Switching GaN HEMTs in Bridge-Leg Considering Nonlinear Characteristics
Maity et al. Design of a low power voltage regulator for high dynamic range of load current

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1089826

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: KNOWLEDGE VENTURE CAPITAL ROMPLAST-14 O., LTD

Free format text: FORMER OWNER: QUANMEIDA CO., LTD.

Effective date: 20090828

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090828

Address after: Nevada

Applicant after: TRANSMETA Corp.

Address before: American California

Applicant before: Qualcomm shares LLC

Effective date of registration: 20090828

Address after: American California

Applicant after: Qualcomm shares LLC

Address before: California, USA

Applicant before: Transmeta Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1089826

Country of ref document: HK

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100609