CN104995841A - 基于老化的泄漏能量减小方法和系统 - Google Patents

基于老化的泄漏能量减小方法和系统 Download PDF

Info

Publication number
CN104995841A
CN104995841A CN201380069631.2A CN201380069631A CN104995841A CN 104995841 A CN104995841 A CN 104995841A CN 201380069631 A CN201380069631 A CN 201380069631A CN 104995841 A CN104995841 A CN 104995841A
Authority
CN
China
Prior art keywords
door
objective circuit
group
processor
aging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380069631.2A
Other languages
English (en)
Other versions
CN104995841B (zh
Inventor
M·波特科尼亚克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Empire Technology Development LLC
Original Assignee
Empire Technology Development LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Empire Technology Development LLC filed Critical Empire Technology Development LLC
Publication of CN104995841A publication Critical patent/CN104995841A/zh
Application granted granted Critical
Publication of CN104995841B publication Critical patent/CN104995841B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文一般地描述减小与后硅目标电路相关联的泄漏能量的技术。一种示例方法包括基于针对性的度量有目的地老化目标电路中的多个门，所述针对性的度量包括与目标电路相关联的时序约束。

Description

基于老化的泄漏能量减小方法和系统
背景技术
除非在本文中另外表明，否则本部分中所述的方法对于本申请中的权利要求来说不是现有技术并且不由于包括在本部分中而被承认是现有技术。
IC制造中的制程变异(PV)指的是一般由于制造制程的性质而导致的IC参数值与标称规范的偏差。深亚微米技术中的PV的存在对于集成电路(IC)能量优化尝试已经变为了主要关注点。一些现有的补偿PV的影响的前硅IC优化应用统计分析来捕捉PV影响并且补偿IC设计中的影响。这些方法一般不是各种设计和技术通用的，并且它们可能受在设计模型中可能不能及时反映的随机要素(诸如环境温度)的极大影响。
解决前述的前硅优化方法不能解决的问题的一些后硅优化方法也存在。然而，现有的方法没有考虑由低能量输入矢量引起的任何IC老化影响。具体地说，IC老化长久以来一直被认为对于IC设计和操作是不利现象，因为它可能引起阈值电压的增大，从而它可能导致随着时间的过去延迟劣化。然而，IC老化所带来的阈值电压增大可能使门的泄漏能量减小。
因此，本文描述利用IC老化来减小目标电路在该目标电路的操作期间的泄漏能量消耗的方法和系统。
概述
根据本公开的至少一些实施例，描述了一种用于减小与后硅目标电路相关联的泄漏能量的方法。一些示例方法可包括基于针对性的度量有目的地老化所述目标电路中的多个门，所述针对性的度量包括与所述目标电路相关联的时序约束。
根据本公开的至少一些实施例，还描述了一种计算机可读介质，其包含用于减小与后硅目标电路相关联的泄漏能量的指令序列。一些示例指令当被处理器执行时可使处理器基于针对性的度量有目的地老化所述目标电路中的多个门，所述针对性的度量包括与所述目标电路相关联的时序约束。
根据本公开的至少一些实施例，描述了一种计算装置，其耦合到后硅目标电路，并且被配置为减小与所述后硅目标电路相关联的泄漏能量。一些示例计算装置可包括可编程单元和处理器，处理器可被配置为基于针对性的度量有目的地老化所述目标电路中的多个门，所述针对性的度量包括与所述目标电路相关联的时序约束。
前述概要仅仅是说明性的，而并不意图以任何方式是限制性的。除了说明性的方面，上述实施例和特征、另外的方面、实施例和特征将通过参考附图和下面的详细描述而变得显而易见。
附图说明
通过结合附图进行的以下描述和所附权利要求，本公开的前述和其它特征将变得更充分地显而易见。这些附图仅仅描绘了根据本公开的几个实施例，因此，不应被认为是限制其范围。将通过使用附图来更具体地、更详细地描述本公开。
在附图中：
图1示出用于对后硅目标电路执行基于老化的泄漏能量减小的示例处理的框图；
图2示出用于识别用于后硅IC老化的一个或多个输入矢量的示例方法；
图3是示例可满足性问题公式化；
图4示出关键路径和有效敏化(可敏化)关键路径的示例；
图5示出示例潜伏期和吞吐量；
图6示出示例门和其输入与输出之间的依赖性；
图7示出输入矢量可如何被应用于在特定地方创建有目的的门开关、因此使温度升高的另一示例；
图8示出用于在待命模式下识别用于后硅IC老化的一个或多个输入矢量的示例方法800；以及
图9是被配置为有目的地老化后硅目标电路的示例计算装置的框图，
所有附图都是依照本公开的一些实施例来安排的。
具体实施方式
在以下详细描述中，对附图进行参考，所述附图形成详细描述的一部分。除非上下文另外指示，否则在附图中，相似的符号通常标识相似的部件。在详细描述、附图和权利要求中描述的说明性实施例并不意味着是限制性的。在不脱离这里所提供的主题的精神或范围的情况下，可以利用其它实施例，以及可以进行其它改变。将易于理解的是，如在本文中一般地描述的和在图中示出的那样，本公开的各方面可以以广泛多样的不同配置被布置、替代、组合和设计，所有这些都被明确地构想，并且构成本公开的一部分。
本公开尤其是针对与如本文中将描述的基于老化的泄漏能量减小方案相关的装置、系统、方法和计算机程序进行一般性的描写的。
本文中所述的系统和方法的实施例涉及基于针对性的度量或者如针对性的度量所规定的那样有目的地老化后硅目标电路中的门。针对性的度量可涉及但不限于与目标电路相关联的泄漏能量减小要求和时序约束。另外，术语“待命模式”在整个本公开中一般是指目标电路的低功率模式。
在本公开中已开发了各种模型，在以下段落中详述它们。
能量模型
在一些实施例中，泄漏能量、开关能量和延迟可用作IC的表现性质。这些性质可与诸如有效沟道长度和阈值电压的物理性质有联系。门级泄漏能量模型可基于以下参数：有效沟道长度(L或Leff)、阈值电压(Vth)、门宽度(W)、供给电压(Vdd)、亚阈值斜率(n)、移动性(μ)、氧化物电容(Cox)、时钟周期(D)、热电压(Φt＝kT/q)以及漏致势垒降低(DIBL)因子(σ)。示例门级泄漏能量Pleakage可在方程1中被表示为：
R l e a k a g e = 2 · n · μ · C o x · W L · φ t 2 · D · V d d · e σ · V d d - V t h n · φ t - - - ( 1 )
门级开关能量模型可在以下方程2中被表示为Pswitching，其中a是开关概率。
p s w i t c h i n g = α · C o x · W · L · V d d 2 - - - ( 2 )
基于以上方程(1)和方程(2)，泄漏能量呈指数地取决于供给电压和阈值电压之间的差值。由于PV的影响，每个门的阈值电压具有除标称规范之外的值，因此，总泄漏能量的值可表现出难以预测或控制的趋势。然而，假定可在后硅阶段中以受控的方式增大阈值电压，那么泄漏能量对(σ·Vdd-Vth)的指数依赖性提供了呈指数地减小泄漏能量的机会。基于该观察，基于老化的后硅调谐方法可显著地减小IC的总泄漏能量消耗。
延迟模型
单个逻辑门的延迟可在方程3中被表示为：
d＝gh+p      (3)
其中g和h分别是逻辑功效和电功效；p是寄生延迟。具体地说，延迟模型可被用来将门延迟与其大小确定(例如，门的有效宽度和长度)和工作电压联系。所以，示例门级延迟Delay可在方程4中被表示为：
Delay = k tp · k fit · L 2 2 · n · μ · φ t 2 · V dd ( ln ( e ( 1 + σ V dd - V th ) 2 · n · φ t + 1 ) ) 2 · γ i · W i + W i + 1 W i - - - ( 4 )
其中下标i和i+1分别表示驱动器门和负载门；γ是门寄生电容与输入电容的比率；ktp和kfit是拟合参数。
基于方程(4)的分析仿真，逻辑门的延迟随着阈值电压增大而大致线性地增大。因此，如果阈值电压增大到降低泄漏能量消耗，则速度降低可能比在泄漏能量优化中可获得的节省小得多。然而，为了保持电路的时序约束，选择性装置老化和/或自适应体偏置(ABB)可被用来避免使某些门的延迟增大或补偿延迟增大。
PV可引起诸如Leff和Vth的门级物理性质的主要变化。例如，由于PV的影响，所制造的门的实际Leff可用方程(5)表达，其中Lnom是有效长度的标称设计值，ΔL是制造制程中的变化。
Leff＝Lnom+ΔL   (5)
根据方程(1)至(4)，PV对诸如延迟和功率的表现性质将具有间接影响。
在一些实施例中，ΔL可被假定为遵循四叉树模型。具体地说，ΔL可被分布到多个级中，其中在每个级上分派不同数量的栅极。每个级上的栅极可被分配遵循基本正态分布的一些变化值。于是，可基于相应的门所属的栅极的每个级上的变化值的和而计算的总ΔL可在方程(6)中表示，其中ΔLij是门所属的第i级的栅极，μi和σi是第i级上的高斯分布的参数。对Leff使用该模型，可捕捉PV对IC的空间相关性。
另外，Vth的分布可通过随机掺杂物的仿真研究而获得。该模型中的Vth可被拟合到其中参数由掺杂物数量和掺杂物位置确定的高斯分布中。
老化模型
如以下方程7所示，由于负偏压温度不稳定性(NBTI)而导致的Vth漂移的时间依赖性一般可遵循应力时间的分数幂定律。
ΔVth＝A·exp(βVG)·exp(-Eα/kT)·t0.25    (7)
其中VG是所施加的门电压；A和β是常数；Ea是NBTI制程的所测激活能；T是温度；t是应力时间。
就以上讨论的模型而言，图1示出根据本公开的至少一些实施例的用于对后硅目标电路执行基于老化的泄漏能量减小的示例处理的框图。该示例处理可包括老化输入矢量(IV)选择方框102、后硅IC老化方框112和待命模式IV选择方框116。老化IV选择方框102的一个实施例还可包括基于仿真的权重分配方框104、候选IV选择方框106和/或老化IV选择方框108。候选IV选择方框106可参考能量/延迟模型114，老化IV选择方框108可参考老化模型110。老化模型110的一个示例可对应于前述老化模型和方程(7)。能量/延迟模型114的一个示例可对应于前述能量模型以及方程(1)和(2)，并且还对应于前述延迟模型和方程(3)-(6)。
在基于仿真的权重分配方框104中，可对目标电路执行仿真，以使得一个或多个权重可被分配给目标电路中的每个门，所述权重指示该门对目标电路的总能量消耗和关键时序约束的贡献。所述一个或多个权重取决于门在工作模式下在每个级的泄漏电流上一次保持多久。权重可与时序和/或能量消耗中的一个或两个相关。
在候选IV选择方框106中，可为目标电路中的老化门选择候选输入矢量集合。目标可以是，给第一组门(例如，离开关键路径的门(非CP门))施加应力以在保持第二组门(例如，关键路径上的门(CP门))无应力的同时减小能量消耗。通过将该候选输入矢量选择问题公式化为可满足性(SAT)问题并且进行迭代SAT求解处理，获得期望的输入矢量的集合。由于目标电路的大小，如果考虑所有的门，则SAT问题可能不是可满足的。因此，在迭代SAT求解处理期间，可移除具有在基于仿真的权重分配方框104中确定的较少的权重因子的门不予以考虑，以在仍然保持某些能量消耗水平的同时使SAT问题可解。
在老化IV选择方框108中，可从在候选IV选择方框106中确定的候选集合选择老化输入矢量的集合以给目标电路施加应力。目标可以是，最大化非CP门的应力，并且使该电路的延迟保持在特定阈值内。该操作可涉及公式化线性程序(Linear Program)，在该LP中，目标函数是最大化非CP门的总能量。对于时序约束，因为CP门在老化处理期间保持变化，所以可使用门上的最长路径来逼近它们。通过求解LP，可获得用于老化的特定输入矢量以及应用它们中的每个多少时间。
在后硅IC老化方框112中，可应用一个或多个所选输入矢量来老化目标电路。可使用物理级门级表征来监视老化状态。
在老化目标电路之后，在待命模式IV选择方框116中，可选择当目标电路处于待命模式时将施加于目标电路的附加的一个或多个输入矢量。在一些实施例中，通过调整并且参考能量/延迟模型114，一个或多个输入矢量可被选为使得在目标电路保持在低泄漏能量上时，目标电路的CP门不被不断地施加应力。随后的段落将提供关于图1中的前述每个方框的附加细节。
在基于仿真的权重分配方框104的一些实施例中，可使用目标电路进行仿真以获得关于所有门的泄漏简况。门的泄漏能量可取决于其输入信号。例如，以下表1示出关于示例NAND门在其输入信号的所有组合上的所测泄漏电流。使用类似的查找表，如果在正常工作模式下跟踪目标电路中的所有门的所有输入信号，则可识别这些门的泄漏能量消耗。
表1：NAND门的泄漏能量
输入 泄漏电流(nA)
00 37.84
01 100.3
10 95.17
11 454.5
此外，在仿真中，可将m个输入矢量施加于目标电路，并且可在每个输入矢量i下记录所有的n个门的信号。基于查找表，可获得每个门j在输入矢量i下的泄漏电流值Pij。然后可使用门的平均泄漏电流作为第一类型的权重因子，并且可用以下的方程(8)表示该第一类型的权重因子。
Weight i = 1 m Σ i = 1 mP i j - - - ( 8 )
简而言之，该第一类型的权重因子可用作每个门消耗多少泄漏能量的指示。
类似地，还可基于每个门在正常工作模式下的时序(例如，在该门处所经历的延迟)将第二类型的权重因子分配给该门。例如，可将较高权重分配给下述门，这些门在老化之前经历较高延迟，并且属于目标电路的epsilon约束更大的关键路径。因为这样的门可具有对目标电路的最终关键路径的高贡献，所以将较高权重分配给这样的门可帮助确保这些门不会由于装置老化而容易变得更慢。
图2示出根据本公开的至少一些实施例的用于识别用于后硅IC老化(诸如图1的候选IV选择方框106和老化IV选择方框108)的一个或多个输入矢量的示例方法。方法200可包括如方框210-250中的一个或多个所说明的一个或多个操作、功能或动作。尽管这些方框是按顺序说明的，但是这些方框也可以并行执行，和/或按与本文中所述的次序不同的次序执行。此外，基于期望的实现，各方框可被组合为更少的方框，被分割为附加的方框，和/或被去除。
用于方法200的处理可从方框200开始，“公式化SAT问题”，之后可以接着是决策方框220，“SAT问题是可满足的？”。如果SAT问题是可满足的，则方框220之后可以接着是方框240，“从候选输入矢量集合选择一个或多个输入矢量”。否则，方框220之后可以接着是方框230，“移除在SAT问题中不予以考虑的门”。方框240之后可以接着是方框250，“将所选的一个或多个输入矢量施加于目标电路”。
在一些实施例中，在方框210中公式化布尔SAT以确定是否分配一组变量来满足布尔公式。例如，假设目标电路的网表是已知的，并且每个门的信号可被表达为具有作为变量的一组主要输入信号的布尔公式。因此，意图将特定的一个门或一组门设置为特定信号的输入矢量选择问题可被转换为SAT问题。通过求解SAT问题，可基于门信号要求找到可取的输入矢量。几个SAT求解器可被用来获得解，诸如SAT4J。
另外，在方框210中，可使用一组目标标准来指定正对于其获得输入矢量的门的子集的信号。不包括在目标标准中的门在SAT求解处理中可能不被考虑。例如，SAT问题中的目标标准可遵循以下格式：
obji＝0|1，i＝1...k   (9)
其中obji对应于电路网表中的门标识(ID)，k是预计指定信号0或1的门的数量。如果SAT问题是可满足的，则求解SAT问题的输出可对应于满足目标标准的候选输入矢量集合。
图3是根据本公开的至少一些实施例的示例SAT问题公式化。在目标标准中，所有的CP门(门2、3和6)都被设置为信号0，所有的非CP门(门1、4和5)都被设置为信号1。假设SAT问题是可满足的，输入矢量00111可被选为满足所指定的目标标准。
如以上所提及的，当在方框220中确定SAT问题不可满足时，在一些实施例中，可放宽SAT问题中所指定的要求。例如，在方框230中，可移除就目标电路的总泄漏能量的贡献而言不重要的门在SAT问题中不予以考虑。对于CP门，门的重要性可由其延迟性质确定。根据门延迟模型，如果门本身很快和/或被几个其它门驱动，则该门可被认为对于候选输入矢量选择是相对不重要的。对于非CP门，门的泄漏能量可能是主要关注点。如果一个门与电路中的其它门相比消耗较少的泄漏能量，则它可被认为是相对不重要的。
为了说明，方法200可从在公式化SAT问题时将CP门的所有信号都设置为0并且将非CP门的所有信号都设置为1的目标标准开始。如果所得的SAT问题是不可满足的，则可移除具有最低权重(在图1的基于仿真的权重分配方框104中确定)的门在SAT目标标准中不对其予以考虑，直到获得可满足的SAT问题为止。下表中示出了一个示例处理：
图2所示的迭代处理和上表可产生在IC老化处理(例如，来自图1的后硅IC老化112)中可用于给某一组门(例如，非CP门)施加应力以便节省泄漏能量的候选输入矢量集合。尽管SAT目标标准可指定将其它组门(例如，CP门)设置为无应力模式(例如，信号0)，但是由于老化对有应力的非CP门的影响和不可预测的PV，关键路径可随着时间而改变，并且初始的非CP门的子集可能随着目标电路老化而变为CP门。因此，它们可影响目标电路的延迟，并且目标电路的速度可能因为通过施加候选输入矢量而施加于先前是非CP的门的持续应力而大幅降低。
为了不仅考虑目标电路的泄漏能量节省，而且还考虑目标电路的时序约束，在方框240中,可从候选输入矢量的整个集合选择输入矢量子集来使目标电路的时序约束保持被满足。
存在当特定设计被综合时可能自然很重要的若干个时序约束。图4示出根据本公开的至少一些实施例的关键路径和有效的敏化(可敏化)关键路径的示例。具体地说，存在6个AND门(A、B、C、D、E和F)和一个反相器。主要输入使用小写字母(a、b、c、d、e和f)表示。主要输出也使用小写字母(k、j和l)表示。中间信号使用字母g、h、i、j、m、n和p表示。假设每个门具有10皮秒(ps)延迟。
图4的示例设计中的关键路径可通过门A、D和E，从输出a或输入b到输出k的延迟可以为30ps长。然而，由于可能的竞态条件，这样的关键路径可被认为是伪路径。具体地说，AND门A和E具有分别作为它们的输入信号的b和NOT b。在反相器延迟的情况下，当输入信号b至A改变(例如，变为1)时，输入NOT b信号至E不能同时改变(例如，变为0)。另一方面，通过门B和F的路径是有效的，并且可被称为有效的敏化关键路径。在这个示例中，从输入c到输出j的延迟为20ps长，因此，这个示例设计中的有效的敏化关键路径的延迟为20ps长，而不是30ps长。
而且，其它示例类型的时序约束包括潜伏期和吞吐量，这些可能是由于任何数量的约束(诸如竞态条件)而导致的。潜伏期可被定义为当正确地计算从当最新输入数据可用时的时刻测量的最新输出时的时间。吞吐量可被定义为任何顺序元件的输出与任何顺序元件的输入之间的最大延迟。
图5示出根据本公开的至少一些实施例的示例潜伏期和吞吐量。具体地说，图5所示的被表示为R1、R2和R3的三个顺序元件(例如，寄存器)被绘制两次以使得该图更易于理解。图5还包括用o1、o2、o3、o4、o5、o6、o7和o8表示的利用寄存器R1、R2和R3的8个算术运算。假设每个运算具有10纳秒(ns)的延迟。这个示例电路中的潜伏期可对应于从输入I到达输出O的信号所需的时间，该时间可以为10ns。在另一示例中，从R1到R3的延迟可以为30ns。
鉴于本公开，对于本领域的普通技术人员应显然认识到，存在许多其它类型的时序约束，包括但不限于同步、抖动和优先级。例如，特定类型的事件可能需要在某一其它类型的事件之前被调度。
为了在方框240中实现满足在保持与目标电路相关联的时序约束的同时从候选输入矢量选择输入矢量子集的目标，一个实施例可以是在线性程序中设置附加的一组时序约束，在该线性程序中，目标函数可以是最小化某一组门(例如，非CP门)的总泄漏能量。例如，非CP门的最大数量可在以下方程(10)中表示：
m axi m i z e Σ i = 1 n Σ j = 1 m α j p i j - - - ( 10 )
其中n是非CP门的数量；m是从方法200获得的候选输入矢量的数量；aj(j＝1…m)是施加每个候选输入矢量的时间的百分比；pij(i＝1…n；j＝1…m)是当输入矢量j被施加时非CP门i的预期泄漏能量。最大数量的非CP门可被置于应力模式：在所有参数之中，n可从目标电路的网表获得；m可通过前述方法200提供；aj’s是LP中表征的变量；pij可通过仿真处理获得，除了输入矢量固定到m个候选输入矢量中的每个，而不是被随机选择之外。
当在LP中公式化时序约束时，应指出，目标电路的关键路径可取决于所选输入矢量，这也发生于预期从LP获得的输出。在一些实施例中，为了解决该问题，可使用就通过每个门的延迟而言的初始的最长路径来逼近目标电路的可能的关键路径，所述延迟无论CP如何改变都可获得。
基于与目标电路相关联的针对性的度量(例如，时序约束、泄漏能量减小要求等)，识别候选输入矢量集合，并且从该候选输入矢量集合选择输入矢量中的一个或多个。在方框250中，将所选的一个或多个输入矢量以及施加它们的时间量施加于目标电路。
为了进一步说明将输入矢量提供给门与该门的有目的的老化之间的关系，图6示出根据本公开的至少一些实施例的示例门和其输入与输出之间的依赖性。当晶体管作为断开开关作用时，该晶体管老化，因为在这种情况下，其沟道有应力。图6中的NAND门表示出输入和输出之间的依赖性，右边的表示出哪个晶体管何时被认为是断开的(例如，有应力)。对于特定晶体管，“C”指示闭合的开关，“O”指示断开的开关。例如，如果晶体管T_PA将被老化，则输入a应被设置为1。如果晶体管T_PB将被老化，则输入b应被设置为1。
前述方程(7)说明应力时间和Vth(即，阈值电压)之间的联系。方程(4)示出延迟和Vth之间的关系。开关可导致使温度升高的能量耗散。方程(7)指示在较高的温度下，老化可呈指数地加快。
图7示出根据本公开的至少一些实施例的可如何施加输入矢量来在特定的地方创建有目的的门开关，因此使温度升高的另一示例。例如，如果矢量(1,1,0)和(1,1,1)被作为输入信号i1、i2和i3施加，则门s2的输出将改变值，并且门s1和s3的输出将保持不变。如果矢量(0,1,1)和(1,1,1)被作为输入信号i1、i2和i3施加，则门s1的输出将改变值，并且门s2和s3的输出将保持不变。
在老化目标电路的门的处理期间，为了提高阈值电压漂移不会不利地影响门的功能的可能性，可监视每个门的阈值电压，尤其是对于CP门。因为难以直接在门级测量阈值电压，所以在一些实施例中，可使用涉及整体功率/延迟测量的非破坏性门级表征方法。
具体地说，可进行表现级表征以通过求解使用线性程序的系统线性方程来确定目标电路上的每个门的功率/延迟。可进行物理级表征以基于前述方程(1)至(4)所示的表现性质和模型来计算每个门的Vth和Leff。这可被表示为非线性程序处理，因为功率和延迟的模型可被表示相对于Vth和Leff是非线性的。
在一些实施例中，在表现级上，假定所有的物理级性质的变化用单个PV缩放因子K表示，则可以以线性格式表达模型。输入状态j下的全芯片泄漏功率～pj可在方程(12)中使用以下的表现级上的线性模型来表示：
p ~ j = e sj + e r j + Σ ∀ g a t e i = 1 , ... , n K i j s i - - - ( 12 )
其中si是门i的PV缩放因子；Kij是门在输入状态j下的标称泄漏功率，其取决于(1)中的常数参数和输入状态(Kij的值可在查找表中找到)；esj和erj分别是系统测量误差和随机测量误差。可通过每次改变主要输入矢量并且测量整个目标电路的泄漏功率来获得线性方程组。然后，通过以最小化测量误差的目标函数求解该方程组，可表征门级PV缩放因子，并且可获得每个门的泄漏功率。
从表现性质的表征结果，基于表示门级泄漏能量Pleakage的方程(1)的非线性方程可在公式(13)中被公式化为：
P l e a k a g e = A L e f f · T 2 · e C - V t h B T - - - ( 13 )
其中Leff和Vth是正被表征的两个变量。A、B和C可表示泄漏功率模型中的晶体管级参数，这些晶体管级参数在该模型中可被假定为常数值。
方程(13)提供将Leff和Vth与表现性质(例如，泄漏功率)相关的非线性方程。泄漏功率值可从表现级表征获得。然而，用一个非线性方程，可能不可能求解两个变量Leff和Vth。因此，可将附加的变化添加到泄漏功率模型，以使得可获得非线性方程组。在实施例中，该目标可通过使用热调节改变目标电路的温度来实现。泄漏功率一般具有与温度T的指数关系，并且热调节可被用来控制温度并且获得关于每一个门的多个泄漏功率非线性方程。通过将不同的温度T施加于目标电路并且重复就泄漏功率而言的表现级表征，可公式化非线性方程组。然后可使用非线性程序求解器来求解非线性方程以获得Vth和Leff的表征结果。
除了使用前述PL公式化中的时序约束之外，自适应体偏置(ABB)也可被用来补偿与目标电路相关联的延迟劣化。ABB可以是补偿PV对性能和功耗的影响的有效方法。它提供通过体效应操纵晶体管阈值电压的能力，从而使得能够实现改变阈值电压的向前或反向体效应。具体地说，ABB可被用来操纵与CP门相关联的、因老化而增大的阈值电压，以使得目标电路中的关键路径延迟的劣化被补偿。
ABB可被用来同时对多个晶体管(例如，电路中的所有的晶体管)在同一个方向上改变Vth(例如，增大或减小阈值电压)。可创建多ABB电路。ABB可通过下述方式而被应用于电路，即，调整片上的内部电压调节器，或者在芯片被装运给客户之前将特定管脚连接到特定级电压。
ABB可被用来改进时序或泄漏能量要求。例如，如果时序或泄漏能量要求因老化(诸如以上详述的有意老化处理)而无意中被违反，则ABB可被用来从该问题恢复。
基于下述观察，可应用各种待命模式优化方法：(1)IC可在其工作期间的大部分时间保持处于待命模式；以及(2)当不同输入矢量施加于IC时，在最高级泄漏值和最低级泄漏值之间可能存在很大的差值。然而，现有的方法通常考虑泄漏节省，而忽视了导致低级泄漏值的输入矢量可能以意外的方式老化电路。
待命模式泄漏能量减小的问题可使用如以上详述的基于SAT和LP的方法来解决。图8示出根据本公开的至少一些实施例的用于在待命模式(诸如图1的待命模式IV选择方框116)下识别用于后硅IC老化的一个或多个输入矢量的示例方法800。方法800可包括如方框810-830中的一个或多个所说明的一个或多个操作、功能或动作。尽管这些方框是按顺序说明的，但是这些方框也可以并行执行，和/或按与本文中所述的次序不同的次序执行。此外，基于期望的实现，各个方框可被组合为更少的方框，被分割为附加的方框，和/或被去除。
用于方法800的处理可从方框810开始，“调整用于线性程序的目标函数”，方框810之后可以接着是方框820，“从候选输入矢量集合选择一个或多个输入矢量”。方框820之后可以接着是方框830，“将所选的一个或多个输入矢量施加于目标电路”。
在一些实施例中，在方框810中，可针对LP调整前述方程(10)中所指定的目标函数以基本上最小化目标电路中的所有的CP门和非CP门的泄漏能量，同时为了速度考虑保持相同的延迟约束。在求解LP并且选择一个或多个输入矢量之后，在方框830中，可在待命模式下将所选的一个或多个输入矢量施加于目标电路以便减小泄漏能量以及避免老化关键路径以致使得延迟增大到超出所指定的时序约束。
此外，本文中所述的系统和方法还可被用来改进目标电路的产率和/或校正目标电路中的热点。例如，在一些实施例中，为了消除或减小热点，可减小用于目标电路的已经被识别为超出了阈值温度的某一部分中的晶体管的阈值电压，以减小目标电路的该部分中的泄漏能量。在其它实施例中，对于要求更高速度性能的系统，可通过对目标电路使用前述ABB以在增大速度的同时减小阈值电压来改进产率。可以以在与目标电路相关联的泄漏能量最小化的同时确保对于目标电路指定的执行速度的这样的方式计算ABB。可使用二值搜索找到该指定速度。
在一些实施例中，本文中所述的系统和方法可在目标电路的制造和测试阶段期间或者当目标电路在现场中时进行。例如，耦合到目标电路的计算装置可被配置为执行上述门级表征和输入矢量产生，并且还将适当的输入矢量加载在所选的可编程电路(例如，触发器)中以发起目标电路的后硅老化。在目标电路被用于在现场中的装置的情况下，该装置可不时地连接到服务器，在这种情况下，该服务器可为该装置加载新的输入矢量。该新的输入矢量可不同于在目标电路的制造和测试阶段期间应用于该目标电路的输入矢量。该装置然后可将目标电路置于待命模式，并且将该新的输入矢量应用于目标电路。
图9是根据本公开的至少一些实施例布置的被配置为有目的地老化后硅目标电路的示例计算装置的框图。在非常基本的配置中，计算装置900通常包括一个或多个主处理器904和系统存储器906。存储器总线908可被用于主处理器904和系统存储器906之间的通信。
取决于期望的配置，处理器904可以是任何类型，包括但不限于微处理器(μP)、微控制器(μC)、数字信号处理器(DSP)或它们的任何组合。处理器904可包括一个或多个等级的高速缓存，诸如等级一的高速缓存910和等级二的高速缓存912、处理器核914和寄存器916。示例处理器核914可包括算术逻辑单元(ALU)、浮点单元(FPU)、数字信号处理核(DSP核)或它们的任何组合。示例存储器控制器918也可与处理器904一起被使用，或在一些实施方式中存储器控制器918可以是处理器904的内部部分。
取决于期望的配置，系统存储器906可以是任何类型，包括但不限于易失性存储器(诸如RAM)、非易失性存储器(诸如ROM、闪存等)或它们的任何组合。系统存储器906可包括操作系统920、一个或多个应用922以及程序数据924。应用922可包括老化输入矢量选择算法926，其可被布置为执行如本文中所述的功能，包括至少关于图1的方框102、图2的方法200和图8的方法800描述的那些功能。程序数据924可包括与老化/延迟/能量模型(例如，图1的老化模型110和能量/延迟模型114)相关联的参数。在一些实施例中，应用922可被布置为利用程序数据924运行在操作系统920上，以便可执行如本文中所述的输入矢量产生的实现。该所述的基本配置902在图9中通过内部虚线内那些部件而被示出。
计算装置900可具有其它特征或功能以及用于促进基本配置902和任何所需的装置和接口之间的通信的附加接口。例如，总线/接口控制器930可被用来促进基本配置902与一个或多个数据存储装置932之间经由存储接口总线934的通信。数据存储装置932可以是可移除存储装置936、不可移除存储装置938或它们的组合。可移除存储装置和不可移除存储装置的示例举几个例子来说包括诸如软盘驱动器和硬盘驱动器(HDD)的磁盘装置、诸如压缩盘(CD)驱动器或数字通用盘(DVD)驱动器的光盘驱动器、固态驱动器(SSD)和磁带驱动器。示例计算机存储介质可包括在信息存储的任何方法或技术中被实施的易失性和非易失性、可移除和不可移除的介质，诸如计算机可读指令、数据结构、程序模块或其它数据。
系统存储器906、可移除存储装置936和不可移除存储装置938是计算机存储介质的示例。计算机存储介质包括但不限于：RAM、ROM、EEPROM、闪存或其它存储技术、CD-ROM、数字通用盘(DVD)或其它光学存储装置、磁带盒、磁带、磁盘存储装置或其它磁存储器装置或可用于存储期望的信息以及可被计算装置900访问的任何其它介质。任何这样的计算机存储介质可以是计算装置900的部分。
计算装置900也可包括用于促进从各种接口装置(例如，输出装置942、外围接口944和通信装置946)到基本配置902的经由总线/接口控制器930的通信的接口总线940。示例输出装置942包括图形处理单元948和音频处理单元950，其可被配置为与诸如显示器或扬声器的各种外部装置经由一个或多个A/V端口952进行通信。示例外围接口944包括串行接口控制器954或并行接口控制器956，其可被配置为与诸如输入装置(例如，键盘、鼠标、笔、声音输入装置，触摸输入装置等)或其它外围装置(例如，打印机、扫描仪等)的外部装置经由一个或多个I/O端口958进行通信。示例通信装置946包括网络控制器960，其可被布置为促进与一个或多个其它计算装置962经由一个或多个通信端口964在网络通信链路上的通信。在一些实现中，计算装置900包括多核处理器964，其可通过接口总线940与主机处理器904进行通信。
网络通信链路可以是通信介质的一个示例。通信介质通常可以被体现为计算机可读指令、数据结构、程序模块或诸如载波或其它传输机制的调制数据信号中的其它数据，并且可包括任何信息递送介质。“调制数据信号”可以是具有其特性集合中的一个或多个或者被更改为对信号中的信息进行编码的信号。举例来说，而非限制，通信介质可包括诸如有线网络或有线直接连接的有线介质、诸如声学、射频(RF)、微波、红外(IR)和其它无线介质的无线介质。如本文中所使用的术语计算机可读介质可包括存储介质和通信介质两者。
计算装置900也可被实施作为小型便携式(或移动)电子装置的一部分，所述电子装置诸如蜂窝电话、个人数据助理(PDA)、个人媒体播放器装置、无线网表装置、个人耳机装置、专用装置或包括以上功能中的任何功能的混合装置。计算装置900也可被实施作为包括笔记本计算机和非笔记本计算机配置两者的个人计算机。
系统的各方面的硬件实现和软件实现之间区别很小：硬件或软件的使用一般是(但不总是，因为在某些上下文下，硬件和软件之间的选择可能变得重要)表示成本对效率权衡的设计选择。存在通过其可实现本文中所述的处理和/或系统和/或其它技术的各种媒介物(例如，硬件、软件和/或固件)，并且优选媒介物将随着部署这些处理和/或系统和/或其它技术的上下文而变化。例如，如果实施者确定速度和精度是最重要的，则实施者可主要选择硬件和/或固件媒介物；如果灵活性是最重要的，则可主要选择软件实现；或者，再一次可替换地，实施者可选择硬件、软件和/或固件的某一组合。
前述的详细描述已经通过使用框图、流程图和/或示例阐述了装置和/或处理的各种实施例。只要这样的框图、流程图和/或示例包含一个或多个功能和/或操作，本领域技术人员将理解，这样的框图、流程图或示例内的每个功能和/或操作可单个地和/或共同地用范围广泛的硬件、软件、固件或它们的几乎任何组合来实现。在一个实施例中，本文中所述的主题的几个部分可经由专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其它集成格式来实现。然而，本领域技术人员将认识到，本文中所公开的实施例的一些方面整个地或部分地可在集成电路中等效地实现，实现为在一个或多个计算机上运行的一个或多个计算机程序(例如，在一个或多个计算机系统上运行的一个或多个程序)，实现为在一个或多个处理器上运行的一个或多个程序(例如，在一个或多个微处理器上运行的一个或多个程序)，实现为固件，或者实现为它们的几乎任何组合，并且根据本公开，设计电路和/或编写用于软件和/或固件的代码将在本领域技术人员的熟练技能内。另外，本领域技术人员将意识到，本文中所述的主题的机制能够以各种形式作为程序产品分布，并且本文中所述的主题的说明性实施例不管用于实际实现该分布的信号承载介质的具体类型如何都适用。信号承载介质的示例包括但不限于以下：可记录类型的介质，诸如软盘、硬盘驱动器、压缩盘(CD)、数字通用盘(DVD)、数字带、计算机存储器等；以及传输类型的介质，诸如数字和/或模拟通信介质(例如，光纤电缆、波导、有线通信链路、无线通信链路等)。
本领域技术人员将认识到，以本文中所阐述的方式描述装置和/或处理、其后使用工程实践将这样的所述的装置和/或处理集成到数据处理系统中在本领域内是常见的。也就是说，本文中所述的装置和/或处理的至少一部分可经由合理量的实验集成到数据处理系统中。本领域技术人员将认识到，典型的数据处理系统一般包括以下中的一个或多个：系统单元壳体、视频显示装置、诸如易失性和非易失性存储器的存储器、诸如微处理器和数字信号处理器的处理器、诸如操作系统的计算实体、驱动器、图形用户界面、以及应用程序、诸如触控板或触摸屏的一个或多个交互装置、和/或包括反馈回路和控制电机(例如，用于感测位置和/或速率的反馈；用于移动和/或调整组件和/或量的控制电机)的控制系统。典型的数据处理系统可利用任何合适的市售组件(诸如常见于数据计算/通信和/或网络计算/通信系统中的那些组件)来实现。
本文中所述的主题有时说明包含在不同的其它部件内的或者与不同的其它部件耦合在一起的不同部件。要理解，这样的描绘的架构仅仅是示例，事实上，可实施实现相同功能的许多其它的架构。从概念的意义上来讲，实现相同功能的部件的任何布置是有效“关联的”，以使得期望的功能被实现。因此，本文中组合实现特定功能的任何两个部件可被看作彼此“关联”，以使得不管架构或中间部件如何，期望的功能都被实现。同样地，相关联的任何两个部件也可被视为彼此“可操作地连接”或“可操作地耦合”来实现期望的功能，并且能够如此关联的任何两个部件也可被视为彼此“可操作地可耦合”来实现期望的功能。可操作地可耦合的具体示例包括但不限于可物理地连接和/或物理交互部件、和/或可无线地交互和/或无线地交互部件、和/或逻辑地交互和/或可逻辑地交互部件。
关于基本上任何复数和/或单数术语在本文中的使用，本领域技术人员可以按照其适用于的情景和/或应用而从复数转化到单数和/或从单数转化到复数。为了清楚起见，在本文中可能明确地阐述了各种单数/复数变换。
本领域技术人员将理解的是，总之，本文中且尤其是所附权利要求(例如所附权利要求的主体)中所使用的术语通常意图是“开放的”术语(例如术语“包括”应当被解释为“包括但不限于”，术语“具有”应当被解释为“至少具有”，术语“包含”应当被解释为“包含但不限于”，等等)。本领域技术人员将进一步理解的是，如果所引入的权利要求叙述的特定数字是有意的，这样的意图将被明确叙述在权利要求中，并且在没有这样的叙述的情况下不存在这样的意图。例如，作为理解的辅助，下面所附的权利要求可以包含引入性短语“至少一个”和“一个或多个”的使用以引入权利要求叙述。然而，这样的短语的使用不应被解释为暗示着通过不定冠词“一”或“一个”引入权利要求叙述将包含这样引入的权利要求叙述的任何特定权利要求限定到包含只有一个这样的叙述的实施例，即使当该同一权利要求包括引入性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”的不定冠词时也是这样(例如，“一”和/或“一个”应当被解释为意味着“至少一个”或“一个或多个”)；对于用来引入权利要求叙述的定冠词的使用来说情况是同样的。此外，即使明确记载了所引入的权利要求叙述的特定数字，本领域技术人员也将认识到，这样的记载应当被解释为意味着至少所记载的数字(例如，在没有其它修饰的情况下，“两个叙述”的直率叙述意味着至少两个叙述或者两个或更多叙述)。此外，在其中使用类似于“A、B和C等中的至少一个”的惯例的那些实例中，通常这样的构造意图是本领域技术人员将理解该惯例的意义(例如，“具有A、B和C等中的至少一个的系统”将包括但不限于单独具有A、单独具有B、单独具有C、具有A和B一起、具有A和C一起、具有B和C一起以及/或者具有A、B和C一起等的系统)。在其中使用类似于“A、B或C等中的至少一个”的惯例的那些实例中，通常这样的构造意图是本领域技术人员将理解该惯例的意义(例如，“具有A、B或C等中的至少一个的系统”将包括但不限于单独具有A、单独具有B、单独具有C、具有A和B一起、具有A和C一起、具有B和C一起以及/或者具有A、B和C一起等的系统)。本领域技术人员将进一步理解的是，实际上任何转折性词语和/或提供两个或更多替换术语的短语无论是在说明书、权利要求中还是在附图中都应当被理解为构想包括这些术语中的一个、这些术语中的任一个或这些术语两个的可能性。例如，短语“A或B”将被理解为包括“A”或“B”或“A和B”的可能性。
虽然本文中已经公开了各个方面和实施例，但是其它方面和实施例对于本领域技术人员将是显而易见的。本文中所公开的各个方面和实施例是出于例证的目的，而非意图限制，其中真实范围和精神由权利要求来指明。
权利要求书(按照条约第19条的修改)
1.一种减小与后硅目标电路相关联的泄漏能量的方法，所述方法包括：
选择所述目标电路中的多个门进行老化；
确定对所选择的所述多个门进行老化程度；
识别所选择的所述多个门的第一组门和第二组门，将基于针对性的度量对所述第一组门和第二组门进行不同的老化，所述针对性的度量包括与所述目标电路相关联的时序约束；和
针对确定的老化程度，基于所述针对性的度量有目的地老化所述第一组门和所述第二组门。
2.根据权利要求1所述的方法，还包括在晶体管级或门级表征所述多个门。
3.根据权利要求1所述的方法，还包括基于所述目标电路中的每个门对能量消耗的贡献和所述目标电路的关键时序约束将第一权重和第二权重分配给所述每个门，其中所述第一权重与泄漏能量相关联，所述第二权重与时序相关联。
4.根据权利要求3所述的方法，还包括：
将可满足性(SAT)问题公式化，所述SAT问题包括为了减小与所述目标电路相关联的泄漏能量的所述第一组门的第一组目标和所述第二组门的第二组目标；以及
通过下述方式为所述目标电路选择候选输入矢量集合，即，通过基于所述第一权重和所述第二权重在第一组目标和第二组目标中除去一个或多个门不予以考虑来迭代地求解所述SAT问题。
5.根据权利要求4所述的方法，还包括以与所述目标电路相关联的时序约束也被满足的这样的方式从所述候选输入矢量集合中选择输入矢量子集。
6.根据权利要求5所述的方法，还包括在包括减少与所述第二组门相关联的泄漏能量的目标的线性程序中设置所述时序约束。
7.根据权利要求6所述的方法，还包括基于就与所述目标电路中的门的子集相关联的延迟而言的初始的最长路径来逼近所述目标电路中的可能的关键路径。
8.根据权利要求1所述的方法，还包括基于所述针对性的度量将自适应体偏置(ABB)应用于所述目标电路。
9.根据权利要求1所述的方法，其中所述有目的地老化所述目标电路中的所述多个门减少了所述目标电路中的热点。
10.根据权利要求1所述的方法，其中所述有目的地老化所述目标电路中的所述多个门改进了产率。
11.根据权利要求5所述的方法，还包括：
将所述输入矢量子集提供给所述目标电路以使所述第二组门中的至少一些的老化程度大于所述第一组门。
12.一种非暂时性计算机可读介质，包括用于减少与后硅目标电路相关联的泄漏能量的指令，响应于处理器的执行使所述处理器：
选择所述目标电路中的多个门进行老化；
确定所选择的所述多个门的老化程度；
识别所选择的所述多个门的第一组门和第二组门，将基于针对性的度量对所述第一组门和第二组门进行不同的老化，所述针对性的度量包括与所述目标电路相关联的时序约束；和
针对确定的老化程度，基于所述针对性的度量有目的地老化所述第一组门和所述第二组门。
13.根据权利要求12所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器在晶体管级或门级表征所述多个门。
14.根据权利要求12所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器：
基于所述目标电路中的每个门对能量消耗的贡献和所述目标电路的关键时序约束将第一权重和第二权重分配给所述每个门，其中所述第一权重与泄漏能量相关联，所述第二权重与时序相关联。
15.根据权利要求14所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器：
将可满足性(SAT)问题公式化，所述SAT问题包括为了减小与所述目标电路相关联的泄漏能量的所述第一组门的第一组目标和关于所述第二组门的第二组目标；以及
通过下述方式为所述目标电路选择候选输入矢量集合，即，通过基于所述第一权重和所述第二权重在第一组目标和第二组目标中除去一个或多个门不予以考虑来迭代地求解所述SAT问题。
16.根据权利要求15所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器以与所述目标电路相关联的时序约束也被满足的这样的方式从所述候选输入矢量集合选择输入矢量子集。
17.根据权利要求16所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器在包括减少与所述第二组门相关联的泄漏能量的目标的线性程序中设置所述时序约束。
18.根据权利要求17所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器基于就与所述目标电路中的门的子集相关联的延迟而言的初始的最长路径来逼近所述目标电路中的可能的关键路径。
19.根据权利要求12所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器基于所述针对性的度量将自适应体偏置(ABB)应用于所述目标电路。
20.根据权利要求12所述的非暂时性计算机可读介质，其中所述有目的地老化所述目标电路中的多个门减少了所述目标电路中的热点。
21.根据权利要求12所述的非暂时性计算机可读介质，其中所述有目的地老化所述目标电路中的多个门改进了产率。
22.根据权利要求16所述的非暂时性计算机可读介质，还包括指令，响应于所述处理器的执行使所述处理器：
将所述输入矢量子集提供给所述目标电路以使所述第二组门中的至少一些的老化程度大于所述第一组门。
23.一种计算装置，所述计算装置耦合到后硅目标电路，并且被配置为减少与所述后硅目标电路相关联的泄漏能量，所述计算装置包括：
可编程单元；以及
处理器，耦合到所述可编程单元，其中所述处理器被配置为：
选择所述目标电路中的多个门进行老化；
确定所选择的所述多个门的老化程度；
识别所选择的所述多个门的第一组门和第二组门，将基于针对性的度量对所述第一组门和第二组门进行不同的老化，所述针对性的度量包括与所述目标电路相关联的时序约束；和
针对确定的老化程度，基于所述针对性的度量有目的地老化所述第一组门和所述第二组门。
24.根据权利要求23所述的计算装置，其中所述处理器被进一步配置为在晶体管级或门级表征所述多个门。
25.根据权利要求23所述的计算装置，其中所述处理器被进一步配置为：
基于所述目标电路中的每个门对能量消耗的贡献和所述目标电路的关键时序约束将第一权重和第二权重分配给所述每个门，其中所述第一权重与泄漏能量相关联，所述第二权重与时序相关联。
26.根据权利要求25所述的计算装置，其中所述处理器被进一步配置为：
将可满足性(SAT)问题公式化，所述SAT问题包括为了减小与所述目标电路相关联的泄漏能量的所述第一组门的第一组目标和关于所述第二组门的第二组目标；以及
通过下述方式为所述目标电路选择候选输入矢量集合，即，通过基于所述第一权重和所述第二权重在第一组目标和第二组目标中除去一个或多个门不予以考虑来迭代地求解所述SAT问题。
27.根据权利要求26所述的计算装置，其中所述处理器被配置为以与所述目标电路相关联的时序约束也被满足的这样的方式从所述候选输入矢量集合中选择输入矢量子集。
28.根据权利要求27所述的计算装置，其中所述处理器被进一步配置为在包括减少与所述第二组门相关联的泄漏能量的目标的线性程序中设置所述时序约束。
29.根据权利要求28所述的计算装置，其中所述处理器被进一步配置为基于就与所述目标电路中的门的子集相关联的延迟而言的初始的最长路径来逼近所述目标电路中的可能的关键路径。
30.根据权利要求23所述的计算装置，其中所述处理器被进一步配置为基于所述针对性的度量将自适应体偏置(ABB)应用于所述目标电路。
31.根据权利要求27所述的计算装置，其中所述处理器被进一步配置为将所述输入矢量子集加载在所述可编程单元中，以使得所述输入矢量子集被应用于所述目标电路以使所述第二组门中的至少一些的老化大于所述第一组门。
说明或声明(按照条约第19条的修改)
申请人根据PCT第28/41条的规定，对权利要求书进行了修改，请审查员在修改的基础上对本案进行审查，谢谢！

Claims (37)

1.一种减小与后硅目标电路相关联的泄漏能量的方法，所述方法包括：
基于针对性的度量有目的地老化所述目标电路中的多个门，所述针对性的度量包括与所述目标电路相关联的时序约束。
2.根据权利要求1所述的方法，还包括在晶体管级或门级表征所述多个门。
3.根据权利要求1所述的方法，还包括：
选择所述多个门进行老化；以及
确定所述多个门的老化程度。
4.根据权利要求3所述的方法，还包括：
识别所述目标电路的将基于所述针对性的度量不同地老化的第一组门和第二组门。
5.根据权利要求4所述的方法，还包括基于所述目标电路中的每个门对能量消耗的贡献和所述目标电路的关键时序约束将第一权重和第二权重分配给所述每个门，其中所述第一权重与泄漏能量相关联，所述第二权重与时序相关联。
6.根据权利要求5所述的方法，还包括：
将可满足性(SAT)问题公式化，所述SAT问题具有为了减小与所述目标电路相关联的泄漏能量的所述第一组门的第一组目标和所述第二组门的第二组目标；以及
通过下述方式为所述目标电路选择候选输入矢量集合，即，通过基于所述第一权重和所述第二权重在第一组目标和第二组目标中除去一个或多个门不予以考虑来迭代地求解所述SAT问题。
7.根据权利要求6所述的方法，还包括以与所述目标电路相关联的时序约束也被满足的这样的方式从所述候选输入矢量集合中选择输入矢量子集。
8.根据权利要求7所述的方法，还包括在具有最小化与所述第二组门相关联的泄漏能量的目标的线性程序中设置所述时序约束。
9.根据权利要求8所述的方法，还包括基于就与所述目标电路中的门的子集相关联的延迟而言的初始的最长路径来逼近所述目标电路中的可能的关键路径。
10.根据权利要求1所述的方法，还包括基于所述针对性的度量将自适应体偏置(ABB)应用于所述目标电路。
11.根据权利要求1所述的方法，其中所述有目的地老化所述目标电路中的多个门减少了所述目标电路中的热点。
12.根据权利要求1所述的方法，其中所述有目的地老化所述目标电路中的多个门改进了产率。
13.根据权利要求7所述的方法，还包括：
将所述输入矢量子集提供给所述目标电路以使所述第二组门中的至少一些的老化程度大于所述第一组门。
14.一种非暂时性计算机可读介质，包含用于减少与后硅目标电路相关联的泄漏能量的指令序列，所述指令序列当被处理器执行时使所述处理器：
基于针对性的度量有目的地老化所述目标电路中的多个门，所述针对性的度量包括与所述目标电路相关联的时序约束。
15.根据权利要求14所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器在晶体管级或门级表征所述多个门。
16.根据权利要求14所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器：
选择所述多个门进行老化；以及
确定所述多个门的老化程度。
17.根据权利要求16所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器：
识别所述目标电路的将基于所述针对性的度量不同地老化的第一组门和第二组门。
18.根据权利要求17所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器：
基于所述目标电路中的每个门对能量消耗的贡献和所述目标电路的关键时序约束将第一权重和第二权重分配给所述每个门，其中所述第一权重与泄漏能量相关联，所述第二权重与时序相关联。
19.根据权利要求18所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器：
将可满足性(SAT)问题公式化，所述SAT问题具有为了减小与所述目标电路相关联的泄漏能量的所述第一组门的第一组目标和关于所述第二组门的第二组目标；以及
通过下述方式为所述目标电路选择候选输入矢量集合，即，通过基于所述第一权重和所述第二权重在第一组目标和第二组目标中除去一个或多个门不予以考虑来迭代地求解所述SAT问题。
20.根据权利要求19所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器以与所述目标电路相关联的时序约束也被满足的这样的方式从所述候选输入矢量集合中选择输入矢量子集。
21.根据权利要求20所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器在具有最小化与所述第二组门相关联的泄漏能量的目标的线性程序中设置所述时序约束。
22.根据权利要求21所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器基于就与所述目标电路中的门的子集相关联的延迟而言的初始的最长路径来逼近所述目标电路中的可能的关键路径。
23.根据权利要求14所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器基于所述针对性的度量将自适应体偏置(ABB)应用于所述目标电路。
24.根据权利要求14所述的非暂时性计算机可读介质，其中所述有目的地老化所述目标电路中的多个门减少了所述目标电路中的热点。
25.根据权利要求14所述的非暂时性计算机可读介质，其中所述有目的地老化所述目标电路中的多个门改进了产率。
26.根据权利要求20所述的非暂时性计算机可读介质，还包含指令序列，所述指令序列当被所述处理器执行时使所述处理器：
将所述输入矢量子集提供给所述目标电路以使所述第二组门中的至少一些的老化程度大于所述第一组门。
27.一种计算装置，所述计算装置耦合到后硅目标电路，并且被配置为减少与所述后硅目标电路相关联的泄漏能量，所述计算装置包括：
可编程单元；以及
处理器，其中所述处理器被配置为基于针对性的度量有目的地老化所述目标电路中的多个门，所述针对性的度量包括与所述目标电路相关联的时序约束。
28.根据权利要求27所述的计算装置，其中所述处理器被进一步配置为在晶体管级或门级表征所述多个门。
29.根据权利要求27所述的计算装置，其中所述处理器被进一步配置为：
选择所述多个门进行老化；以及
确定所述多个门的老化程度。
30.根据权利要求29所述的计算装置，其中所述处理器被进一步配置为：
识别所述目标电路的将基于所述针对性的度量不同地老化的第一组门和第二组门。
31.根据权利要求30所述的计算装置，其中所述处理器被进一步配置为：
基于所述目标电路中的每个门对能量消耗的贡献和所述目标电路的关键时序约束将第一权重和第二权重分配给所述每个门，其中所述第一权重与泄漏能量相关联，所述第二权重与时序相关联。
32.根据权利要求31所述的计算装置，其中所述处理器被进一步配置为：
将可满足性(SAT)问题公式化，所述SAT问题具有为了减小与所述目标电路相关联的泄漏能量的所述第一组门的第一组目标和关于所述第二组门的第二组目标；以及
通过下述方式为所述目标电路选择候选输入矢量集合，即，通过基于所述第一权重和所述第二权重在第一组目标和第二组目标中除去一个或多个门不予以考虑来迭代地求解所述SAT问题。
33.根据权利要求32所述的计算装置，其中所述处理器被配置为以与所述目标电路相关联的时序约束也被满足的这样的方式从所述候选输入矢量集合中选择输入矢量子集。
34.根据权利要求33所述的计算装置，其中所述处理器被进一步配置为在具有最小化与所述第二组门相关联的泄漏能量的目标的线性程序中设置所述时序约束。
35.根据权利要求34所述的计算装置，其中所述处理器被进一步配置为基于就与所述目标电路中的门的子集相关联的延迟而言的初始的最长路径来逼近所述目标电路中的可能的关键路径。
36.根据权利要求27所述的计算装置，其中所述处理器被进一步配置为基于所述针对性的度量将自适应体偏置(ABB)应用于所述目标电路。
37.根据权利要求33所述的计算装置，其中所述处理器被进一步配置为将所述输入矢量子集加载在所述可编程单元中，以使得所述输入矢量子集被应用于所述目标电路以使所述第二组门中的至少一些的老化大于所述第一组门。
CN201380069631.2A 2013-01-06 2013-01-06 基于老化的泄漏能量减小方法和系统 Expired - Fee Related CN104995841B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/020438 WO2014107166A1 (en) 2013-01-06 2013-01-06 Aging-based leakage energy reduction method and system

Publications (2)

Publication Number Publication Date
CN104995841A true CN104995841A (zh) 2015-10-21
CN104995841B CN104995841B (zh) 2018-02-09

Family

ID=51062398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380069631.2A Expired - Fee Related CN104995841B (zh) 2013-01-06 2013-01-06 基于老化的泄漏能量减小方法和系统

Country Status (4)

Country Link
US (2) US9520292B2 (zh)
CN (1) CN104995841B (zh)
TW (1) TWI518534B (zh)
WO (1) WO2014107166A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109462392A (zh) * 2018-10-25 2019-03-12 安徽理工大学 一种缓解电路老化的电路结构及其控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959415B (zh) 2010-07-30 2015-01-07 英派尔科技开发有限公司 基于老化的部件使用度量
US11159167B2 (en) * 2017-09-25 2021-10-26 Intel Corporation Techniques for reducing uneven aging in integrated circuits
US10776545B2 (en) * 2017-09-28 2020-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Method of determing a worst case in timing analysis
US11113442B2 (en) * 2017-09-28 2021-09-07 Intel Corporation Methods and apparatus for reducing reliability degradation on an integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117174A1 (en) * 1996-05-28 2003-06-26 Altera Corporation, A Corporation Of Delaware Programmable logic with lower internal voltage circuitry
US6825684B1 (en) * 2002-06-10 2004-11-30 Advanced Micro Devices, Inc. Hot carrier oxide qualification method
US7567891B1 (en) * 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
US20100269150A1 (en) * 2009-04-17 2010-10-21 Miodrag Potkonjak Usage metering based upon hardware aging
US20110106497A1 (en) * 2009-10-31 2011-05-05 International Business Machines Corporation Yield Computation and Optimization for Selective Voltage Binning

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654902A (en) 1993-05-03 1997-08-05 Sony Deutschland Gmbh Recyclable component with data storage for storing information for examining the component and product including such a component
US5825883A (en) 1995-10-31 1998-10-20 Interval Systems, Inc. Method and apparatus that accounts for usage of digital applications
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
TW440782B (en) 1996-12-11 2001-06-16 Matsushita Electric Ind Co Ltd Method for estimating hot carrier deterioration
US6223314B1 (en) 1997-12-31 2001-04-24 Karim Arabi Method of dynamic on-chip digital integrated circuit testing
US6157231A (en) 1999-03-19 2000-12-05 Credence System Corporation Delay stabilization system for an integrated circuit
US7017043B1 (en) 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
US6469518B1 (en) 2000-01-07 2002-10-22 Advanced Micro Devices, Inc. Method and apparatus for determining measurement frequency based on hardware age and usage
DE10048826B4 (de) 2000-09-29 2012-03-01 Robert Bosch Gmbh Verfahren und Vorrichtung zur Erfassung alterungsbedingter Veränderungen von technischen Systemen wie Elektromotoren
US7292968B2 (en) 2000-09-29 2007-11-06 Cadence Design Systems, Inc. Hot carrier circuit reliability simulation
JP3667665B2 (ja) 2001-08-01 2005-07-06 松下電器産業株式会社 集積回路の特性評価方法及びその設計方法
JP3902440B2 (ja) 2001-10-29 2007-04-04 三菱電機株式会社 暗号通信装置
US8271400B2 (en) 2002-01-15 2012-09-18 Hewlett-Packard Development Company, L.P. Hardware pay-per-use
US6903564B1 (en) 2003-11-12 2005-06-07 Transmeta Corporation Device aging determination circuit
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US7075284B2 (en) 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
US7054787B2 (en) 2003-01-23 2006-05-30 Sun Microsystems, Inc. Embedded integrated circuit aging sensor system
JP3822170B2 (ja) 2003-01-31 2006-09-13 株式会社東芝 Ｉｃカードの利用期間設定方法、ｉｃカード、および、ｉｃカードケース
US20040249763A1 (en) 2003-06-04 2004-12-09 Isogon Corporation License management for computing on demand
CN1330971C (zh) 2003-06-20 2007-08-08 统宝光电股份有限公司 老化测试系统
JP2005093463A (ja) 2003-09-12 2005-04-07 Sanyo Electric Co Ltd ニオブ固体電解コンデンサ
US7129800B2 (en) 2004-02-04 2006-10-31 Sun Microsystems, Inc. Compensation technique to mitigate aging effects in integrated circuit components
US7225375B2 (en) 2004-03-31 2007-05-29 International Business Machines Corporation Method and apparatus for detecting array degradation and logic degradation
US7091098B2 (en) 2004-04-07 2006-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with spacer having batch and non-batch layers
US7005871B1 (en) 2004-06-29 2006-02-28 Nvidia Corporation Apparatus, system, and method for managing aging of an integrated circuit
US20060049886A1 (en) 2004-09-08 2006-03-09 Agostinelli Victor M Jr On-die record-of-age circuit
US7471161B2 (en) 2005-09-30 2008-12-30 Intel Corporation Signal degradation monitoring
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7721157B2 (en) 2006-03-08 2010-05-18 Omneon Video Networks Multi-node computer system component proactive monitoring and proactive repair
US7647205B2 (en) 2006-06-07 2010-01-12 Gm Global Technology Operations, Inc. Method and apparatus for management of an electric energy storage device to achieve a target life objective
WO2008036921A2 (en) 2006-09-21 2008-03-27 Impact Technologies, Llc Systems and methods for predicting failure of electronic systems and assessing level of degradation and remaining useful life
JP2008099032A (ja) 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP4212622B2 (ja) 2006-11-30 2009-01-21 株式会社東芝 時限スイッチ付き情報担体及び半導体集積回路
US20080162159A1 (en) 2006-12-29 2008-07-03 Zhou Wang Component to support prepaid devices
US7495519B2 (en) 2007-04-30 2009-02-24 International Business Machines Corporation System and method for monitoring reliability of a digital system
US7904755B2 (en) 2008-05-30 2011-03-08 Infineon Technologies Ag Embedded software testing using a single output
CN101377538B (zh) 2008-09-19 2011-02-16 北京时代民芯科技有限公司 一种微处理器老化试验系统及试验方法
JP2010087275A (ja) 2008-09-30 2010-04-15 Panasonic Corp 半導体集積回路および電子機器
US7915910B2 (en) 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management
US8176454B2 (en) 2009-08-28 2012-05-08 Empire Technology Development Llc Non-invasive timing characterization of integrated circuits using sensitizable signal paths and sparse equations
CN102959415B (zh) 2010-07-30 2015-01-07 英派尔科技开发有限公司 基于老化的部件使用度量
US8935143B2 (en) 2010-12-15 2015-01-13 IP Cube Partners Co., Ltd. Semiconductor sensor reliability
US20130253868A1 (en) * 2012-03-23 2013-09-26 International Business Machines Corporation Estimating delay deterioration due to device degradation in integrated circuits
US9500705B2 (en) * 2013-08-28 2016-11-22 Wisconsin Alumni Research Foundation Integrated circuit providing fault prediction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117174A1 (en) * 1996-05-28 2003-06-26 Altera Corporation, A Corporation Of Delaware Programmable logic with lower internal voltage circuitry
US7567891B1 (en) * 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
US6825684B1 (en) * 2002-06-10 2004-11-30 Advanced Micro Devices, Inc. Hot carrier oxide qualification method
US20100269150A1 (en) * 2009-04-17 2010-10-21 Miodrag Potkonjak Usage metering based upon hardware aging
US20110106497A1 (en) * 2009-10-31 2011-05-05 International Business Machines Corporation Yield Computation and Optimization for Selective Voltage Binning

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109462392A (zh) * 2018-10-25 2019-03-12 安徽理工大学 一种缓解电路老化的电路结构及其控制方法
CN109462392B (zh) * 2018-10-25 2022-07-26 安徽理工大学 一种缓解电路老化的电路结构及其控制方法

Also Published As

Publication number Publication date
US9768767B2 (en) 2017-09-19
TW201439804A (zh) 2014-10-16
US20150162199A1 (en) 2015-06-11
WO2014107166A1 (en) 2014-07-10
US20170047920A1 (en) 2017-02-16
CN104995841B (zh) 2018-02-09
US9520292B2 (en) 2016-12-13
TWI518534B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
McConaghy et al. Variation-aware design of custom integrated circuits: a hands-on field guide
Chopra et al. Parametric yield maximization using gate sizing based on efficient statistical power and delay gradient computation
US20090248387A1 (en) Method and apparatus for sampling and predicting rare events in complex electronic devices, circuits and systems
CN104995841A (zh) 基于老化的泄漏能量减小方法和系统
CN102959415B (zh) 基于老化的部件使用度量
Yang et al. FinPrin: FinFET logic circuit analysis and optimization under PVT variations
Sadrossadat et al. Statistical design framework of submicron flip-flop circuits considering process variations
US20090070716A1 (en) System and method for optimization and predication of variability and yield in integrated ciruits
Firouzi et al. Power-aware minimum NBTI vector selection using a linear programming approach
Haghighi Optimal design of accelerated life tests for an extension of the exponential distribution
Rezaei et al. Fundamental thermal limits on data retention in low-voltage CMOS latches and SRAM
Golanbari et al. Analysis and optimization of flip-flops under process and runtime variations
Pinckney et al. Impact of FinFET on near-threshold voltage scalability
US9348957B1 (en) Repetitive circuit simulation
US10002217B2 (en) Region based device bypass in circuit simulation
Shi et al. Efficient decoupling capacitance budgeting considering operation and process variations
Das et al. Voltage and temperature-aware SSTA using neural network delay model
Yang et al. NBTI-aware adaptive minimum leakage vector selection using a linear programming approach
TWI509448B (zh) 具有石墨烯電晶體之處理器的良率最佳化
US20140033162A1 (en) Determining optimal gate sizes by using a numerical solver
US20160162625A1 (en) Mapping Intermediate Material Properties To Target Properties To Screen Materials
US8826217B2 (en) Modeling gate size range by using a penalty function in a numerical gate sizing framework
US20150073738A1 (en) Determining process variation using device threshold sensitivites
Yang et al. NBTI and leakage reduction using an integer linear programming approach
Ye et al. Aging-Aware Critical Path Selection via Graph Attention Networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180209

Termination date: 20200106

CF01 Termination of patent right due to non-payment of annual fee