CN109462392A - 一种缓解电路老化的电路结构及其控制方法 - Google Patents
一种缓解电路老化的电路结构及其控制方法 Download PDFInfo
- Publication number
- CN109462392A CN109462392A CN201811248781.0A CN201811248781A CN109462392A CN 109462392 A CN109462392 A CN 109462392A CN 201811248781 A CN201811248781 A CN 201811248781A CN 109462392 A CN109462392 A CN 109462392A
- Authority
- CN
- China
- Prior art keywords
- nand gate
- circuit
- input
- gate
- door
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种缓解电路老化的电路结构及其控制方法,包括或非门G4和与非门G7、G8、G9、G5以及G6,与非门G7的输出端分别与或非门G4的第二输入端以及与非门G9的第一输入端相连,与非门G8的输出端分别与与非门G9的第二输入端以及与非门G6的第二输入端相连,与非门G9的输出端分别与与非门G5的第二输入端以及与非门G6的第一输入端相连;一种缓解电路老化的电路结构的控制方法,首先为防护关键门G3,再防护关键门G5和G6,最后针对门替换方法不能防护的关键门使用输入向量控制方法进行防护;本发明不仅能解决现有缓解电路老化的方法存在的门替换方法破坏输入向量控制方法对电路的优化效果问题,还能提高输入向量控制方法对大型电路的老化缓解效果。
Description
技术领域
本发明涉及集成电路的老化缓解领域,更具体涉及一种缓解电路老化的电路结构及其控制方法。
背景技术
NBTI效应是指在高温下对PMOSFET施加负栅压而引起的一系列电学参数的退化(一般应力条件为125℃恒温下栅氧电场,源、漏极和衬底接地)。
随着晶体管制造工艺尺寸的不断缩减,负偏置温度不稳定(NBTI)效应逐渐成为引起集成电路老化甚至失效的主要因素。为缓解NBTI效应引起的电路老化,国内外学者已经提出了很多方法,其中最常用的方法为将输入向量控制方法与门替换方法相结合。电路处于待机状态时,在电路的输入端输入控制向量,使电路中老化敏感的门(关键门)处于老化恢复阶段,对于输入向量无法控制的关键门使用门替换方法,达到老化防护的目的。
现有的门替换结合输入向量控制,都是先对关键门使用输入向量控制方法再进行门替换,没有考虑门替换后关键门的输出发生改变,从而导致关键门的后续逻辑门的输入和输出发生改变,进而打乱了最优输入向量对电路的控制,甚至会抵消输入向量方法对电路的优化效果,而且当电路规模较大时,输入向量控制方法很难发挥其作用。现有技术的门替换结合输入向量控制的方法与本申请的门替换电路的控制方法不同,以本申请的电路为例进行说明。先对电路使用输入向量控制方法,输入01101后,与非门G1输出0,与非门G2输出1,因此关键门G3有一个输入引脚为0,G5、G6输入全部为1。为了防护G3,需要将G1替换为3输入的与非门,此时G3的输入都为1,处于老化防护阶段。而由于对G1进行了替换,导致G3、G4的输出由1变为0,从而使得已经通过输入向量控制方法得到防护的关键门G5、G6的输入由1变为0,又重新处于受压阶段。
针对这些缺点,需要设计一种不仅避免门替换方法对输入向量控制方法的干扰,而且提高输入向量控制方法对大型电路的优化效果的电路及控制方法。
发明内容
本发明所要解决的技术问题在于现有技术的缓解电路老化的门替换电路及控制方法打乱了最优输入向量对电路的控制,输入向量控制方法很难发挥其作用,并且对大型电路的优化效果不明显的问题。
本发明是通过以下技术方案解决上述技术问题的:一种缓解电路老化的电路结构,包括或非门G4和与非门G7、G8、G9、G5以及G6,所述与非门G7的输出端分别与或非门G4的第二输入端以及与非门G9的第一输入端相连,所述与非门G8的输出端分别与与非门G9的第二输入端以及与非门G6的第二输入端相连,所述与非门G9的输出端分别与与非门G5的第二输入端以及与非门G6的第一输入端相连。
优选的,所述与非门G7、G8和G9均为三输入的与非门,G5以及G6均为2输入的与非门。
优选的,所述3输入的与非门G7和G8以及G9的第三输入端输入信号S。
优选的,与非门G9、G5和G6为关键门。
一种上述所述的缓解电路老化的门替换电路的控制方法,包括以下步骤:
步骤一:对电路中的关键门使用门替换方法,即首先为防护关键门G3,将2输入的与非门G1和G2分别替换为3输入的与非门G7和G8,然后再防护关键门G5和G6,将G3替换为3输入的与非门G9,在3输入的与非门G7和G8以及G9的第三输入端输入信号S,所述3输入与非门G7、G8和G9的第三输入端对输入信号S取反得到输入值输入值输入后续电路中,当电路在工作时(S=0),逻辑门正常输入输出,不干扰电路的工作,此时当电路待机时(S=1),待机状态下对电路进行保护,由于待机状态S=1,则为0,经过3输入与非门G7和G8后输出为1,电路处于老化缓解阶段。
还包括步骤二:针对步骤一中门替换方法不能防护的关键门使用输入向量控制方法进行防护,即在电路的输入端,输入最优控制向量。
本发明相比现有技术具有以下优点:
(1)本发明先对关键门进行门替换,关键门的输入和输出就会固定,不会再受到输入向量控制方法的干扰,从而能保证门替换方法和输入向量控制法均发挥各自优势。
(2)本发明在缓解老化阶段先处理需要替换的门,使得需要用输入向量控制方法缓解的关键门的数量变得更少,从而提高了输入控制方法对大型电路的优化效果。
附图说明
为了更清楚地说明本发明的技术方案,下面将对发明描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例所公开的一种缓解电路老化的电路结构原理图;
图2是本发明实施例所公开的一种缓解电路老化的电路结构的控制方法中门替换方法的电路原理图;
图3是本发明实施例所公开的一种缓解电路老化的电路结构的控制方法中使用输入向量控制方法的电路原理图;
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
如图2所示,一种缓解电路老化的电路结构,包括或非门G4和与非门G7、G8、G9、G5以及G6,所述与非门G7的输出端分别与或非门G4的第二输入端以及与非门G9的第一输入端相连,所述与非门G8的输出端分别与与非门G9的第二输入端以及与非门G6的第二输入端相连,所述与非门G9的输出端分别与与非门G5的第二输入端以及与非门G6的第一输入端相连。
具体的,所述与非门G7、G8和G9均为三输入的与非门,G5以及G6均为2输入的与非门。
具体的,所述3输入的与非门G7和G8以及G9的第三输入端输入信号S。
具体的,与非门G9、G5和G6为关键门。
上述一种缓解电路老化的电路结构的控制方法,包括以下步骤:
步骤一:如图2所示,在图1所示的电路原理图的基础上对该电路中的关键门使用门替换方法,即首先为防护关键门G3,将2输入的与非门G1和2输入的与非门G2分别替换为3输入的与非门G7和3输入的与非门G8,然后再防护关键门G5和G6,将2输入的与非门G3替换为3输入的与非门G9。在与非门G7和与非门G8以及与非门G9的第三输入端输入信号S,所述与非门G7、
与非门G8和与非门G9的第三输入端对输入信号S取反得到输入值S,当电路
在工作时(S=0),逻辑门正常输入输出,不干扰电路的工作,此时S=1,逻辑门表现出正确的功能。相反,当电路待机时(S=1),待机状态下对电路进行保护,
由于待机状态S=1,则S为0,经过与非门G7和与非门G8后输出为1,电路处于老化缓解阶段。替换完成后,与非门G7和与非门G8的输出均为1,故与非门G9的输入均为1,处于老化缓解阶段,与非门G9的输入均为1的情况下,其输出为1。关键门G6的输入为与非门G8和与非门G9的输出,所以关键门G6的所有输入都为1,处于老化缓解阶段,关键门G5的输入为与非门G9和或非门G4的输出,故关键门G5的一个输入为1,处于老化缓解阶段。
步骤二:如图3所示,步骤一中能用门替换方法进行防护的关键门已经防护完成,针对步骤一中门替换方法不能防护的关键门使用输入向量控制方法进行防护,即在电路的输入端,输入最优控制向量,当给电路施加控制向量11111时,电路中只有关键门G5的一个输入引脚为0,其他门的所有输入都为1,处于老化缓解阶段。
本发明的工作原理为:先对电路中的关键门使用门替换方法使其尽可能处于老化缓解阶段,然后针对门替换方法不能防护的关键门使用输入向量控制方法进行防护,当对关键门进行门替换防护以后,再使用输入向量控制时,控制向量的加入并不会影响已通过门替换方法得到缓解的关键门。
通过以上技术方案,本发明所公开的一种缓解电路老化的电路结构及其控制方法具有对大型电路优化效果明显的优点,先对关键门进行门替换,关键门的输入和输出就会固定,不会再受到输入向量控制方法的干扰,从而能保证门替换方法和输入向量控制法均发挥各自优势。同时在缓解老化阶段先处理需要替换的门,使得需要用输入向量控制方法缓解的关键门的数量变得更少,减少工作量,更易掌握和控制电路,提高了输入控制方法对大型电路的优化效果。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种缓解电路老化的电路结构,其特征在于,包括或非门G4和与非门G7、G8、G9、G5以及G6,所述与非门G7的输出端分别与或非门G4的第二输入端以及与非门G9的第一输入端相连,所述与非门G8的输出端分别与与非门G9的第二输入端以及与非门G6的第二输入端相连,所述与非门G9的输出端分别与与非门G5的第二输入端以及与非门G6的第一输入端相连。
2.根据权利要求1所述的一种缓解电路老化的电路结构,其特征在于,所述与非门G7、G8和G9均为三输入的与非门,G5以及G6均为2输入的与非门。
3.根据权利要求2所述的一种缓解电路老化的电路结构,其特征在于,所述3输入的与非门G7和G8以及G9的第三输入端输入信号S。
4.根据权利要求1所述的一种缓解电路老化的电路结构,其特征在于,与非门G9、G5和G6为关键门。
5.一种如权利要求1所述的一种缓解电路老化的电路结构的控制方法,其特征在于,包括以下步骤:
步骤一:对电路中的关键门使用门替换方法,即首先为防护关键门G3,将2输入的与非门G1和G2分别替换为3输入的与非门G7和G8,然后再防护关键门G5和G6,将G3替换为3输入的与非门G9,在3输入的与非门G7和G8以及G9的第三输入端输入信号S,所述3输入与非门G7、G8和G9的第三输入端对输入信号S取反得到输入值输入值输入后续电路中,当电路在工作时(S=0),逻辑门正常输入输出,不干扰电路的工作,此时当电路待机时(S=1),待机状态下对电路进行保护,由于待机状态S=1,则经过3输入与非门G7和G8后输出为1,电路处于老化缓解阶段。
6.如权利要求4所述的控制方法,其特征在于,还包括步骤二:针对步骤一中门替换方法不能防护的关键门使用输入向量控制方法进行防护,即在电路的输入端,输入最优控制向量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811248781.0A CN109462392B (zh) | 2018-10-25 | 2018-10-25 | 一种缓解电路老化的电路结构及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811248781.0A CN109462392B (zh) | 2018-10-25 | 2018-10-25 | 一种缓解电路老化的电路结构及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109462392A true CN109462392A (zh) | 2019-03-12 |
CN109462392B CN109462392B (zh) | 2022-07-26 |
Family
ID=65608298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811248781.0A Active CN109462392B (zh) | 2018-10-25 | 2018-10-25 | 一种缓解电路老化的电路结构及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109462392B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533424A (zh) * | 2009-04-14 | 2009-09-16 | 清华大学 | 一种减轻集成电路老化和降低泄漏功耗的门替换方法 |
US20140167812A1 (en) * | 2012-12-14 | 2014-06-19 | Stmicroelectronics International N.V. | System and Method for Critical Path Replication |
CN104778324A (zh) * | 2015-04-16 | 2015-07-15 | 合肥工业大学 | 一种延缓老化并容忍软错误的集成电路选择性加固方法 |
CN104995841A (zh) * | 2013-01-06 | 2015-10-21 | 英派尔科技开发有限公司 | 基于老化的泄漏能量减小方法和系统 |
US20180089052A1 (en) * | 2016-09-23 | 2018-03-29 | Renesas Electronics Corporation | Semiconductor device |
-
2018
- 2018-10-25 CN CN201811248781.0A patent/CN109462392B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533424A (zh) * | 2009-04-14 | 2009-09-16 | 清华大学 | 一种减轻集成电路老化和降低泄漏功耗的门替换方法 |
US20140167812A1 (en) * | 2012-12-14 | 2014-06-19 | Stmicroelectronics International N.V. | System and Method for Critical Path Replication |
CN104995841A (zh) * | 2013-01-06 | 2015-10-21 | 英派尔科技开发有限公司 | 基于老化的泄漏能量减小方法和系统 |
CN104778324A (zh) * | 2015-04-16 | 2015-07-15 | 合肥工业大学 | 一种延缓老化并容忍软错误的集成电路选择性加固方法 |
US20180089052A1 (en) * | 2016-09-23 | 2018-03-29 | Renesas Electronics Corporation | Semiconductor device |
Non-Patent Citations (3)
Title |
---|
YU WANG: "Gate Replacement Techniques for Simultaneous Leakage and Aging Optimization", 《2009 DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION》 * |
YU WANG: "Leakage Power and Circuit Aging Cooptimization by Gate Replacement Techniques", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 * |
郭海霞: "考虑NBTI效应的逻辑门退化延迟模型", 《微电子学》 * |
Also Published As
Publication number | Publication date |
---|---|
CN109462392B (zh) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106253427B (zh) | 终端及其电池充电控制装置与方法 | |
CN103825601B (zh) | 一种熔丝修调电路 | |
CN102340299B (zh) | 基于cmos工艺的霍尔开关失调电压消除方法及其电路 | |
TWI384613B (zh) | 靜電放電保護電路及靜電放電保護方法 | |
CN104682931B (zh) | 一种电压可调的上电掉电复位电路 | |
CN105425887A (zh) | 一种带上电复位的可校正低功耗电压基准源 | |
US20120131243A1 (en) | Multiplexing pin control circuit for computer system | |
CN101866635B (zh) | 转压器 | |
CN102480276A (zh) | 折叠式共源共栅运算放大器 | |
CN109462392A (zh) | 一种缓解电路老化的电路结构及其控制方法 | |
CN106057783B (zh) | 一种熔断电路 | |
CN103001205A (zh) | 一种应用于电源管脚的静电保护电路 | |
TWI416300B (zh) | 偏移消除之電流鏡及運作其方法 | |
CN117938139A (zh) | 一种用于消除isi效应的标准单元电路及方法 | |
CN105630054B (zh) | 迟滞电压比较器 | |
CN109933120A (zh) | 一种电压切换电路及芯片 | |
EP2317649B1 (en) | Interfacing Between Differing Voltage Level Requirements in an Integrated Circuit System | |
CN106921371A (zh) | 低功耗上电复位电路 | |
CN103066976B (zh) | 一种低关断态电流晶体管电路 | |
CN115236481B (zh) | 一种高精度电流检测方法及其芯片模组 | |
CN106292832B (zh) | 一种改进型紧凑cmos稳压电路 | |
CN104935313B (zh) | 一种无静态电流的上电复位信号产生电路 | |
CN105259966B (zh) | 减小切换ldo时输出电压下冲的电路 | |
CN207096856U (zh) | 负值电压比较器电路 | |
CN105356862B (zh) | 动态触发器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |