CN105356862B - 动态触发器 - Google Patents

Abstract

本发明公开了一种动态触发器。该动态触发器包括：信号转换电路，用于将输入信号转换为输出信号，信号转换电路包括待调节节点；以及电压调节电路，用于在动态触发器的输入信号处于待调节状态时，调节待调节节点的电压。通过本发明，解决了相关技术中动态触发器设计缺陷导致的动态触发器工作频率范围小的问题。

Description

动态触发器

技术领域

本发明涉及电路领域，具体而言，涉及一种动态触发器。

背景技术

在实际的数字系统中往往包含大量的存储单元，而且经常要求它们在同一时刻同步动作，为达到这个目的，在每个存储单元的电路上引入一个时钟脉冲(Clock)信号作为控制信号，只有当Clock到来时电路才被“触发”而动作，并根据输入信号改变输出状态。把这种在Clock信号触发时才能动作的存储单元电路称为触发器，以区别没有Clock信号控制的锁存器。相关技术中，由于触发器内部电路结构中的晶体管的漏电流，使得触发器在Clock信号切换的频率过低时，电路中某些节点的高电位电压被其他的连通节点处的电压拉低，导致这些节点处的电压达不到开启下一级晶体管的阈值电压，输出信号发生错误。触发器在Clock信号频率过高时，电路中的电子元件不能很快的充放电，也会导致触发器的输出信号发生错误。这种存在设计缺陷的触发器电路结构会限制动态触发器的工作频率范围。

针对相关技术中动态触发器设计缺陷导致的动态触发器工作频率范围小的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种动态触发器，以解决相关技术中动态触发器设计缺陷导致的动态触发器工作频率范围小的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种动态触发器。该动态触发器包括：信号转换电路，用于将输入信号转换为输出信号，信号转换电路包括待调节节点，其中，待调节节点为需要调整电压的节点；以及电压调节电路，用于在动态触发器的输入信号处于待调节状态时，调节待调节节点的电压。

进一步地，信号转换电路还包括调节电位节点，其中，调节电位节点为用于调节待调节节点电压的节点，电压调节电路包括：开关电路，开关电路连接于调节电位节点与待调节节点之间，用于在动态触发器的输入信号处于待调节状态时连通，在动态触发器的输入信号不处于待调节状态时断开。

进一步地，输入信号为多个，开关电路包括：晶体管，晶体管包括多个晶体管，其中，晶体管的数量等于输入信号的数量并且晶体管和输入信号一一对应，多个晶体管串联连接，处于待调节状态的输入信号对应的晶体管处于导通状态，不处于待调节状态的输入信号对应的晶体管处于截止状态。

进一步地，在电压调节电路为降压电路时，调节电位节点接地。

进一步地，在电压调节电路为升压电路时，调节电位节点连接电源。

进一步地，输入信号包括第一输入信号和第二输入信号，信号转换电路还包括调节电位节点、第一控制节点和第二控制节点，其中，调节电位节点为用于调节待调节节点电压的节点，电压调节电路包括：第一晶体管，第一晶体管的第一端作为调节电位节点连接至电源，第一晶体管的第二端连接至第一控制节点，其中，第一控制节点为用于根据第一输入信号是否处于待调节状态控制第一晶体管的导通与截止状态的节点；以及第二晶体管，第二晶体管的第一端连接至第一晶体管的第三端，第二晶体管的第二端连接至第二控制节点，其中，第二控制节点为用于根据第二输入信号是否处于待调节状态控制第二晶体管的导通与截止状态的节点，第二晶体管的第三端连接至待调节节点。

进一步地，第一晶体管和第二晶体管为PMOS管。

进一步地，输入信号包括触发输入信号和时钟信号，信号转换电路包括：第一PMOS管，栅极连接触发输入信号，源极连接电源；第二PMOS管，栅极连接时钟信号，源极连接第一PMOS管的漏极；第三PMOS管，栅极连接时钟信号，源极连接电源；第四PMOS管，栅极连接第三PMOS管的漏极，源极连接电源；第五PMOS管，栅极连接第四PMOS管的漏极，源极连接电源，漏极为输出信号；第一NMOS管，栅极连接触发输入信号，漏极连接第二PMOS管的漏极，源极接地；第二NMOS管，栅极连接时钟信号，漏极连接第三PMOS管的漏极；第三NMOS管，栅极连接第一NMOS管的漏极，漏极连接第二NMOS管的源极，源极接地；以及第四NMOS管，栅极连接第四PMOS管的漏极，源极接地，漏极为输出信号；第五NMOS管，栅极连接时钟信号，漏极连接第四PMOS管的漏极；以及第六NMOS管，栅极连接第三PMOS管的漏极，漏极连接第五NMOS管的源极，源极接地。

进一步地，待调节节点为第二NMOS管的源极，电压调节电路包括：第六PMOS管，栅极连接时钟信号，源极连接电源；以及第七PMOS管，栅极连接第一NMOS管的漏极，源极连接第六PMOS管的漏极，漏极连接待调节节点。

进一步地，该动态触发器还包括：重置电路，重置电路用于根据输入的重置信号将动态触发器重置。

进一步地，重置电路包括：第八PMOS管，设置在第三PMOS管的源极与电源之间，栅极连接重置信号，源极连接电源，漏极连接第三PMOS管的源极；以及第七NMOS管，栅极连接重置信号，漏极连接第二NMOS管的漏极，源极接地。

本发明通过采用包括以下结构的动态触发器：信号转换电路，用于将输入信号转换为输出信号，信号转换电路包括待调节节点；以及电压调节电路，用于在动态触发器的输入信号处于待调节状态时，调节待调节节点的电压，解决了相关技术中动态触发器设计缺陷导致的动态触发器工作频率范围小的问题。通过电压调节电路调整动态触发器在输入信号处于待调节状态时待调节节点的电压，使得待调节节点的电压在输入信号切换至下一状态时不会影响在该下一状态时与待调节节点连通的其他节点的电压，进而达到了扩大动态触发器工作频率范围的效果。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明第一实施例的动态触发器的示意图；

图2是根据本发明第二实施例的动态触发器的示意图；

图3是根据本发明第三实施例的动态触发器的示意图；以及

图4是根据本发明实施例的动态触发器工作频率范围仿真测试电路的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明的实施例提供了一种动态触发器。

图1是根据本发明第一实施例的动态触发器的示意图。如图1所示，该动态触发器包括：信号转换电路10和电压调节电路20。

信号转换电路用于将输入信号转换为输出信号。信号转换电路可以将动态触发器的输入信号转换为输出信号，输出信号受输入信号控制。输入信号与输出信号可以有两种工作状态，高电平状态和低电平状态。输入信号和输出信号均可以为多个。电压调节电路用于在动态触发器的输入信号处于待调节状态时调节待调节节点的电压。例如，动态触发器有第一输入信号和第二输入信号，待调节状态为第一输入信号为0，第二输入信号为1，电压调节电路在输入信号处于待调节状态时，调节待调节节点的电压。待调节节点处于信号转换电路中，是需要调整电压的节点。调整电压可以是升压，可以是降压。待调节节点可以是与动态触发器内部电路结构中尺寸较大的晶体管连接的节点，由于晶体管的尺寸越大，漏电流越大，在输入信号较长时间不变化时，可能需要某节点长时间保持高电平，若该节点与待调节节点连通，会由于晶体管存在漏电流导致该节点的电压值下降，使得该节点不能达到下一级电路的高电平电压阈值。本发明实施例不限定待调节节点在信号转换电路中的具体位置，根据具体情况而定。

举例来说，动态触发器的输入信号可以包括Clock信号，动态触发器的内部电路结构会限制输出信号跟随输入信号切换的速度，使得在Clock切换频率过高或过低时，动态触发器的输出信号可能会发生错误导致无法正常工作，影响动态触发器的工作频率范围。造成输出信号无法跟随输入信号的切换正常输出的原因包括动态触发器中某些节点的电压值不在下一级电子元件的开关电压范围内，例如，动态触发器的内部电路结构中包括NMOS管，NMOS管为高电平导通，控制NMOS管导通截止的节点如果在应该输出高电平时，高电平的电压值被某连通节点处的低电平拉低，达不到NMOS管的导通阈值电压，则NMOS管处于截止状态，导致下级电路无法正常工作输出错误信号。这个与控制NMOS管导通截止状态节点连通的节点是需要调整电压的节点，即待调节节点。

优选地，信号转换电路还可以包括调节电位节点，其中，调节电位节点为用于调节待调节节点电压的节点，可选地，在电压调节电路为降压电路时，调节电位节点接地，在电压调节电路为升压电路时，调节电位节点连接电源。电压调节电路包括开关电路，开关电路连接于调节电位节点与待调节节点之间，用于在动态触发器的输入信号处于待调节状态时连通，在动态触发器的输入信号不处于待调节状态时断开。开关电路可以用多种方式实现，例如，利用三极管的特性实现开关电路。开关电路可以受输入信号直接或间接的控制，在输入信号处于待调节状态时，导通调节节点和待调节节点，使调节节点的电压影响待调节节点的电压。

优选地，输入信号为多个，开关电路包括多个晶体管，晶体管的数量等于输入信号的数量并且晶体管和输入信号一一对应，例如，输入信号为3个，开关电路包含3个晶体管，且每个晶体管对应一个输入信号，多个晶体管是串联连接的。处于待调节状态的输入信号对应的晶体管处于导通状态，不处于待调节状态的输入信号对应的晶体管处于截止状态，在所有输入信号处于待调节状态时，开关电路处于导通状态。

优选地，输入信号包括第一输入信号和第二输入信号，信号转换电路还包括调节电位节点、第一控制节点和第二控制节点，其中，调节电位节点为用于调节待调节节点电压的节点，电压调节电路包括第一晶体管，第一晶体管的第一端作为调节电位节点连接至电源，第一晶体管的第二端连接至第一控制节点，其中，第一控制节点为用于根据第一输入信号是否处于待调节状态控制第一晶体管的导通与截止状态的节点；以及第二晶体管，第二晶体管的第一端连接至第一晶体管的第三端，第二晶体管的第二端连接至第二控制节点，其中，第二控制节点为用于根据第二输入信号是否处于待调节状态控制第二晶体管的导通与截止状态的节点，第二晶体管的第三端连接至待调节节点。例如，输入信号为2个，第一输入信号和第二输入信号的待调节状态分别为0和1，0和1分别代表低电平和高电平，当第一输入信号处于0时，与第一输入信号对应的晶体管A处于导通状态，第一输入信号处于1时，晶体管A处于截止状态，当第二输入信号处于1时，与第二输入信号对应的晶体管B处于导通状态，第二输入信号处于0时，晶体管B处于截止状态，具体来说，晶体管A可以是一个PMOS管，受第一输入信号控制导通截止状态，晶体管B可以是一个NMOS管，受第二输入信号控制导通截止状态，晶体管A和晶体管B串联连接，此外，晶体管B也可以采用PMOS管，受信号转换电路中某个节点控制导通截止状态，其中，该节点的电平与第二输入信号的电平状态相反。本发明实施例不限制晶体管的选择与连接方式，根据具体情况而定。优选地，第一晶体管和第二晶体管为PMOS管。

优选地，输入信号包括触发输入信号和Clock，信号转换电路包括第一PMOS管，栅极连接触发输入信号，源极连接电源；第二PMOS管，栅极连接Clock，源极连接第一PMOS管的漏极；第三PMOS管，栅极连接Clock，源极连接电源；第四PMOS管，栅极连接第三PMOS管的漏极，源极连接电源；第五PMOS管，栅极连接第四PMOS管的漏极，源极连接电源，漏极为输出信号；第一NMOS管，栅极连接触发输入信号，漏极连接第二PMOS管的漏极，源极接地；第二NMOS管，栅极连接Clock，漏极连接第三PMOS管的漏极；第三NMOS管，栅极连接第一NMOS管的漏极，漏极连接第二NMOS管的源极，源极接地；以及第四NMOS管，栅极连接第四PMOS管的漏极，源极接地，漏极为输出信号；第五NMOS管，栅极连接时钟信号，漏极连接第四PMOS管的漏极；以及第六NMOS管，栅极连接第三PMOS管的漏极，漏极连接第五NMOS管的源极，源极接地。该信号转换电路实现D触发器的功能，通过Clock的信号变化触发输出信号的状态的变化，输出信号变化的状态与触发输入信号的状态相同。

优选地，待调节节点为第二NMOS管的源极，电压调节电路包括第六PMOS管，栅极连接Clock，源极连接电源；以及第七PMOS管，栅极连接第一NMOS管的漏极，源极连接第六PMOS管的漏极，漏极连接待调节节点。

优选地，该动态触发器还包括重置电路，重置电路用于根据输入的重置信号将动态触发器重置。优选地，重置电路包括第八PMOS管，设置在第三PMOS管的源极与电源之间，栅极连接重置信号，源极连接电源，漏极连接第三PMOS管的源极；第七NMOS管，栅极连接重置信号，漏极连接第二NMOS管的漏极，源极接地。重置信号为低电平时，动态触发器正常工作；重置信号为高电平时，第八PMOS管不工作，第七NMOS管导通，拉低第三PMOS管漏极节点的电压值，使得动态触发器输出信号为低电平。

本发明第一实施例提供的动态触发器，信号转换电路，用于将输入信号转换为输出信号，信号转换电路包括待调节节点；以及电压调节电路，用于在动态触发器的输入信号处于待调节状态时，调节待调节节点的电压，解决了相关技术中动态触发器设计缺陷导致的动态触发器工作频率范围小的问题。通过电压调节电路调整动态触发器在输入信号处于待调节状态时待调节节点的电压，使得待调节节点的电压在输入信号切换至下一状态时不会影响在该下一状态时与待调节节点连通的其他节点的电压，进而达到了扩大动态触发器工作频率范围的效果。

图2是根据本发明第二实施例的动态触发器的示意图。该实施例可以作为上述第一实施例的优选实施方式，如图2所示，该动态触发器包括：信号转换电路10和电压调节电路20。

输入信号包括Din和Clock，Dout为触发器的输出信号，电源为AVDD，地电位为AGND，待调节节点为MN2的源极，也即Net2b。输入信号的待调节状态为在Din为高电平1，Clock为低电平0时。需要说明的是，本实施例提供的电压调节电路20仅在Din为1时参与信号转换电路10的工作，在Din为0时电压调节电路20不工作，不会干扰信号转换电路10的正常输出。

信号转换电路10包括：

PMOS管MP1，栅极连接Din，源极连接AVDD；PMOS管MP2，栅极连接Clock，源极连接MP1的漏极；PMOS管MP3，栅极连接Clock，源极连接AVDD；PMOS管MP4，栅极连接MP3的漏极，源极连接AVDD；PMOS管MP5，栅极连接MP4的漏极，源极连接AVDD，漏极为Dout；NMOS管MN1，栅极连接Din，漏极连接MP2的漏极，源极接AGND；NMOS管MN2，栅极连接Clock，漏极连接MP3的漏极；NMOS管MN3，栅极连接MN1的漏极，漏极连接MN2的源极，源极接AGND；NMOS管MN4，栅极连接MP4的漏极，源极接AGND，漏极为Dout；NMOS管MN5，栅极连接Clock，漏极连接MP4的漏极；NMOS管MN6，栅极连接MP3的漏极，漏极连接MN5的源极，源极接AGND。

电压调节电路20包括：

PMOS管MP6，栅极连接Clock，源极连接AVDD；PMOS管MP7，栅极连接MN1的漏极，源极连接MP6的漏极，漏极连接MN2的源极。

传统的触发器可以是信号转换电路10的连接方式，在输入信号为1时，节点Net2a在Clock为低电平时置为高电平，在Clock变为高电平时，MP3和MN3断开，MN2开启。由于Net2b在前一状态可能被置为高电平也可能被置为低电平，当Net2b的前一状态为低电平时，Net2a的电压会由于MN2的开启而被Net2b拉低。此外，如果Clock长时间保持在高电平，Net2b的电压会由于存在漏电流而逐渐下降，并导致Net2a的电压下降，如果Net2a在应该为高电平时，电压逐渐减小到下级电路(包括MP4、MP5和MN4)的阈值电压以下，那么触发器就会输出错误的信号。这种情况会限制动态触发器的最低工作频率。为了使传统动态触发器维持比较大的工作频率范围，一般会尽量减小Net2a节点和Net2b节点的寄生电容，以及减小Net2a节点和Net2b节点的漏电流，这都使得MN2和MN3的尺寸不能很大，MN2和MN3的尺寸越小，Net2a节点和Net2b节点的寄生电容越小，漏电流也会变小，然而这样会使得触发器Clock变化到输出信号变化的延迟时间变大，减小了触发器的最高工作频率。

与传统的动态触发器相比，本实施例提供的动态触发器增加了MP6和MP7两个PMOS晶体管。MP6由Clock控制，而MP8由Net1控制。当Din为高电平，Clock为低电平时，Net1为低电平，Net2b被拉到高电平，此时Net2a也被拉到高电平。当Clock变为高电平后，Net2a不会受到Net2b的影响。由于Net2b不会拉低Net2a的电压，MN2和MN3的尺寸都可以适当地增加，这会显著降低Din从高电平到低电平变化时的延迟时间，从而可以提高触发器的最高工作频率。而当输入信号Din为低电平时，不管Clock信号如何，MP6和MP7都不会影响触发器的正常工作。

图3是根据本发明第三实施例的动态触发器的示意图。该实施例可以作为上述第一实施例的优选实施方式，如图3所示，该动态触发器包括：信号转换电路10、电压调节电路20和重置电路30。

信号转换电路10和电压调节电路20的连接方式与本发明第二实施例中信号转换电路10和电压调节电路20的连接方式相同，在此不再赘述。

重置电路30用于根据输入的重置信号Reset将动态触发器重置。本实施例中的重置电路30包括：PMOS管MP8，设置在MP3的源极与电源之间，栅极连接Reset，源极连接电源，漏极连接MP3的源极；NMOS管MN7，栅极连接Reset，漏极连接MN2的漏极，源极接地。Reset为低电平时，动态触发器正常工作；Reset为高电平时，MP8不工作，MN7导通，拉低MP3漏极节点的电压值，使得动态触发器输出信号为低电平。

图4是根据本发明实施例的动态触发器工作频率范围仿真测试电路的示意图。如图4所示，该仿真测试电路包括：动态触发器40和反相器50。

动态触发器的输入信号为时钟信号Clock，触发输入信号Din，重置信号Reset，输出Q接反相器50，Din接反相器50的输出端，反相器50的输出端作为输出信号Dout。

动态触发器40分别采用本发明第三实施例的动态触发器与不含电压调节电路的本发明第三实施例的动态触发器，对两种动态触发器40进行工作频率范围仿真测试的对比仿真实验。在相同的工艺条件下，使用同样类型和尺寸的晶体管，采用本发明实施例的动态触发器工作频率范围仿真测试电路，仿真结果显示不含电压调节电路的本发明第三实施例的动态触发器的工作频率范围是600MHz～7GHz，而本发明第三实施例的动态触发器的工作频率范围是400MHz～10GHz。由此可见，本发明实施例的带有电压调节电路的动态触发器可以显著提高工作频率范围。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种动态触发器，其特征在于，包括：

信号转换电路，用于将输入信号转换为输出信号，所述信号转换电路包括待调节节点，其中，所述待调节节点为需要调整电压的节点；以及

电压调节电路，用于在所述动态触发器的输入信号处于待调节状态时，调节所述待调节节点的电压，

其中，所述信号转换电路还包括调节电位节点，其中，所述调节电位节点为用于调节所述待调节节点的电压的节点，所述电压调节电路包括：开关电路，所述开关电路连接于所述调节电位节点与所述待调节节点之间，用于在所述动态触发器的输入信号处于待调节状态时连通，在所述动态触发器的输入信号不处于待调节状态时断开。

2.根据权利要求1所述的动态触发器，其特征在于，所述输入信号为多个，所述开关电路包括：

晶体管，所述晶体管包括多个晶体管，其中，所述晶体管的数量等于所述输入信号的数量并且所述晶体管和所述输入信号一一对应，所述多个晶体管串联连接，处于所述待调节状态的输入信号对应的晶体管处于导通状态，不处于所述待调节状态的输入信号对应的晶体管处于截止状态。

3.根据权利要求1所述的动态触发器，其特征在于，在所述电压调节电路为降压电路时，所述调节电位节点接地。

4.根据权利要求1所述的动态触发器，其特征在于，在所述电压调节电路为升压电路时，所述调节电位节点连接电源。

5.根据权利要求1所述的动态触发器，其特征在于，所述输入信号包括第一输入信号和第二输入信号，所述信号转换电路还包括第一控制节点和第二控制节点，所述电压调节电路包括：

第一晶体管，所述第一晶体管的第一端作为所述调节电位节点连接至电源，所述第一晶体管的第二端连接至第一控制节点，其中，所述第一控制节点为用于根据所述第一输入信号是否处于所述待调节状态控制所述第一晶体管的导通与截止状态的节点；以及

第二晶体管，所述第二晶体管的第一端连接至所述第一晶体管的第三端，所述第二晶体管的第二端连接至第二控制节点，其中，所述第二控制节点为用于根据所述第二输入信号是否处于所述待调节状态控制所述第二晶体管的导通与截止状态的节点，所述第二晶体管的第三端连接至所述待调节节点。

6.根据权利要求5所述的动态触发器，其特征在于，所述第一晶体管和所述第二晶体管为PMOS管。

7.根据权利要求1所述的动态触发器，其特征在于，所述输入信号包括触发输入信号和时钟信号，所述信号转换电路包括：

第一PMOS管，栅极连接触发输入信号，源极连接电源；

第二PMOS管，栅极连接时钟信号，源极连接所述第一PMOS管的漏极；

第三PMOS管，栅极连接时钟信号，源极连接电源；

第四PMOS管，栅极连接所述第三PMOS管的漏极，源极连接电源；

第五PMOS管，栅极连接所述第四PMOS管的漏极，源极连接电源，漏极为输出信号；

第一NMOS管，栅极连接触发输入信号，漏极连接所述第二PMOS管的漏极，源极接地；

第二NMOS管，栅极连接时钟信号，漏极连接所述第三PMOS管的漏极；

第三NMOS管，栅极连接所述第一NMOS管的漏极，漏极连接所述第二NMOS管的源极，源极接地；以及

第四NMOS管，栅极连接所述第四PMOS管的漏极，源极接地，漏极为输出信号；

第五NMOS管，栅极连接时钟信号，漏极连接所述第四PMOS管的漏极；以及

第六NMOS管，栅极连接所述第三PMOS管的漏极，漏极连接所述第五NMOS管的源极，源极接地。

8.根据权利要求7所述的动态触发器，其特征在于，所述待调节节点为所述第二NMOS管的源极，所述电压调节电路包括：

第六PMOS管，栅极连接时钟信号，源极连接电源；以及

第七PMOS管，栅极连接所述第一NMOS管的漏极，源极连接所述第六PMOS管的漏极，漏极连接所述待调节节点。

9.根据权利要求7所述的动态触发器，其特征在于，所述动态触发器还包括：

重置电路，所述重置电路用于根据输入的重置信号将所述动态触发器重置。

10.根据权利要求9所述的动态触发器，其特征在于，所述重置电路包括：

第八PMOS管，设置在所述第三PMOS管的源极与电源之间，栅极连接所述重置信号，源极连接电源，漏极连接所述第三PMOS管的源极；以及

第七NMOS管，栅极连接所述重置信号，漏极连接所述第二NMOS管的漏极，源极接地。