JP5033308B2 - 回路管理方法 - Google Patents

回路管理方法 Download PDF

Info

Publication number
JP5033308B2
JP5033308B2 JP2004565788A JP2004565788A JP5033308B2 JP 5033308 B2 JP5033308 B2 JP 5033308B2 JP 2004565788 A JP2004565788 A JP 2004565788A JP 2004565788 A JP2004565788 A JP 2004565788A JP 5033308 B2 JP5033308 B2 JP 5033308B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
value
body biasing
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004565788A
Other languages
English (en)
Other versions
JP2006512685A (ja
JP2006512685A5 (ja
Inventor
ディッツェル,デイヴィッド,アール.
ブール,ジェイムズ,ビー.
Original Assignee
インテレクチュアル ベンチャー ファンディング エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテレクチュアル ベンチャー ファンディング エルエルシー filed Critical インテレクチュアル ベンチャー ファンディング エルエルシー
Publication of JP2006512685A publication Critical patent/JP2006512685A/ja
Publication of JP2006512685A5 publication Critical patent/JP2006512685A5/ja
Application granted granted Critical
Publication of JP5033308B2 publication Critical patent/JP5033308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)
  • Selective Calling Equipment (AREA)

Description

本明細書は電子回路の分野に関する。詳細には本明細書の実施形態は、ソフトウェアを使用してボディバイアスを制御することによって回路性能を最適化するための方法およびシステムに関する。大まかには本明細書はソフトウェア制御されたボディバイアスを開示する。
最新のコンピュータプロセッサは驚くべき速度で動作する能力を有する。しかしこの速度の増大は、電力消費の増大という代価の上に成り立っている。この電力消費の結果、例えば抵抗要素を通して容量性負荷が充電または放電するときにかなりの熱放散が生じる。したがって電力消費を低減させることが求められている。電力消費を低減させるための従来のいくつかの技法は、最大周波数で動作させる必要がないときに回路の動作周波数をただ単に落とすことを含む。しかしこの技法によって電力が節約される程度は限られたものである。
ソフトウェア制御されたボディバイアス。
本発明、すなわちソフトウェア制御されたボディバイアシングの方法およびシステムの実施形態の以下の詳細な説明では、本発明の完全な理解を提供するために数多くの具体的な詳細が述べられる。しかし、これらの具体的な詳細なくても、またはこれらの具体的な詳細の等価物があれば、本発明を実施することができることを当業者は理解されたい。また、本発明の諸態様を不必要に不明瞭にすることがないように、周知の方法、手順、構成要素および回路を詳細に説明することはしなかった。
表記法および命名法
以下の詳細な説明のいくつかの部分は、手順、ステップ、論理ブロック、処理、およびコンピュータメモリ上で実行することができるデータビットの演算の他の記号的な表現に関して提示される。これらの説明および表現は、データ処理分野の技術者が、他の当業技術者にその仕事の内容を最も効果的に伝えるために使用される手段である。手順、コンピュータ実行ステップ、論理ブロック、プロセスなどは一般に、所望の結果に至るステップまたは命令の首尾一貫した配列と考えられる。ステップは、物理量の物理操作を必要とするステップである。必ずと言うわけではないがこれらの物理量は通常、コンピュータシステムの中で記憶し、転送し、結合し、比較し、他の方法で操作することができる電気または磁気信号の形態をとる。主に一般的な使用法の理由から、これらの信号を、ビット、値、要素、符号、文字、項、数などと呼ぶときに便利である。
これらの用語および類似の用語は全て、適当な物理量に関連づけられ、ただ単にこれらの量に適用される便利なラベルでしかないことに留意されたい。特に明示しない限り、以下の説明から明らかなとおり、本発明の全体を通じて、「アクセスする」または「受け取る」または「バイアスする」または「処理する」または「コンピューティングする」または「翻訳する」または「計算する」または「決定する」または「適用する」または「記憶する」または「出力する」または「返す」などの用語を利用した議論は、コンピュータシステムのレジスタおよびメモリの中に物理(電子)量として表現されたデータを操作し、このコンピュータシステムのメモリまたはレジスタ、あるいは他の情報記憶、伝送または表示装置の中に物理量として同様に表現された他のデータに変換する、コンピュータシステムまたは同様の電子計算装置のアクションおよびプロセスを指すことを理解されたい。
したがって、プロセッサなどの回路の特性を管理する方法およびシステムを提供することが有益である。更に、電力消費、動作周波数などの特性を最適化するときに、処理および環境因子によるトランジスタの動作特性の変動を取り扱う方法およびシステムを提供することも有益である。更に、回路およびトランジスタ特性の現在の使用が与えられた場合に最小電力消費を最小にする最大周波数で回路を動作させる方法およびシステムを提供することも有益である。
本発明の実施形態は、プロセッサなどの回路の特性を管理するための方法およびシステムを提供する。本発明の実施形態は、回路およびトランジスタ特性の現在の使用が与えられた場合に最小電力消費を最小にする最大周波数で回路を動作させる方法およびシステムを提供する。本発明の実施形態は、電力消費、動作周波数などの特性を最適化するときに、処理および環境因子によるトランジスタの動作特性の変動を取り扱う方法およびシステムを提供する。本発明の実施形態は、将来の動作条件を満たす最適なボディバイアシング値を予測することができる。本発明の実施形態は、これらの利点およびこれまでに具体的に述べられていないその他の利点を提供する。このその他の利点については以下のセクションで説明される。
回路性能を最適化する方法が開示される。この方法は、初めに目標パラメータ、例えばトランジスタを有する回路を動作させる目標周波数を受け取ることを含む。次いで、この所与の目標パラメータに対して、回路の特性を最適化するためのトランジスタボディバイアシング値を、ソフトウェアを使用して決定する。この特性は例えば電力消費である。次いで、このボディバイアシング値を使用してトランジスタのボディをバイアスする。この方法で回路の特性が最適化される。
他の実施形態では、この方法が更に、目標周波数に基づいて、特性を最適化するための回路の供給電圧を決定することを含む。一実施形態では、このボディバイアシング値の決定が、回路のトランジスタの閾値電圧の変化による電力消費の変化を、供給電圧の変化による電力消費の変化と比較することを含む。他の実施形態では、目標供給電圧に基づいて回路の最大動作周波数を決定する。
他の実施形態は、トランジスタを有する回路を管理するためのシステムである。この回路は例えばプロセッサである。このシステムは、回路の目標周波数を決定するための論理を含み、回路はこの論理に結合されている。このシステムは更に、この目標周波数に対して、回路の特性を最適化するためのトランジスタボディバイアシング値を決定するためのコンピュータ実現(computer−implemented)論理を有する。このシステムは更に、このボディバイアシング値に基づいて、プロセッサのトランジスタのボディをバイアスするための回路を含み、前記特性が最適化される。目標周波数を決定するための論理を更に、回路で実行される命令を翻訳するための論理とすることもできる。トランジスタボディバイアシング値を決定するための論理は、ある範囲の目標周波数に対するボディバイアシング値の表を含むことができる。
本発明の実施形態は、ボディバイアシングを使用してトランジスタの閾値電圧を制御するためのソフトウェア制御された方法およびシステムを提供する。このボディバイアシングは逆バイアシングまたは順バイアシングである。この方法で閾値電圧を制御することによって、回路の特性を最適化することができる。例えば、プロセッサによって消費される電力は、例えば目標動作周波数などの他のパラメータが与えられた場合に、最適な閾値電圧を選択することによって最小化することができる。動作温度、供給電圧、トランジスタのオンおよびオフ電流などの他のパラメータを考慮することもできる。ソフトウェアを使用することによって、トランジスタをより正確に制御することができ、ハードウェアのみの制御を使用して可能な因子の数よりも多くの因子を考慮することができる。更に、これらのパラメータを考慮して閾値電圧を変更するかどうかの判断を、ソフトウェア制御ボディバイアシングを用いて知的に適用することができる。
本発明の実施形態では、あらゆる回路に対してプロセス(例えばCMOS技術)が与えられた場合、供給電圧、および最小電力を使用して目標性能(例えば最大動作周波数)を達成するトランジスタ閾値電圧があるものとする。これは例えば、回路の活動(例えばスイッチング)に依存する。本発明の実施形態は、最小電力を使用して目標性能を達成するために、供給電圧およびトランジスタ閾値電圧を調整する。
電力を節約する問題は、電力消費が、閾値電圧の関数である漏れ電流などのトランジスタの動作特性の関数であることによって悪化する。更に、低閾値電圧デバイスは、それらの回路がスリープまたはスタンバイモードにあるとき(例えばトランジスタがオフのとき)に大きな漏れを生じる。他方、高閾値電圧トランジスタは性能の低さ(例えば遅いスイッチング)に苦しむ。したがって、性能要件に応じてさまざまな周波数で動作させることができる回路に対する理想的な1つの閾値電圧はない。
更に、閾値電圧は一貫しておらず完全に予測することはできない。さまざまな因子がトランジスタデバイスの閾値電圧の大きさに寄与する。例えば、デバイスの閾値電圧をゼロ付近にセットするためには、デバイスのチャネル領域に薄いドーピングおよび/またはカウンタードーピングを提供することができる。しかし、処理の変動のため、チャネル領域の正確なドーパント濃度はデバイスごとにわずかに変化する。その変動はわずかかもしれないが、それは、デバイスの閾値電圧を数十ミリボルトまたは数百ミリボルト、移動させることができる。更に、寸法の変化(例えば酸化物の厚さ、チャネル幅、特にチャネル長さ)、材料および界面での電荷捕獲、ならびに動作温度の変動などの環境因子が、閾値電圧を移動させる。
最近、トランジスタの特性を制御するためにトランジスタを4端子デバイスとして使用する技法が開発された。一般に、金属酸化物半導体電界効果トランジスタ(MOSFET)などは3端子デバイスと考え、3端子デバイスとして動作させる。しかし、このようなトランジスタのボディを第4の端子として使用することができる。例えば、後に論じるように、ボディとソースとの間に電圧を印加することによってトランジスタの閾値電圧を変化させることができる。
図1の例示的なCMOS構成では、ボディバイアシング技法を使用して閾値電圧を変化させるために、トランジスタが4端子デバイスとして使用されている。ボディバイアスされたトランジスタの基本特徴は、トランジスタの閾値値を電気的に調整できることにある。これは、それぞれのMOSトランジスタのボディをソースに対して逆バイアスまたは順バイアスして、閾値電位を調整することによって達成される。一般にこの電位は、ソースおよびウェル領域に対する別個のオームコンタクト、ならびにこれらの2つの領域の電位を独立に制御するために必要な回路によって制御される。ウェルコンタクトがソースコンタクトから分離された構成を示す図1の構造はこれの例である。
NFET101は、n領域ソース103、ゲート電極104、n領域ドレイン105およびpバルク材料106からなる。図示のようにNFET101は更にpウェル107を含むことができる。同様にPFET102は、nウェル111の中に形成されたp領域ソース108、ゲート電極109およびp領域ドレイン110を含む。参照符号112は、バルク材料106に対するバルク端子またはウェルタイ(well tie)を形成するpプラグ、参照符号113は、nウェル111に対するウェルタイを形成するnプラグである。
図1のボディバイアスされたCMOS設計では、ソース端子103の金属レールコンタクト114から間隔を置いて配置された別個のNFET基板金属レールコンタクト116を提供することによって、バルク材料106のウェルコンタクト112がNFET101のソース端子103から分離されている。NFET基板レールコンタクト116はバイアス電圧源Vpwに接続されている。同様に、nウェル111のウェルコンタクト113は、ソース端子108の金属レールコンタクト115から間隔を置いて配置された別個のPFET基板金属レールコンタクト118を提供することによってPFET102のソース端子108から分離されている。NFET基板レールコンタクト118はバイアス電圧源Vnwに接続されている。したがってこの例では、NFET101の基板バイアス電位がVpwによって、PFET102の基板バイアス電位がVnwによってセットされる。
図2に、NFET101の基板ないしボディが、ウェルレールタイによってではなしに金属バックプレーン119によってVpwにバイアスされる類似の設計を示す。PFET102は、図1の設計と同様の方法でVnwに接触されている。
本発明のいくつかの実施形態の理解を助けるため、いくつかの原理を簡単に概観する。その第一は、性能および電力に対する閾値電圧(V)の効果である。閾値電圧を下げると性能(例えば最大動作周波数)は増大するが、漏れ電流も増大する。したがって、閾値電圧は、回路がその所望の周波数で動作することができる程度に十分に低くなければならないが、トランジスタが活動していないときに漏れ電流が電力の浪費につながるほどに低くてはならない。高いVは例えば、それほど高速に動作しないディジタルウォッチ回路で電力を節約するのに適している。しかし、低いVは、ディジタル信号処理回路に適しており、それによって高速にスイッチングさせることができる。
第2の考慮事項は、電力消費を低減させるためにとられるステップが、V、したがってトランジスタのオン電流(ION)および最大動作周波数対して有する効果である。したがって実施形態は、電力を低減させる希望と所望の最大動作周波数とのバランスをとる。例えば、電力消費を低減させるためには、後に論じるように動作周波数および供給電圧を低下させることができる。しかし、供給電圧を低下させると有効Vが増大する。Vの増大によって飽和電流(ION)が急激に低減し、これによって回路が動作することができる最大周波数が低下する。したがって、閾値電圧を制御するためのソフトウェアを使用することにより、本発明の実施形態によってさまざまな因子間のバランスが探し当てられる。ハードウェアだけを使用してさまざまな因子を管理することは不可能とは言えないまでも非常に難しいと考えられる。
先に述べたとおり、電力消費を低減させるためには、一般に動作周波数および供給電圧を低減させることが望ましい。図3に、従来のトランジスタのスイッチング周波数に対する電力消費を示す。電力使用は下式によって近似することができる。
(数1)
式1: P=C×V×f+IOFF×V
式1で、Pは電力、Cは有効負荷静電容量、Vはトランジスタの供給電圧、fはスイッチング周波数、IOFFはトランジスタの漏れないしオフ電流である。右辺の第1項は動的成分であり、第2項は静的成分である。トランジスタ自体によって消費される動的な電力は、負荷静電容量の一部として含まれている。曲線301は、周波数を変化させ、供給電圧などの他のパラメータを一定に保ったときの電力使用を指示している。式1が指示するとおり、電力使用は周波数とともに直線的に低下し、静的成分によってy切片が与えられる。従来のいくつかのシステムはただ単に、高い周波数で回路を動作させる必要がないときに周波数を落すことによって電力を節約する。
しかし、曲線302および式1が指示するように、周波数を低下させるときに供給電圧を低下させることによって、電力をよりいっそう節約することができる。例えば、供給電圧は動的電力項に2乗として現れる。静的電力成分の解析はより複雑である。供給電圧は、静的成分に1乗として現れるが、供給電圧の低下はIOFFにも影響する。例えば、式2が指示するとおり、供給電圧を低下させると閾値電圧は増大する。この式で、Vは動作閾値電圧、VtOは本来の(固有の)閾値電圧、「dibl」はドレイン誘導障壁低下(drain induced barrier lowering)、Vddは供給電圧である。
(数2)
式2: V=VtO−dibl×Vdd
式2は、供給電圧を低下させると閾値電圧Vが増大することを指示している。漏れ電流の解析は、いくつかの成分、すなわちオフ状態の閾値未満の(sub−threshold)漏れ電流、ゲートの直接トンネリング漏れ電流およびソース/ドレイン接合漏れ電流を含むため、非常に複雑である。しかし、漏れ電流はVにおいて指数的であり、したがって式2によって供給電圧において指数的な関数であり、VtOが0.3ボルト増大するごとに約2倍になるため、Vの増大は漏れ電流(IOFF)を低下させる。したがって、電力を節約するためには、動作周波数とともに供給電圧を低下させることが望ましい。
しかし、Vの増大は最大動作周波数に負の影響を与える。大まかに言うと、供給電圧を低下させると有効閾値電圧が増大し、これによってIONが低下し、それによって最大動作周波数が低下する。供給電圧を低下させることがVに対して有する効果についてはすでに論じた。式3は、飽和したトランジスタのVとIONとの間の関係を示している。
(数3)
式3: ION=vSATOXW(Vgs・・V−Vdsat
式3で、vSATは飽和速度、Vgsはゲート−ソース電圧、COXは、ゲート−チャネルキャパシタの単位面積あたりの静電容量、Wはチャネル幅、Vdsatは飽和電圧である。式3は短チャネルデバイスを記述したものだが、本発明は短チャネルデバイスに限定されない。
式3から、Vを増大させるとIONが急速に低下することが明らかである。これによって回路の最大周波数が低減する。最大周波数は式4によって近似することができる。この式で、Cは負荷静電容量、Vddは電力供給、IONは飽和したトランジスタのドレイン−ソース電流である。
(数4)
式4: fmax∝ION/(C×Vdd
図4に、さまざまなV値に対する最大動作周波数をVddの関数として示す。曲線401は最も高いVに対応し、曲線402は最も低いVに対応する。したがって所与のVddでは、最も低いVの曲線402は最も高い周波数で動作することができる。更に、先に指摘したとおり、Vが変化するとIONも変化し、したがってfmaxも変化する。曲線401〜403が指示するとおり、Vddをその最大値から低下させると最大周波数は最初のうちはゆっくりと低下する。しかし、Vddを更に低下させるとfmaxは急激に低下する。式2〜4はこのふるまいの理由を指示している。式4から、IONに対するVddの効果を無視した場合、Vddを低下させるとfmaxは低下することに留意されたい。しかし式2および3によれば、Vddを低下させるとIONが低下し、式4から、IONが低下するとfmaxが低下する。更に式3は、IONはVの増大とともに急速に低下することを指示している。したがって、式4を参照すると、Vが増大したときのIONの急速な低下はfmaxの低下を引き起こす。ただしVddも同様に低下している。本発明の実施形態は、これまでに論じたさまざまな因子のバランスをとり、Vdd、Vをセットするためのボディバイアシング値などの適当なパラメータに到達することによって、最適な動作特性(例えば周波数、電力消費)を計算する。しかし、本発明の実施形態は本明細書で論じた因子に限定されない。本明細書で論じた因子は例と考えることができる。
本発明の一実施形態では、非常に低いVを有するトランジスタが製造される。例えば、V曲線は図4の左側に寄ったものとなり、したがって所望ならば高い周波数で動作することができる。しかし、非常に低いVを有するデバイスは先に述べたように高いIOFFを有し、望ましくない。したがって、ボディバイアシングを使用して、本明細書に論じた変量などに対して最適なレベルまたは少なくとも最適に非常に近いレベルまでVを引き上げる。例えば、ボディバイアシングを使用して、例えば曲線402から曲線403に効果的に移行して、IOFFを低減させ、同時に十分に速いfmaxで回路を動作させることができる。ただし、低いVを有するトランジスタを製造する必要はない。したがって、まとめると、図4の曲線が左側に寄っているときにはIONが比較的に高いので、回路はより速く動作することができるが、IOFFも比較的に高いので、回路が静止しているときにはより多くの電力を消費する。
ボディバイアシングを使用して、図4の左側に寄った曲線へ移行することもできる。この場合、ボディバイアシングを順バイアシングと記述することができ、Vを低下させることができる。右に寄った曲線へ移行するためには逆バイアシングを使用することができる。
本発明の実施形態は、目標動作周波数に対して、電力を節約する適当な供給電圧および閾値電圧を決定する。目標動作周波数は例えば回路利用(例えばプロセッサ利用)に基づく。先の議論で説明したとおり、供給電圧を低下させることによって追加の電力を節約することができるが、これを低くしすぎてはならず、低くしすぎると回路は目標動作周波数を満たすことができなくなる。更に、Vは電力消費およびfmaxに影響を及ぼす。
図5Aは、本発明の実施形態に基づくソフトウェア制御ボディバイアシングを使用して回路502の性能を最適化するための例示的なシステム500である。システム500は、特性を変更させる対象である回路502を含む。回路502はCMOSトランジスタを有することができるが、これは限定を意図しない。システム500には目標動作周波数(ftar)が提供され、これから、供給電圧値(Vdd)およびボディバイアシング値(Vnw、Vpw)に対する値が計算ブロック506によって計算される。これらをディジタル値とすることができる。再び図4を参照すると、このことは、fmaxを固定し、異なるVおよびVddが電力消費に対して有する効果を考慮して、適当な曲線を選択することであると記述することができる。例えば一実施形態では、IOFFの変化(これは例えばどのV曲線を解析するかによって決まる)による電力消費の変化が、Vddの変化による電力消費の変化と比較される。この解析は、トランジスタがスイッチングするように要求される頻度を因子の1つとすることを含むことができる。この例では、Vddを、解析V曲線上でfmaxを達成するために必要な値とすることができる。
供給電圧値およびボディバイアシング値が、それらの値を回路502に入力するアナログ信号に変換するための変換回路504に入力される。当業者はこれらの値を回路に適当に適用することができる。目標周波数(Ftar’)も回路502に適用することができる。これは、計算ブロックに入力された正確な値とすることができ、したがって計算ブロックの中で変更する必要はない。しかし、実施形態は、例えば他の周波数のほうがより適当であると計算周波数が判定した場合に目標周波数とは異なる周波数で回路502を動作させることを提供する。当業者は回路の周波数を変更することができる。
システム500は時々に、IOFF測定ブロック508を用いて回路502の1つまたは複数のトランジスタのIOFFを測定し、その値を使用して適当な値の計算を調整する。IOFFを測定するのではなく、本発明の実施形態は、例えば温度などの他のパラメータを測定することもできる。次いでこのパラメータを計算ブロック506に供給する。したがって、この回路は、トランジスタの中の処理および環境変動を補償する手段を有する。トランジスタ間の変動を取り扱うために、所望ならば、測定を回路502の複数の位置で実行することができる。したがって、回路502の異なる領域に別個のVpwおよびVnw信号を送ることができる。
一実施態様では、この計算が表引き(table lookup)として実行される。例示的な表が図7に示されている。時々にIOFFの値を使用してこの表の値を書き直すことができる。あるいはシステム500はいくつかの表を有することができる。IOFFの値を使用して適当な表を選択することができる。例えば、測定されたIOFFを温度を測る方法として使用することができる。システム500のそれぞれの表は、予想される動作温度範囲の中の小範囲をカバーすることができる。値の決定を表引きとして実行する必要はないことを当業者は理解されたい。例えば、アルゴリズムを使用して、適当なVdd、VpwおよびVnwの値を動的に計算することができる。
図5Bに、目標周波数を入力するのではなく、システム520が目標供給電圧Vddを入力するシステムの一実施形態520を示す。この値に基づいて、システム520は動作周波数(fop)、VpwおよびVnwを計算する。動作周波数は、供給電圧および選択されたVが与えられた場合に回路502を動作させることができる最大周波数とすることができる。再び図4を参照すると、このことは、Vddを固定してfmaxを最大にする適当な曲線を選択することであると記述することができる。図5Aのシステム500と同様に、IOFF値を時々に測定し、これをfop、VpwおよびVnwの計算に使用することができる。
図5Cに、計算ブロック506に任意のパラメータが入力されるシステムの一実施形態540を示す。この任意のパラメータは例えば目標動作周波数または目標供給電圧とすることができる。しかし、本発明の実施形態はこれらに限定されない。入力パラメータに基づき、システム540はこの目標パラメータに対して、回路の特性を最適化するためのトランジスタボディバイアシング値を決定する。システム540は電力消費または最大動作周波数を最適化することができる。しかし本発明の実施形態はこれらに限定されない。システム540は、入力されるパラメータに応じて、例えばVdd、動作周波数などの他の回路パラメータを決定することができる。図示されてはいないが、IOFF測定回路などをシステム540に追加することができることを当業者は理解されたい。
図6は、回路を管理するための本発明の実施形態に基づくシステムを示す例示的なブロック図600である。図6では、マイクロプロセッサ602が動作を変更する対象である回路である。しかし、本発明の実施形態はマイクロプロセッサ602に限定されない。マイクロプロセッサ602には、コードモーフィングソフトウェア(code morphing software:CMS)610が結合されている。CMS610は、マイクロプロセッサ602で実行される命令にアクセスすることができ、それらを翻訳することができる。実行される命令は例えば、別のプロセッサに対して書かれたものとすることができる。CMS610は命令を翻訳し、それをそのシステムの実際のプロセッサに対して最適化する。
CMS610は、現在実行中の命令および実行される命令について知っているので、現在のプロセッサ利用を非常に効果的に決定し、将来の利用を予測することができる。したがってCMS610は、ある時間にわたってどんな周波数でプロセッサを実行する必要があるかについて決定することができる。CMS610はこの目標周波数を計算ブロック506に供給し、計算ブロック506は、先に論じたとおりに適当な回路パラメータを決定する。
図7は、回路パラメータを決定するための本発明の一実施形態に基づく例示的な表700である。例示的な表700は、表700の中にエントリfmax、Vdd、VpwおよびVnwを含み、エントリの最初の行はVpw 0.2VおよびVnw −0.2Vを有し、ボディ/ソース接合を順バイアスするのに適している。Vpw −1Vおよび−2Vを有するエントリは、ボディ/ソース接合を逆バイアスするのに適している。一般的な表はこれよりも多くの記述項を含むことができる。
本発明の一実施形態は、ソフトウェア制御ボディバイアシングを使用して回路の特性を最適化する方法である。図8のプロセス800の少なくともいくつかのステップをコンピュータ可読媒体に命令として記憶し、汎用プロセッサ(例えば図10のコンピュータシステム100)上で実行することができる。図8のプロセス800を参照すると、ステップ810で目標パラメータを受け取る。目標パラメータは目標周波数またはVddとすることができる。ただしこれらに限定されるわけではない。
ステップ820では、この目標パラメータに対して、回路の特性を最適化するためのトランジスタボディバイアシング値を決定する。最適化する特性は電力消費とすることができ、それは所与の入力パラメータに対して最適化される。この決定は、表引きまたは数学的関係に基づく実行中(on−the−fly)計算を含むことができる。入力パラメータの何かに応じて、さまざまな実施形態が更にVddまたは最大動作周波数を計算することができる。他のパラメータを同様に決定することができる。
この決定は、回路の活動を予測することを含むことができる。例えば、最大動作周波数などの動作周波数を予測することができる。あるいは回路の漏れ電流を予測することもできる。この予測はCMSによって実施することができ、この予測を使用して、将来の閾値値を決定することができる。
ステップ820の決定は、ソフトウェアを使用せずに実行することが難しくまたは不可能なさまざまな考慮事項のバランスをとることを含むことができる。このさまざまな考慮事項のバランシングはさまざまな方法で記述することができ、本明細書に含まれる表現は限定的なものではない。本明細書で説明したように、ボディバイアシング値を選択することはVを変更することであり、Vを変更するとIONおよびIOFFが変化する。最大動作周波数はIONに依存し、静止電力消費はIOFFに依存するので、回路の現在の使用(例えばトランジスタがスイッチングしている周波数)が与えられれば、これらの因子のバランスをとれる。更に、Vddの値もバランシングプロセスに影響を及ぼす。一実施形態では、(例えばVの変化に起因する)IOFFの変化による電力消費の変化が、(例えば図4の所与のV曲線上でfmaxを達成するために必要な)Vddの変化による電力消費の変化と比較される。他の実施形態では、(例えばVの変化による)IONの変化による電力消費の変化が、Vddの変化による電力消費の変化と比較される。しかし他の多くのバランシング試験が可能である。この比較に基づいて、適当なVdd、VpwおよびVnwの値が選択される。
ステップ830では、所望のVを確立するために、回路のトランジスタのボディがボディバイアスされる。これは、逆バイアシングまたは順バイアシングである。更に、実施中の実施形態に応じて、新しく決定された値を用いて供給電圧(Vdd)を変更し、または決定された周波数を用いて動作周波数を変更することができる。ソフトウェア制御ボディバイアシングを使用するときには、新しいボディバイアスを適用することによって閾値電圧を変更するステップを、この時にボディバイアスを変更しないほうがよいと判定することによって、知的に適用することができる。例えば、ボディバイアスの変更は、例えば容量の充電によってある程度の電力を消費する。閾値電圧の変更によって節約される電力間のトレードオフよりも、変更を実施して消費される電力のほうが上回っている場合には、変更をやめることができる。
本発明の一実施形態は、ソフトウェア制御ボディバイアシングを使用して回路の特性を最適化するコンピュータ実現方法である。図9のプロセス900の少なくともいくつかのステップをコンピュータ可読媒体に命令として記憶し、汎用プロセッサ上で実行することができる。ステップ910で、回路の少なくとも1つのトランジスタの漏れ電流を測定する。
ステップ920で目標周波数を受け取る。目標周波数はCMSなどによって決定することができ、プロセス900によって動作特性を制御する対象であるプロセッサの利用に基づくことができる。
ステップ930で、この目標周波数に対する供給電圧およびトランジスタボディバイアシング値を決定する。更に、ステップ910で測定された漏れ電流をこの決定の決定因子の1つとすることができる。結果として生じる値は電力消費を最適化する役目を果たす。決定は表引きまたは実行中計算を含むことができる。ステップ930の決定は、ソフトウェアを使用せずに実行することが難しくまたは不可能なさまざまな考慮事項のバランスをとることを含むことができる。この比較に基づいて、適当なVdd、VpwおよびVnwの値が選択される。
ステップ930では、決定された供給電圧およびボディバイアス値を回路に適用する。このボディバイアシングによって回路の所望のVが確立される。この方法では、回路を所望の周波数で動作させ、電力消費を最小にすることができる。
図10に、本発明の実施形態のためのプラットホームを構成することができる例示的なコンピュータシステム100の回路を示す。コンピュータシステム100は、情報を伝達するアドレス/データバス99と、このバスに結合され、情報および命令を処理する中央処理装置101と、バス99に結合され、中央処理装置101のための情報および命令を記憶する揮発性メモリ102(例えばランダムアクセスメモリRAM)と、バス99に結合され、処理装置101のための静的情報および命令を記憶する不揮発性メモリ103(例えばリードオンリーメモリROM)とを含む。コンピュータシステム100は更に、バス99に結合され、情報および命令を記憶する任意選択のデータ記憶装置104(例えば磁気または光ディスクおよびディスクドライブ)を含む。
図10を更に参照すると、システム100は更に、英数字キーおよび機能キーを含み、バス99に結合され、情報およびコマンド選択を中央処理装置101に伝達する任意選択の英数字入力装置106を含む。システム100は更に、バス99に結合され、ユーザ入力情報およびコマンド選択を中央処理装置101に伝達するカーソル制御装置107を含む。この実施形態のシステム100は更に、バス99に結合され、情報を表示する表示装置105を含む。バス99に結合された信号入力/出力通信装置108は外部装置との通信を提供する。
本発明の好ましい実施形態、すなわちソフトウェア制御ボディバイアシングの方法およびシステムの好ましい実施形態を説明した。特定の実施形態において本発明を説明したが、本発明が該実施形態によって限定されると解釈すべきでなく、むしろ上記請求項に従って解釈すべきであることを理解されたい。
ボディバイアスされたシステム中のCMOS構造の図である。 ボディバイアスされたシステム中のCMOS構造の図である。 任意の負荷静電容量を有するトランジスタの、一定供給電圧時および変動供給電圧時の周波数に対する電力消費のグラフである。 さまざまな閾値電圧における供給電圧に対する周波数のグラフであって、本発明の実施形態に基づくさまざまな曲線およびその上の点間の選択を示すグラフである。 ソフトウェア制御ボディバイアシングを使用して回路の性能を最適化するための本発明の実施形態に基づく例示的なシステムである。 ソフトウェア制御ボディバイアシングを使用して回路の性能を最適化するための本発明の実施形態に基づく例示的なシステムである。 ソフトウェア制御ボディバイアシングを使用して回路の性能を最適化するための本発明の実施形態に基づく例示的なシステムである。 回路を管理するための本発明の実施形態に基づくシステムを示す例示的なブロック図である。 回路のトランジスタをボディバイアスするための値を記憶する本発明の実施形態に基づく例示的な表である。 回路性能を最適化する本発明の実施形態に基づくプロセスのステップを示すフローチャートである。 回路性能を最適化する本発明の実施形態に基づくプロセスのステップを示すフローチャートである。 本発明の実施形態を実行することができるプラットホームとして機能することができる例示的なコンピュータシステムの図である。

Claims (16)

  1. 回路性能を向上させる方法であって、
    a)目標周波数を得るステップと、
    b)回路の特性を向上させるよう前記目標周波数を用いることによって、複数のトランジスタボディバイアシング値および供給電圧を、ソフトウェアを使用して決定するステップであって、
    前記回路における複数のトランジスタの閾値電圧に関係した電力消費と、前記供給電圧に関係した電力消費とのバランスをとることを含むところのステップと、
    c)前記トランジスタボディバイアシング値に基づいて前記複数のトランジスタの複数のボディをバイアスするステップとを含み、
    前記b)のステップは、前記回路における前記複数のトランジスタの中の少なくとも1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測することを含み、
    前記トランジスタボディバイアシング値は、前記漏れ電流値を用いて前記b)のステップで決定される、方法。
  2. 前記特性が前記回路の電力消費である、請求項1に記載の方法。
  3. 前記c)のステップが、前記トランジスタボディバイアシング値に基づいて、前記回路の前記複数のトランジスタのボディを順バイアスすることを含み、または、前記c)のステップが、前記トランジスタボディバイアシング値に基づいて、前記回路の前記複数のトランジスタのボディを逆バイアスすることを含む、請求項1に記載の方法。
  4. 前記b)のステップが、前記回路の活動を予測することを含む、請求項1に記載の方法。
  5. 論理回路手段であって、複数のトランジスタを有し且つ当該論理回路手段に結合されているプロセッサのための目標周波数を決定し、更に、前記プロセッサで実行されるように、別のプロセッサのために書かれた命令を翻訳するよう動作する論理回路手段と、
    前記目標周波数のための複数のボディバイアシング値を決定して、前記プロセッサの特性を改善するコンピュータ実現論理回路手段と、
    前記ボディバイアシング値に基づいて前記トランジスタの複数のボディをバイアスして、前記特性を改善する回路と
    を含み、
    前記論理回路手段は、前記プロセッサに含まれる前記複数のトランジスタの中の1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測するよう動作し、
    前記コンピュータ実現論理回路手段は、前記漏れ電流値を用いて前記ボディバイアシング値を決定する、システム。
  6. 前記目標周波数が前記プロセッサの利用に基づいており、そして/または、前記ボディバイアシング値を決定するための前記コンピュータ実現論理回路手段が、ある範囲の目標周波数のための前記ボディバイアシング値の表を含む、請求項5に記載のシステム。
  7. 前記ボディバイアシング値を決定するための前記コンピュータ実現論理回路手段が、更に、前記トランジスタの供給電圧を、少なくとも部分的に前記目標周波数に基づいて決定するためのものでもある、請求項5に記載のシステム。
  8. 前記目標周波数を決定するための前記論理回路手段が更に、前記プロセッサの将来の活動を予測するためのものでもある、請求項5に記載のシステム。
  9. 前記ボディバイアシング値が、前記トランジスタのボディ/ソース接合を順バイアスするために使用可能であり、そして/または、前記ボディバイアシング値が、前記トランジスタのボディ/ソース接合を逆バイアスするために使用可能である、請求項5に記載のシステム。
  10. a)回路が動作するところの目標周波数を得るステップと、
    b)前記回路の特性を向上させるために、前記目標周波数のための複数のトランジスタボディバイアシング値および供給電圧を決定するステップであって、前記回路における複数のトランジスタの閾値電圧および前記供給電圧の変化が、前記目標周波数で前記特性にどのくらい影響を及ぼすのかを比較することを含むところのステップと、
    c)前記トランジスタボディバイアシング値を前記回路の前記複数のトランジスタの複数のボディに適用するステップとを含み、
    前記b)のステップは、前記回路における前記複数のトランジスタの中の少なくとも1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測することを含み、
    前記トランジスタボディバイアシング値は、前記漏れ電流値を用いて前記b)のステップで決定される、回路性能を管理する方法
  11. 前記b)のステップの前記決定が、数学的関係に基づいて前記ボディバイアシング値を計算することを含み、そして/または、前記b)のステップの前記決定が、ある範囲の周波数のための前記ボディバイアシング値を含む表をインデックスすることを含む、請求項10に記載の方法
  12. プロセッサ上で実行されたときに、回路性能を管理する方法を実現する命令が記憶されたコンピュータ可読媒体であって、前記方法が、
    a)回路が動作するところの目標周波数を得るステップと、
    b)前記回路の特性を向上させるために、前記目標周波数のための複数のトランジスタボディバイアシング値を決定するステップと、
    c)前記回路の複数のトランジスタに前記トランジスタボディバイアシング値を適用するか否かを判定するステップであって、前記トランジスタの閾値電圧を新たな閾値電圧へと変化させることによって消費される電力と、前記新たな閾値電圧で前記トランジスタを動作することによって節約される電力とのバランスをとることを含むステップと、
    d)前記判定に従って、前記回路の前記複数のトランジスタの複数のボディに前記トランジスタボディバイアス値を出力するステップとを含み、
    前記b)のステップは、前記回路における前記複数のトランジスタの中の少なくとも1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測することを含み、
    前記トランジスタボディバイアシング値は、前記漏れ電流値を用いて前記b)のステップで決定される、コンピュータ可読媒体。
  13. 前記方法の前記b)のステップが、前記特性を改善するために、前記目標周波数に基づいて、前記回路の供給電圧を決定することを含む、請求項12に記載のコンピュータ可読媒体。
  14. 前記方法の前記b)のステップが、前記トランジスタの閾値電圧の変化による前記電力消費の変化を、前記供給電圧の変化による前記電力消費の変化と比較することを更に含み、そして/または、前記方法の前記b)のステップが、前記トランジスタのオフ電流(IOFF)に関係した前記電力消費と、前記供給電圧に関係した前記電力消費とのバランスをとることを更に含み、そして/または、前記方法の前記b)のステップが、前記トランジスタのオン電流(ION)に関係した前記電力消費と、前記供給電圧に関係した前記電力消費とのバランスをとることを更に含む、請求項13に記載のコンピュータ可読媒体。
  15. 前記方法の前記b)のステップが、前記回路の将来の活動を予測することを含む、請求項12に記載のコンピュータ可読媒体。
  16. 前記複数のトランジスタボディバイアシング値および前記供給電圧を決定する前記b)のステップが、前記回路における前記複数のトランジスタの閾値電圧の変化に係る電力消費を、前記回路における前記複数のトランジスタの閾値電圧の変化後の前記回路の作動に係る予測される電力節約量と比較することを含み、
    前記目標周波数を得る前記a)のステップは、前記回路の現時点での作動周波数と異なる目標周波数を得ることを含む、請求項1に記載の方法。
JP2004565788A 2002-12-31 2003-12-29 回路管理方法 Expired - Fee Related JP5033308B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/334,638 US7334198B2 (en) 2002-12-31 2002-12-31 Software controlled transistor body bias
US10/334,638 2002-12-31
PCT/US2003/041491 WO2004061968A2 (en) 2002-12-31 2003-12-29 Circuit management

Publications (3)

Publication Number Publication Date
JP2006512685A JP2006512685A (ja) 2006-04-13
JP2006512685A5 JP2006512685A5 (ja) 2007-02-15
JP5033308B2 true JP5033308B2 (ja) 2012-09-26

Family

ID=32655120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565788A Expired - Fee Related JP5033308B2 (ja) 2002-12-31 2003-12-29 回路管理方法

Country Status (5)

Country Link
US (4) US7334198B2 (ja)
JP (1) JP5033308B2 (ja)
CN (1) CN1757008B (ja)
AU (1) AU2003300019A1 (ja)
WO (1) WO2004061968A2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7323367B1 (en) * 2002-12-31 2008-01-29 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US6936898B2 (en) 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7174528B1 (en) * 2003-10-10 2007-02-06 Transmeta Corporation Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure
US6991943B2 (en) * 2003-12-04 2006-01-31 International Rectifier Corporation Process for preparation of semiconductor wafer surface
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7645673B1 (en) * 2004-02-03 2010-01-12 Michael Pelham Method for generating a deep N-well pattern for an integrated circuit design
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7296247B1 (en) * 2004-08-17 2007-11-13 Xilinx, Inc. Method and apparatus to improve pass transistor performance
US7188325B1 (en) * 2004-10-04 2007-03-06 Advanced Micro Devices, Inc. Method for selecting transistor threshold voltages in an integrated circuit
US7496868B1 (en) * 2004-10-12 2009-02-24 Transmeta Corporation Method and system for automated schematic diagram conversion to support semiconductor body bias designs
US7802223B1 (en) * 2004-12-20 2010-09-21 Robert Paul Masleid Method and system for configurable contacts for implementing different bias designs of an integrated circuit device
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US20060226863A1 (en) * 2005-03-31 2006-10-12 Narendra Siva G Method and apparatus to adjust die frequency
US7454738B2 (en) * 2005-06-10 2008-11-18 Purdue Research Foundation Synthesis approach for active leakage power reduction using dynamic supply gating
US7357571B2 (en) * 2005-07-01 2008-04-15 Predictive Service, Llc Infrared inspection and reporting process
US7305647B1 (en) 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
US7490303B2 (en) 2006-03-03 2009-02-10 International Business Machines Corporation Identifying parasitic diode(s) in an integrated circuit physical design
US7579221B1 (en) 2006-03-29 2009-08-25 Ditzel David R Conversion of an SOI design layout to a bulk design layout
US7917772B1 (en) * 2006-09-29 2011-03-29 Koniaris Kleanthes G Dynamic chip control
US8705300B1 (en) * 2007-02-27 2014-04-22 Altera Corporation Memory array circuitry with stability enhancement features
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US7685548B2 (en) * 2007-09-27 2010-03-23 International Business Machines Corporation Detection method for identifying unintentionally forward-biased diode devices in an integrated circuit device design
JP2009146243A (ja) * 2007-12-17 2009-07-02 Hitachi Ltd 基板バイアス制御を活用する電力性能最適化コンパイラ及びプロセッサシステム
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US7973594B2 (en) * 2009-02-05 2011-07-05 Indian Institute Of Science Power monitoring for optimizing operation of a circuit
US8181147B2 (en) * 2009-06-29 2012-05-15 Lsi Corporation Parametric data-based process monitoring for adaptive body bias control
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US9348959B1 (en) * 2012-06-29 2016-05-24 Xilinx, Inc. Optimizing supply voltage and threshold voltage
KR101975409B1 (ko) 2012-07-26 2019-05-08 삼성전자주식회사 시스템 온 칩 및 그것의 온도 제어 방법
CN107273271A (zh) * 2017-06-21 2017-10-20 联想(北京)有限公司 一种超频控制方法及电子设备
US10591946B2 (en) * 2017-07-13 2020-03-17 Realtek Semiconductor Corp. Electronic device, power circuit applied to the electronic device, and associated method
CN109904129A (zh) * 2019-01-04 2019-06-18 上海亿算科技有限公司 一种芯片散热系统及其制备方法
US10795430B1 (en) 2019-05-24 2020-10-06 Globalfoundries Inc. Activity-aware supply voltage and bias voltage compensation

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184265B2 (ja) * 1991-10-17 2001-07-09 株式会社日立製作所 半導体集積回路装置およびその制御方法
US5594371A (en) * 1994-06-28 1997-01-14 Nippon Telegraph And Telephone Corporation Low voltage SOI (Silicon On Insulator) logic circuit
JPH08221277A (ja) * 1995-02-14 1996-08-30 Sumitomo Metal Ind Ltd エミュレーション装置
US6035407A (en) 1995-08-14 2000-03-07 Compaq Computer Corporation Accomodating components
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
US6604927B2 (en) 1996-09-19 2003-08-12 Lawrence V. Montsinger Apparatus for forming thermoplastic composite materials
JP3145942B2 (ja) * 1997-02-18 2001-03-12 日本電気株式会社 電源システム
US6218892B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
JPH11220342A (ja) * 1998-02-02 1999-08-10 Kokusai Electric Co Ltd 電力増幅回路におけるトランジスタの可変バイアス回路
US6091283A (en) 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
US6218708B1 (en) 1998-02-25 2001-04-17 Sun Microsystems, Inc. Back-biased MOS device and method
US6023641A (en) * 1998-04-29 2000-02-08 Medtronic, Inc. Power consumption reduction in medical devices employing multiple digital signal processors
US6048746A (en) 1998-06-08 2000-04-11 Sun Microsystems, Inc. Method for making die-compensated threshold tuning circuit
US6087892A (en) 1998-06-08 2000-07-11 Sun Microsystems, Inc. Target Ion/Ioff threshold tuning circuit and method
US6496729B2 (en) * 1998-10-28 2002-12-17 Medtronic, Inc. Power consumption reduction in medical devices employing multiple supply voltages and clock frequency control
US6484265B2 (en) 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
JP3762856B2 (ja) * 2000-05-30 2006-04-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP3475237B2 (ja) * 2000-07-24 2003-12-08 東京大学長 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
US6303444B1 (en) 2000-10-19 2001-10-16 Sun Microsystems, Inc. Method for introducing an equivalent RC circuit in a MOS device using resistive wells
US6967522B2 (en) * 2001-04-17 2005-11-22 Massachusetts Institute Of Technology Adaptive power supply and substrate control for ultra low power digital processors using triple well control
US6605981B2 (en) 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6489224B1 (en) 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US6621325B2 (en) * 2001-09-18 2003-09-16 Xilinx, Inc. Structures and methods for selectively applying a well bias to portions of a programmable device
JP4300791B2 (ja) * 2002-12-05 2009-07-22 株式会社デンソー 点火コイルおよびその製造方法
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency

Also Published As

Publication number Publication date
US8898616B2 (en) 2014-11-25
US20110258590A1 (en) 2011-10-20
US20080141187A1 (en) 2008-06-12
JP2006512685A (ja) 2006-04-13
US20040128631A1 (en) 2004-07-01
US8370785B2 (en) 2013-02-05
WO2004061968A3 (en) 2004-08-26
WO2004061968A2 (en) 2004-07-22
US20140033160A1 (en) 2014-01-30
CN1757008B (zh) 2010-06-09
US7334198B2 (en) 2008-02-19
CN1757008A (zh) 2006-04-05
AU2003300019A1 (en) 2004-07-29
AU2003300019A8 (en) 2004-07-29
US7996809B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
JP5033308B2 (ja) 回路管理方法
US7365590B2 (en) Semiconductor integrated circuit apparatus
Agostinelli et al. Leakage–delay tradeoff in FinFET logic circuits: A comparative analysis with bulk technology
US20190212799A1 (en) Adaptive energy optimal computing
JP2011205104A (ja) 半導体集積回路装置
US11551611B2 (en) Pixel circuit and organic light emitting display device including i he same
JP5504506B2 (ja) シミュレーション方法及びシミュレーション装置
Chen et al. A CMOS thermal sensor and its applications in temperature adaptive design
US9614386B2 (en) Method and apparatus for power switching
Liao Mobility impact on compensation performance of AMOLED pixel circuit using IGZO TFTs
Kirolos et al. Adaptive ratio-size gates for minimum-energy operation
Veirano et al. Optimum nMOS/pMOS imbalance for energy efficient digital circuits
JPH08274197A (ja) 半導体演算回路
Yang et al. Self adaptive body biasing scheme for leakage power reduction in nanoscale CMOS circuit
De et al. Techniques for Leakage Power Reduction
Jovanović et al. Methods for power minimisation in modern VLSI circuits
CN109377955B (zh) 一种像素电路控制方法、显示面板及终端设备
Sehwag et al. Variation aware performance analysis of tfets for low-voltage computing
Yang et al. Self Adaptive Body Biasing Scheme for Leakage Power Reduction under 32nm CMOS Regime
Priyanka et al. High Performance and Low Power VLSI CMOS Circuit Design Using ONOFIC Approach
Das et al. New digital circuit techniques for total standby leakage reduction in nano-scale SOI technology
Dokić et al. Mixed operating mode of CMOS digital circuits
Pal et al. Sources of Power Dissipation
Kusimba MODELLING AND OPTIMIZATION OF SUBTHRESHOLD LEAKAGE CURRENT IN LOW-POWER, SILICON-BASED, COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) DEVICES
Kumar et al. Power Dissipation and Switching Speed Analysis of a CMOS Full adder in Deep Submicron and Nanoscale Technologies

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100928

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

R150 Certificate of patent or registration of utility model

Ref document number: 5033308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees