JP5033308B2 - 回路管理方法 - Google Patents
回路管理方法 Download PDFInfo
- Publication number
- JP5033308B2 JP5033308B2 JP2004565788A JP2004565788A JP5033308B2 JP 5033308 B2 JP5033308 B2 JP 5033308B2 JP 2004565788 A JP2004565788 A JP 2004565788A JP 2004565788 A JP2004565788 A JP 2004565788A JP 5033308 B2 JP5033308 B2 JP 5033308B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- value
- body biasing
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007726 management method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 47
- 230000008859 change Effects 0.000 claims description 31
- 230000000694 effects Effects 0.000 claims description 10
- 230000002441 reversible effect Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000013590 bulk material Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Architecture (AREA)
- Software Systems (AREA)
- Selective Calling Equipment (AREA)
Description
以下の詳細な説明のいくつかの部分は、手順、ステップ、論理ブロック、処理、およびコンピュータメモリ上で実行することができるデータビットの演算の他の記号的な表現に関して提示される。これらの説明および表現は、データ処理分野の技術者が、他の当業技術者にその仕事の内容を最も効果的に伝えるために使用される手段である。手順、コンピュータ実行ステップ、論理ブロック、プロセスなどは一般に、所望の結果に至るステップまたは命令の首尾一貫した配列と考えられる。ステップは、物理量の物理操作を必要とするステップである。必ずと言うわけではないがこれらの物理量は通常、コンピュータシステムの中で記憶し、転送し、結合し、比較し、他の方法で操作することができる電気または磁気信号の形態をとる。主に一般的な使用法の理由から、これらの信号を、ビット、値、要素、符号、文字、項、数などと呼ぶときに便利である。
式1: P=C×V2×f+IOFF×V
式2: Vt=VtO−dibl×Vdd
式3: ION=vSATCOXW(Vgs・・Vt−Vdsat)
式4: fmax∝ION/(C×Vdd)
Claims (16)
- 回路性能を向上させる方法であって、
a)目標周波数を得るステップと、
b)回路の特性を向上させるよう前記目標周波数を用いることによって、複数のトランジスタボディバイアシング値および供給電圧を、ソフトウェアを使用して決定するステップであって、
前記回路における複数のトランジスタの閾値電圧に関係した電力消費と、前記供給電圧に関係した電力消費とのバランスをとることを含むところのステップと、
c)前記トランジスタボディバイアシング値に基づいて前記複数のトランジスタの複数のボディをバイアスするステップとを含み、
前記b)のステップは、前記回路における前記複数のトランジスタの中の少なくとも1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測することを含み、
前記トランジスタボディバイアシング値は、前記漏れ電流値を用いて前記b)のステップで決定される、方法。 - 前記特性が前記回路の電力消費である、請求項1に記載の方法。
- 前記c)のステップが、前記トランジスタボディバイアシング値に基づいて、前記回路の前記複数のトランジスタのボディを順バイアスすることを含み、または、前記c)のステップが、前記トランジスタボディバイアシング値に基づいて、前記回路の前記複数のトランジスタのボディを逆バイアスすることを含む、請求項1に記載の方法。
- 前記b)のステップが、前記回路の活動を予測することを含む、請求項1に記載の方法。
- 論理回路手段であって、複数のトランジスタを有し且つ当該論理回路手段に結合されているプロセッサのための目標周波数を決定し、更に、前記プロセッサで実行されるように、別のプロセッサのために書かれた命令を翻訳するよう動作する論理回路手段と、
前記目標周波数のための複数のボディバイアシング値を決定して、前記プロセッサの特性を改善するコンピュータ実現論理回路手段と、
前記ボディバイアシング値に基づいて前記トランジスタの複数のボディをバイアスして、前記特性を改善する回路と
を含み、
前記論理回路手段は、前記プロセッサに含まれる前記複数のトランジスタの中の1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測するよう動作し、
前記コンピュータ実現論理回路手段は、前記漏れ電流値を用いて前記ボディバイアシング値を決定する、システム。 - 前記目標周波数が前記プロセッサの利用に基づいており、そして/または、前記ボディバイアシング値を決定するための前記コンピュータ実現論理回路手段が、ある範囲の目標周波数のための前記ボディバイアシング値の表を含む、請求項5に記載のシステム。
- 前記ボディバイアシング値を決定するための前記コンピュータ実現論理回路手段が、更に、前記トランジスタの供給電圧を、少なくとも部分的に前記目標周波数に基づいて決定するためのものでもある、請求項5に記載のシステム。
- 前記目標周波数を決定するための前記論理回路手段が更に、前記プロセッサの将来の活動を予測するためのものでもある、請求項5に記載のシステム。
- 前記ボディバイアシング値が、前記トランジスタのボディ/ソース接合を順バイアスするために使用可能であり、そして/または、前記ボディバイアシング値が、前記トランジスタのボディ/ソース接合を逆バイアスするために使用可能である、請求項5に記載のシステム。
- a)回路が動作するところの目標周波数を得るステップと、
b)前記回路の特性を向上させるために、前記目標周波数のための複数のトランジスタボディバイアシング値および供給電圧を決定するステップであって、前記回路における複数のトランジスタの閾値電圧および前記供給電圧の変化が、前記目標周波数で前記特性にどのくらい影響を及ぼすのかを比較することを含むところのステップと、
c)前記トランジスタボディバイアシング値を前記回路の前記複数のトランジスタの複数のボディに適用するステップとを含み、
前記b)のステップは、前記回路における前記複数のトランジスタの中の少なくとも1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測することを含み、
前記トランジスタボディバイアシング値は、前記漏れ電流値を用いて前記b)のステップで決定される、回路性能を管理する方法。 - 前記b)のステップの前記決定が、数学的関係に基づいて前記ボディバイアシング値を計算することを含み、そして/または、前記b)のステップの前記決定が、ある範囲の周波数のための前記ボディバイアシング値を含む表をインデックスすることを含む、請求項10に記載の方法。
- プロセッサ上で実行されたときに、回路性能を管理する方法を実現する命令が記憶されたコンピュータ可読媒体であって、前記方法が、
a)回路が動作するところの目標周波数を得るステップと、
b)前記回路の特性を向上させるために、前記目標周波数のための複数のトランジスタボディバイアシング値を決定するステップと、
c)前記回路の複数のトランジスタに前記トランジスタボディバイアシング値を適用するか否かを判定するステップであって、前記トランジスタの閾値電圧を新たな閾値電圧へと変化させることによって消費される電力と、前記新たな閾値電圧で前記トランジスタを動作することによって節約される電力とのバランスをとることを含むステップと、
d)前記判定に従って、前記回路の前記複数のトランジスタの複数のボディに前記トランジスタボディバイアス値を出力するステップとを含み、
前記b)のステップは、前記回路における前記複数のトランジスタの中の少なくとも1つのトランジスタの漏れ電流値を測定するとともに、回路の動作を調整するよう該動作中に将来の漏れ電流を予測することを含み、
前記トランジスタボディバイアシング値は、前記漏れ電流値を用いて前記b)のステップで決定される、コンピュータ可読媒体。 - 前記方法の前記b)のステップが、前記特性を改善するために、前記目標周波数に基づいて、前記回路の供給電圧を決定することを含む、請求項12に記載のコンピュータ可読媒体。
- 前記方法の前記b)のステップが、前記トランジスタの閾値電圧の変化による前記電力消費の変化を、前記供給電圧の変化による前記電力消費の変化と比較することを更に含み、そして/または、前記方法の前記b)のステップが、前記トランジスタのオフ電流(IOFF)に関係した前記電力消費と、前記供給電圧に関係した前記電力消費とのバランスをとることを更に含み、そして/または、前記方法の前記b)のステップが、前記トランジスタのオン電流(ION)に関係した前記電力消費と、前記供給電圧に関係した前記電力消費とのバランスをとることを更に含む、請求項13に記載のコンピュータ可読媒体。
- 前記方法の前記b)のステップが、前記回路の将来の活動を予測することを含む、請求項12に記載のコンピュータ可読媒体。
- 前記複数のトランジスタボディバイアシング値および前記供給電圧を決定する前記b)のステップが、前記回路における前記複数のトランジスタの閾値電圧の変化に係る電力消費を、前記回路における前記複数のトランジスタの閾値電圧の変化後の前記回路の作動に係る予測される電力節約量と比較することを含み、
前記目標周波数を得る前記a)のステップは、前記回路の現時点での作動周波数と異なる目標周波数を得ることを含む、請求項1に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/334,638 US7334198B2 (en) | 2002-12-31 | 2002-12-31 | Software controlled transistor body bias |
US10/334,638 | 2002-12-31 | ||
PCT/US2003/041491 WO2004061968A2 (en) | 2002-12-31 | 2003-12-29 | Circuit management |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006512685A JP2006512685A (ja) | 2006-04-13 |
JP2006512685A5 JP2006512685A5 (ja) | 2007-02-15 |
JP5033308B2 true JP5033308B2 (ja) | 2012-09-26 |
Family
ID=32655120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004565788A Expired - Fee Related JP5033308B2 (ja) | 2002-12-31 | 2003-12-29 | 回路管理方法 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7334198B2 (ja) |
JP (1) | JP5033308B2 (ja) |
CN (1) | CN1757008B (ja) |
AU (1) | AU2003300019A1 (ja) |
WO (1) | WO2004061968A2 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7112978B1 (en) | 2002-04-16 | 2006-09-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
US7849332B1 (en) | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
US7323367B1 (en) * | 2002-12-31 | 2008-01-29 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
US6936898B2 (en) | 2002-12-31 | 2005-08-30 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
US7205758B1 (en) * | 2004-02-02 | 2007-04-17 | Transmeta Corporation | Systems and methods for adjusting threshold voltage |
US7949864B1 (en) * | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
US7174528B1 (en) * | 2003-10-10 | 2007-02-06 | Transmeta Corporation | Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure |
US6991943B2 (en) * | 2003-12-04 | 2006-01-31 | International Rectifier Corporation | Process for preparation of semiconductor wafer surface |
US7649402B1 (en) | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
US7816742B1 (en) | 2004-09-30 | 2010-10-19 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
US7859062B1 (en) | 2004-02-02 | 2010-12-28 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
US7645673B1 (en) * | 2004-02-03 | 2010-01-12 | Michael Pelham | Method for generating a deep N-well pattern for an integrated circuit design |
US7388260B1 (en) | 2004-03-31 | 2008-06-17 | Transmeta Corporation | Structure for spanning gap in body-bias voltage routing structure |
US7296247B1 (en) * | 2004-08-17 | 2007-11-13 | Xilinx, Inc. | Method and apparatus to improve pass transistor performance |
US7188325B1 (en) * | 2004-10-04 | 2007-03-06 | Advanced Micro Devices, Inc. | Method for selecting transistor threshold voltages in an integrated circuit |
US7496868B1 (en) * | 2004-10-12 | 2009-02-24 | Transmeta Corporation | Method and system for automated schematic diagram conversion to support semiconductor body bias designs |
US7802223B1 (en) * | 2004-12-20 | 2010-09-21 | Robert Paul Masleid | Method and system for configurable contacts for implementing different bias designs of an integrated circuit device |
US7739531B1 (en) | 2005-03-04 | 2010-06-15 | Nvidia Corporation | Dynamic voltage scaling |
US20060226863A1 (en) * | 2005-03-31 | 2006-10-12 | Narendra Siva G | Method and apparatus to adjust die frequency |
US7454738B2 (en) * | 2005-06-10 | 2008-11-18 | Purdue Research Foundation | Synthesis approach for active leakage power reduction using dynamic supply gating |
US7357571B2 (en) * | 2005-07-01 | 2008-04-15 | Predictive Service, Llc | Infrared inspection and reporting process |
US7305647B1 (en) | 2005-07-28 | 2007-12-04 | Transmeta Corporation | Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage |
US7490303B2 (en) | 2006-03-03 | 2009-02-10 | International Business Machines Corporation | Identifying parasitic diode(s) in an integrated circuit physical design |
US7579221B1 (en) | 2006-03-29 | 2009-08-25 | Ditzel David R | Conversion of an SOI design layout to a bulk design layout |
US7917772B1 (en) * | 2006-09-29 | 2011-03-29 | Koniaris Kleanthes G | Dynamic chip control |
US8705300B1 (en) * | 2007-02-27 | 2014-04-22 | Altera Corporation | Memory array circuitry with stability enhancement features |
US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
US7685548B2 (en) * | 2007-09-27 | 2010-03-23 | International Business Machines Corporation | Detection method for identifying unintentionally forward-biased diode devices in an integrated circuit device design |
JP2009146243A (ja) * | 2007-12-17 | 2009-07-02 | Hitachi Ltd | 基板バイアス制御を活用する電力性能最適化コンパイラ及びプロセッサシステム |
US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
US7973594B2 (en) * | 2009-02-05 | 2011-07-05 | Indian Institute Of Science | Power monitoring for optimizing operation of a circuit |
US8181147B2 (en) * | 2009-06-29 | 2012-05-15 | Lsi Corporation | Parametric data-based process monitoring for adaptive body bias control |
US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
US9348959B1 (en) * | 2012-06-29 | 2016-05-24 | Xilinx, Inc. | Optimizing supply voltage and threshold voltage |
KR101975409B1 (ko) | 2012-07-26 | 2019-05-08 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 온도 제어 방법 |
CN107273271A (zh) * | 2017-06-21 | 2017-10-20 | 联想(北京)有限公司 | 一种超频控制方法及电子设备 |
US10591946B2 (en) * | 2017-07-13 | 2020-03-17 | Realtek Semiconductor Corp. | Electronic device, power circuit applied to the electronic device, and associated method |
CN109904129A (zh) * | 2019-01-04 | 2019-06-18 | 上海亿算科技有限公司 | 一种芯片散热系统及其制备方法 |
US10795430B1 (en) | 2019-05-24 | 2020-10-06 | Globalfoundries Inc. | Activity-aware supply voltage and bias voltage compensation |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3184265B2 (ja) * | 1991-10-17 | 2001-07-09 | 株式会社日立製作所 | 半導体集積回路装置およびその制御方法 |
US5594371A (en) * | 1994-06-28 | 1997-01-14 | Nippon Telegraph And Telephone Corporation | Low voltage SOI (Silicon On Insulator) logic circuit |
JPH08221277A (ja) * | 1995-02-14 | 1996-08-30 | Sumitomo Metal Ind Ltd | エミュレーション装置 |
US6035407A (en) | 1995-08-14 | 2000-03-07 | Compaq Computer Corporation | Accomodating components |
US5689144A (en) * | 1996-05-15 | 1997-11-18 | Siliconix Incorporated | Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance |
US6604927B2 (en) | 1996-09-19 | 2003-08-12 | Lawrence V. Montsinger | Apparatus for forming thermoplastic composite materials |
JP3145942B2 (ja) * | 1997-02-18 | 2001-03-12 | 日本電気株式会社 | 電源システム |
US6218892B1 (en) * | 1997-06-20 | 2001-04-17 | Intel Corporation | Differential circuits employing forward body bias |
JPH11220342A (ja) * | 1998-02-02 | 1999-08-10 | Kokusai Electric Co Ltd | 電力増幅回路におけるトランジスタの可変バイアス回路 |
US6091283A (en) | 1998-02-24 | 2000-07-18 | Sun Microsystems, Inc. | Sub-threshold leakage tuning circuit |
US6218708B1 (en) | 1998-02-25 | 2001-04-17 | Sun Microsystems, Inc. | Back-biased MOS device and method |
US6023641A (en) * | 1998-04-29 | 2000-02-08 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple digital signal processors |
US6048746A (en) | 1998-06-08 | 2000-04-11 | Sun Microsystems, Inc. | Method for making die-compensated threshold tuning circuit |
US6087892A (en) | 1998-06-08 | 2000-07-11 | Sun Microsystems, Inc. | Target Ion/Ioff threshold tuning circuit and method |
US6496729B2 (en) * | 1998-10-28 | 2002-12-17 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple supply voltages and clock frequency control |
US6484265B2 (en) | 1998-12-30 | 2002-11-19 | Intel Corporation | Software control of transistor body bias in controlling chip parameters |
JP3762856B2 (ja) * | 2000-05-30 | 2006-04-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3475237B2 (ja) * | 2000-07-24 | 2003-12-08 | 東京大学長 | 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体 |
US6303444B1 (en) | 2000-10-19 | 2001-10-16 | Sun Microsystems, Inc. | Method for introducing an equivalent RC circuit in a MOS device using resistive wells |
US6967522B2 (en) * | 2001-04-17 | 2005-11-22 | Massachusetts Institute Of Technology | Adaptive power supply and substrate control for ultra low power digital processors using triple well control |
US6605981B2 (en) | 2001-04-26 | 2003-08-12 | International Business Machines Corporation | Apparatus for biasing ultra-low voltage logic circuits |
US6489224B1 (en) | 2001-05-31 | 2002-12-03 | Sun Microsystems, Inc. | Method for engineering the threshold voltage of a device using buried wells |
US6621325B2 (en) * | 2001-09-18 | 2003-09-16 | Xilinx, Inc. | Structures and methods for selectively applying a well bias to portions of a programmable device |
JP4300791B2 (ja) * | 2002-12-05 | 2009-07-22 | 株式会社デンソー | 点火コイルおよびその製造方法 |
US7120804B2 (en) * | 2002-12-23 | 2006-10-10 | Intel Corporation | Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency |
-
2002
- 2002-12-31 US US10/334,638 patent/US7334198B2/en not_active Expired - Lifetime
-
2003
- 2003-12-29 AU AU2003300019A patent/AU2003300019A1/en not_active Abandoned
- 2003-12-29 JP JP2004565788A patent/JP5033308B2/ja not_active Expired - Fee Related
- 2003-12-29 WO PCT/US2003/041491 patent/WO2004061968A2/en active Application Filing
- 2003-12-29 CN CN2003801099851A patent/CN1757008B/zh not_active Expired - Lifetime
-
2008
- 2008-02-19 US US12/033,832 patent/US7996809B2/en not_active Expired - Fee Related
-
2011
- 2011-06-24 US US13/168,896 patent/US8370785B2/en not_active Expired - Lifetime
-
2013
- 2013-01-14 US US13/741,246 patent/US8898616B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US8898616B2 (en) | 2014-11-25 |
US20110258590A1 (en) | 2011-10-20 |
US20080141187A1 (en) | 2008-06-12 |
JP2006512685A (ja) | 2006-04-13 |
US20040128631A1 (en) | 2004-07-01 |
US8370785B2 (en) | 2013-02-05 |
WO2004061968A3 (en) | 2004-08-26 |
WO2004061968A2 (en) | 2004-07-22 |
US20140033160A1 (en) | 2014-01-30 |
CN1757008B (zh) | 2010-06-09 |
US7334198B2 (en) | 2008-02-19 |
CN1757008A (zh) | 2006-04-05 |
AU2003300019A1 (en) | 2004-07-29 |
AU2003300019A8 (en) | 2004-07-29 |
US7996809B2 (en) | 2011-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5033308B2 (ja) | 回路管理方法 | |
US7365590B2 (en) | Semiconductor integrated circuit apparatus | |
Agostinelli et al. | Leakage–delay tradeoff in FinFET logic circuits: A comparative analysis with bulk technology | |
US20190212799A1 (en) | Adaptive energy optimal computing | |
JP2011205104A (ja) | 半導体集積回路装置 | |
US11551611B2 (en) | Pixel circuit and organic light emitting display device including i he same | |
JP5504506B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
Chen et al. | A CMOS thermal sensor and its applications in temperature adaptive design | |
US9614386B2 (en) | Method and apparatus for power switching | |
Liao | Mobility impact on compensation performance of AMOLED pixel circuit using IGZO TFTs | |
Kirolos et al. | Adaptive ratio-size gates for minimum-energy operation | |
Veirano et al. | Optimum nMOS/pMOS imbalance for energy efficient digital circuits | |
JPH08274197A (ja) | 半導体演算回路 | |
Yang et al. | Self adaptive body biasing scheme for leakage power reduction in nanoscale CMOS circuit | |
De et al. | Techniques for Leakage Power Reduction | |
Jovanović et al. | Methods for power minimisation in modern VLSI circuits | |
CN109377955B (zh) | 一种像素电路控制方法、显示面板及终端设备 | |
Sehwag et al. | Variation aware performance analysis of tfets for low-voltage computing | |
Yang et al. | Self Adaptive Body Biasing Scheme for Leakage Power Reduction under 32nm CMOS Regime | |
Priyanka et al. | High Performance and Low Power VLSI CMOS Circuit Design Using ONOFIC Approach | |
Das et al. | New digital circuit techniques for total standby leakage reduction in nano-scale SOI technology | |
Dokić et al. | Mixed operating mode of CMOS digital circuits | |
Pal et al. | Sources of Power Dissipation | |
Kusimba | MODELLING AND OPTIMIZATION OF SUBTHRESHOLD LEAKAGE CURRENT IN LOW-POWER, SILICON-BASED, COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) DEVICES | |
Kumar et al. | Power Dissipation and Switching Speed Analysis of a CMOS Full adder in Deep Submicron and Nanoscale Technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100928 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5033308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |