JP2011205104A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2011205104A JP2011205104A JP2011092245A JP2011092245A JP2011205104A JP 2011205104 A JP2011205104 A JP 2011205104A JP 2011092245 A JP2011092245 A JP 2011092245A JP 2011092245 A JP2011092245 A JP 2011092245A JP 2011205104 A JP2011205104 A JP 2011205104A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrated circuit
- substrate
- type mosfet
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
Abstract
【解決手段】半導体基板上に複数のN型MOSFETを備えた集積回路本体16Bと、複数のN型MOSFETの一つのドレイン電流をモニタするモニタ部15Bと、ドレイン電流が一定になるよう半導体基板の基板電圧を制御する基板電圧調整部14Bとを備える。モニタ部は、電流源12B及びモニタ用N型MOSFET11Bを有する。基板電圧調整部は、モニタ用N型MOSFETのドレイン電位と基準電位を比較し、その結果に基づく出力電圧をモニタ用N型MOSFETの基板電圧にフィードバックする。モニタ部は、リーク電流キャンセル用N型MOSFETを有し、そのゲートとソースが略同電位である際のソース−ドレイン間の電流をモニタ用N型MOSFETのドレインに加算する。
【選択図】図5
Description
この場合、P型MOSFETのIdsが高いので、上記非特許文献3(Fig.9参照)では、N型MOSFETのIdsを高くしている。また、N型MOSFETのIdsが低いので、P型MOSFETのIdsを低くなるように、P型MOSFETの基板制御がなされる。
この調整により、半導体集積回路装置の温度が変化した場合のドレイン電流の温度依存性を少なくするようにでき、また、製造プロセスによって完成された個々の半導体集積回路装置の特性のばらつき(プロセスばらつき依存性)を少なくすることができる。したがって、半導体集積回路装置の動作安定性の向上を図ることができる。
さらに、寄生バイポーラや、GIDL効果のリーク成分をキャンセルすることができ、モニタ手段のモニタ用N型MOSFETの本来のしきい値、飽和電流を確保できる基板電圧を印加することが可能となる。
これにより、モニタ手段のN型MOSFETとリーク電流キャンセル用N型MOSFETの間の寄生バイポーラによるリーク電流成分をなくすことが可能となり、モニタ手段のN型MOSFETの本来のしきい値、飽和電流を確保できる基板電圧を印加することが可能となる。
これによって、半導体集積回路装置の温度が変化した場合のドレイン電流の温度依存性を少なくするようにでき、また、製造プロセスによって完成された個々の半導体集積回路装置の特性のばらつき(プロセスばらつき依存性)を少なくすることができる。
(第1の実施の形態)
図1は、本実施の形態に係る半導体集積回路装置10Aを示す回路図である。図1に示すように、半導体集積回路装置10Aは、P型MOSFET11Aと定電流源12Aとからなるモニタ手段15Aと、比較部13A(比較手段)とからなる閾値(Vth)一定回路14A(基板電圧調整手段)と、集積回路本体16Aとを具備する。
なお、定電流源12A及び比較部13Aは、集積回路本体16Aと同じ基板上に配置されたものであってもよく、あるいは、同じ基板上に配置されていないものでもよい。
ここで、比較部13Aの出力レンジは、0.6V〜2.0Vの電圧レンジとする。
以下、PMOS側の基板電圧BPを出力する比較部13Aにリミッター部19Aを備えた一例を挙げ説明する。
図2に示すように、比較部13Aは、オペアンプ部18Aと、リミッター部19Aを備えており、リミッター部19Aは、レジスタ111A,112A、コンパレータ113A,114A、リミッター用MOSFET115A,116Aを備えている。
まず、製造工程が完了した後の半導体集積回路装置10Aにおいて、ソース−基板間の電位差を0からマイナス側に遷移させ、P型MOSFET11Aのドレイン電流Idsが最低の値になったときの電圧値をレジスタ111Aに格納する。
なお、参考として非特許文献5のIds−Vgs特性Fig.8を図3に示す。図3では、バックバイアスが大きいVbb=−2.3VではGIDL効果によるドレイン電流Idsが大きくなっている。
また、電流源の配置の仕方によっても、フィードバック系がデッドロックを起こす場合がある。
なお、図4にP型MOSFETに対する基板電圧Vbsを変化させたときのドレイン電流Idsのシミュレーション値を示す。図4に示すように、MOSFETに所定の電圧以上のフォワードバイアス(図4ではマイナス側)をかけるとドレイン電流Ids電流が減少する。
このため、リミット電圧値は、デッドロックを防ぐ限界電圧及びフィードバック系が発振を防ぐ限界電圧が反映されることが重要である。
図5は、本実施の形態に係る半導体集積回路装置10Bを示す回路図である。図5に示すように、半導体集積回路装置10Bは、N型MOSFET11Bと定電流源12Bとからなるモニタ手段15Bと、比較部13B(比較手段)とからなる閾値(Vth)一定回路14B(基板電圧調整手段)と、集積回路本体16Bとを具備する。
なお、定電流源12B及び比較部13Bは、集積回路本体16Bと同じ基板上に配置されたものであってもよく、あるいは、同じ基板上に配置されていないものでもよい。
ここで、比較部13Bの出力レンジは、−1.0V〜0.4Vの電圧レンジとする。
以下、NMOS側の基板電圧BNを出力する比較部13Bにリミッター部19Bを備えた一例を挙げ説明する。
このような出力回路を用いると、リミッター値近傍まで安定して電流を供給できる。基板経由からソースに電流が流れるフォワードバイアス時に安定して基板電圧が得られ、被適用回路の動作安定性に特に効果的である。
予め、負電圧を負昇圧回路などで生成しておき、その印加電圧を図6のVDD=−3Vの所に入力する構成を採用することにより、帰還ループの応答性は、良好となる。もし、最終バッファに昇圧回路などを用いると、その生成クロックにより、帰還ループの特性は、離散的となり、応答性が悪くなる。
まず、製造工程が完了した後の半導体集積回路装置10Bにおいて、ソース−基板間の電位差を0からマイナス側に遷移させ、N型MOSFET11Bのドレイン電流Idsが最低の値になったときの電圧値をレジスタ111Bに格納する。
また、電流源の配置の仕方によっても、フィードバック系がデッドロックを起こす場合がある。
なお、図7にN型MOSFETに対する基板電圧Vbsを変化させたときのドレイン電流Idsのシミュレーション値を示す。図7に示すように、MOSFETに所定の電圧以上のフォワードバイアス(図ではプラス側)をかけるとドレイン電流Ids電流が減少する。
このため、リミット電圧値は、デッドロックを防ぐ限界電圧及びフィードバック系が発振を防ぐ限界電圧が反映されることが重要である。
モニタ対象となるMOSFET234と少なくともチャネル長L及びチャネル幅Wが同じMOSFET233のゲートをMOSFET233のソース電位と同電位にして、そのドレイン電流を源とするカレントミラー回路232を図5中の定電流源12Bに並列に付加したものである。なお、入力端子235、236にはそれぞれ所定の電圧値が印加される。237はオペアンプである。
しかし、この電流源231では、GIDLの項をキャンセルするので、純粋なMOSFETの閾値、又は、飽和電流を得ることが可能となり、定電流源12Bで構成するよりも更に高精度に調整されたな基板電圧BNが印加される。
そして、正の基板電圧(フォワードバイアス)をかけた場合は、バイポーラ効果により、MOSFET234のリークが増加してしまうが、これをキャンセルすることができる。
モニタ対象となるMOSFET254と少なくともチャネル長L及びチャネル幅Wが同じMOSFET253のゲートをMOSFET253のソース電位と同電位にして、そのドレイン電流を源とするカレントミラー回路252を図1中の定電流源12Aに並列に付加したものである。なお、入力端子255、256にはそれぞれ所定の電圧値が印加される。257はオペアンプである。
図8は、第3の実施の形態に係る半導体集積回路装置20Aを示す回路図ある。
図8に示すように、半導体集積回路装置20Aは、P型MOSFET21Aと定電流源22Aとからなるモニタ手段25Aと、比較部23A(比較手段)とからなるドレイン電流(Ids)一定回路24A(基板電圧調整手段)と、集積回路本体26とを具備する。
ドレイン電流(Ids)一定回路24AはMOSFETの飽和領域のある任意のゲート電圧値のドレイン電流が一定であるようにMOSFETの基板電圧を制御する回路(基板電圧調整手段)である。このP型MOSFET21のトランジスタサイズを、チャネル幅:W=1μm,チャネル長:L=0.12μmとする。
ここで、比較部23Aの出力レンジは、0.6V〜2.0Vの電圧レンジがあるとする。
図9は、第4の実施の形態に係る半導体集積回路装置20Bを示す回路図ある。
図9に示すように、半導体集積回路装置20Bは、N型MOSFET21Bと定電流源22Bとからなるモニタ手段25Bと、比較部23B(比較手段)とからなるドレイン電流(Ids)一定回路24B(基板電圧調整手段)と、集積回路本体26とを具備する。
ドレイン電流(Ids)一定回路24BはMOSFETの飽和領域のある任意のゲート電圧値のドレイン電流が一定であるようにMOSFETの基板電圧を制御する回路(基板電圧調整手段)である。このN型MOSFET21Bのトランジスタサイズを、チャネル幅:W=1μm,チャネル長:L=0.12μmとする。
ここで、比較部23Bの出力レンジは、−1.0V〜0.4Vの電圧レンジとする。
図10は、第5の実施の形態に係る半導体集積回路装置30を示す回路図である。
図 に示すように、半導体集積回路装置30は、前述の第1及び第2の実施の形態で示した閾値(Vth)一定回路14A,14Bと、内部に帰還バッファ31を備えた集積回路本体36からなる。閾値(Vth)一定回路14A,14Bの基板電圧BP,BNが集積回路本体36内の帰還バッファ31を構成するN型,P型MOSFETのそれぞれの基板電圧に接続されたものである。
P型MOSFETのIds=240μA/μm、Vth=0.35V、
N型MOSFETのIds=600μA/μm、Vth=0.35V、
P型MOSFETのW=2μm、L=0.12μm、
N型MOSFETのW=1μm、L=0.12μm、
そして、基板電圧BN,BP=0V(フォワードバイアス)の場合に、動作温度条件として、T=−40℃(低温)、T=125℃(高温)の各温度条件下と、閾値(Vth)一定回路14A,14Bを用いて、T=−40℃(低温)において、基板電圧BN,BP=0.35V(フォワードバイアス)をかけた場合、また、T=125℃(高温)において、基板電圧BN,BP=−0.35V(バックバイアス)をかけた場合の4通りの場合において、電源電圧を変えて、スタティックノイズマージン幅を回路シミュレーション(SPICE)により求めたシミュレーション結果を図11に示す。
図12において、横軸は温度であり、縦軸は対数表示(log)したリーク電流である。図12に示すように、低温時では、リーク電流が若干増えるが、高温時では飛躍的に削減されている。
なお、ここでは参照電圧を0.4Vとして低電圧に特化して示したが、高電圧時でVthが低すぎてスタティックノイズマージンが下がる場合は、更にVthを高く設定したいことがある。この場合は、参照電圧値を印加電圧値のある割合になるように、抵抗分割手段などを参照電圧部に用いて設定してもよい。
参照電圧を変化させる時は、リミット電圧回路が更に効果を発揮する。例えば、VDD=1Vの時、参照電圧が0.35Vになるように設定しておくと、その割合いは、35%である。もし、VDD=2Vになった場合、参照電圧は、0.7Vとなる。しかし、このような値を実現するには、バックバイアスを更にかける必要があり、GIDL効果が出てしまう。これをさまたげるため、リミット回路が有効であるからである。
図13は、第6の実施の形態に係る半導体集積回路装置を示す回路図である。
図13に示すように、半導体集積回路装置40は、前述の第1の実施の形態で示したドレイン電流(Ids)一定回路24A,24Bと、内部にメモリ回路41(一つのメモリセルのみ図示)を備えた集積回路本体36からなる。ドレイン電流(Ids)一定回路24A,24Bの基板電圧BP,BNが集積回路本体36内のメモリ回路を構成するN型,P型MOSFETのそれぞれの基板電圧に接続されたものである。
そして、N型MOSFET42のドレインは、記憶格納素子43に接続され、N型MOSFET42のソースは、ビット線44に接続され、N型MOSFET42のゲートがワード線45に接続されている。
図14は、第7の実施の形態に係る半導体集積回路装置を示す回路図である。
図14に示すように、半導体集積回路装置50は、前述の第1及び第2の実施の形態で示した閾値(Vth)一定回路14A,14Bと、SRAM回路51(一つのメモリセルのみ図示)を備えた集積回路本体56からなる。
閾値(Vth)一定回路14A,14Bの基板電圧BP,BNが集積回路本体56内のSRAM回路51を構成するN型,P型MOSFETのそれぞれの基板電圧に接続されたものである。
図15に基板電圧をかけない場合と、Vthが一定となるように基板電圧をかけた場合の各温度の電源電圧とSRAMの読み出しノイズマージンを示す。
図17は、第8の実施の形態に係る半導体集積回路装置を示す回路図である。
図17に示すように、閾値(Vth)一定回路14A,14Bの出力BP,BNをタイミングボロー回路61の基板電圧に用いたものである。タイミングボロー回路61のDは、データ入力であり、CLKは、クロック入力である。
このようなタイミングボロー回路61のスタティックノイズマージンは、N型MOSFETのVthで決定される。つまり、閾値(Vth)一定回路14A,14Bによって、温度依存性、プロセスばらつき依存性を削減できる。また、前述の第7の実施の形態で示したように、リーク電流の削減効果もある。
図18は、第9の実施の形態に係る半導体集積回路装置を示す回路図である。
図18に示すように、半導体集積回路装置70は、閾値(Vth)一定回路14A,14Bの出力BP,BNを、集積回路本体76内の差動型オペアンプ71を構成するMOSFETの基板電圧に用いたものである。N型MOSFETがばらついていると、差動型オペアンプの出力電圧は、Vth以上であるので、Vthに依存する。
図19は、第10の実施の形態に係る半導体集積回路装置を示す回路図である。
図19に示すように、半導体集積回路装置80は、閾値(Vth)一定回路14A,14Bの出力BP,BNを集積回路本体86内の電圧制御オシレータ(VCO:Voltage Control Oscillator)81を構成するMOSFETの基板電圧に用いたものである。バイアス電圧を与えるMOSFETのゲートは、閾値依存を持つと、入力電圧と周波数の特性関係が異なる。
図20は、第11の実施の形態に係る半導体集積回路装置を示す回路図である。
図20に示すように、半導体集積回路装置90は、閾値(Vth)一定回路14A,14Bの出力BP,BNを集積回路本体96内のCMOSロジック回路91の基板電圧として用いたものである。CMOSロジック回路91の遅延値は、di/dt=CVであるので、遅延の温度依存性、プロセスばらつき依存性を削減するものである。
図21は、第12の実施の形態に係る半導体集積回路装置100を示す回路図である。
図21に示すように、半導体集積回路装置100は、閾値(Vth)一定回路14A,14Bの出力BP,BNを集積回路本体106内の電流制御オシレータ(CCO:current control oscillator)101のインバータ部の基板電圧として用いたものである。
上記の構成をとることにより、第12の実施の形態と同様に、回路の遅延値がそろい、電流制御オシレータ101の発振周波数の温度依存性、プロセスばらつき依存性を削減するものである。
図22は、第13の実施の形態にかかる半導体集積回路120を示す回路図である。
図22に示すように、GM(相互コンダクタンス:ゲート電圧の変化に対するドレイン電流の変化の割合)一定回路121A,121Bにおいて、P型MOSFET122A及びN型MOSFET122Bは、それぞれゲートとドレインが接続されている。このようにゲートとドレインが接続されている場合、基板電圧をトランジスタのGMと近似することができる。
そして、所望の電圧をオペアンプの参照電圧にすることにより、所定の電圧値近傍のGM一定回路が構成できる。上記構成を集積回路本体122内のトランジスタのGMを一定にしたい回路、例えば、カレントミラー回路などに適用することにより、温度依存や電源依存性がないようにトランジスタのGMの一定化が実現できる。
第14の実施の形態について以下説明する。本実施の形態の一例として、集積回路本体に前述の閾値(Vth)一定回路及びIds一定回路を混載させた、多ポートレジスタファイルの例を図26に示す。
図26に示す多ポートレジスタファイル260は、メモリセル部261と読出しデータ出力回路262とを有して構成されている。
メモリセル部261において、書き込みワード線が活性化されると書き込みビット線を介してデータが書き込まれる。
また、メモリセル部261からのデータ読み出しは、読出しワード線が活性化されると、読出しビット線にデータが読み出されて、この読出しデータが更に読出しデータ出力回路により増幅されて出力端子より外部へ出力される。
この多ポートレジスタファイルでは、メモリセル部261と読出しビット線のデータを保持するキーパー部263の各MOSFETの基板は、閾値(Vth)一定回路に接続されている。
また、読出しデータ出力回路262を構成している各MOSFETの基板は、Ids一定回路に接続されている。
すなわち、ノイズマージンが所定の値よりも低い部分の基板電圧調整には、閾値(Vth)一定回路を用い、ノイズマージンが所定の値よりも高い部分の基板電圧調整には、Ids(ドレイン電流)一定回路を用いる。
これにより、集積回路本体の高速性を失うことなく、安定動作が実現可能となる。更に、温度依存性の少ない遅延、電力が実現可能となる。
図27は、データ読出しの遅延時間の相対値(Normalized Delay)の温度特性である。
図28は、動作時の消費電流の相対値(Normalized current)の温度特性である。
MBB(Mixed BB)は、図26のように、メモリセル部261に閾値(Vth)一定回路を用い、読出しデータ出力回路262にIds(ドレイン電流)一定回路を用いた場合の測定結果である。
NBBは、閾値(Vth)一定回路及びIds一定回路の動作をさせずに、基板電圧を変化させなかった場合、つまり、基板電位をMOSFETのソース電圧と同電位とした場合の測定結果である。
この2つのウェハ上には複数のチップが形成されており、これらの複数のチップに対し、それぞれデータ読出しの遅延時間の温度特性及び動作時の消費電流の温度特性を、VDD=0.8V、動作周波数(Freq.)=100MHzの条件下で測定した。
約−10%ずれるようなプロセス条件のウェハ中、最も遅延時間が速いチップの相対値(図27)と最も動作時の消費電流の大きいチップの相対値(図28)をMBBmax、NBBmaxとし、約+10%ずれるようなプロセス条件のウェハ中、最も遅延時間が遅いチップの値(図27)と最も動作時の消費電流の小さいチップの相対値(図28)をMBBmin、NBBminとして示したものである。
また、図28の結果から分かるように、基板電圧が常に一定(NBB)の場合における高温動作時の消費電流の最大値と最小値の差が大きくなっているが、閾値(Vth)一定回路とIds一定回路を混載した場合(MBB(Mixed BB))における上記最大値と最小値の差は、NBBの場合よりも温度が125℃のときに約27%削減されている。
図29に示すように、メモリ部291と周辺部292とは、それぞれの基板が分離され、異なる基板電圧が適用できるように構成されている。
すなわち、ノイズマージンの比較的低い(あるいは、センシティブな)メモリ部291には、閾値(Vth)一定回路が接続され、ノイズマージンが比較的高く、且つ、入出力回路などの高速動作を要求される部分を含む周辺部292には、Ids一定回路に接続されている。
図30は、第15の実施の形態における集積回路本体300の回路レイアウトを模式的に示した図である。
本実施の形態における集積回路本体300は、その回路領域が複数(4つ)の領域であるエリアA〜Dに分割されている。
エリアA〜D内又はそれぞれの領域の近傍には、閾値(Vth)一定回路及びIds一定回路(どちらか一方のみでもよい)がそれぞれ設けられている。
よって、それぞれのエリアA〜D内のモニタ手段が、領域内のMOSFETの特性を反映されていることにより、エリアA〜D毎に対応した適正な基板電位の調整が可能となり、集積回路本体300内のMOSFETの閾値(Vth)及びIdsの不均一性を除去することが可能となる。
なお、本基板電圧調整を行う閾値(Vth)一定回路及びIds一定回路のモニタ手段は、各エリアに複数存在してもよい。これらのモニタ手段は、並列接続されてもよいし、モニタ手段それぞれを時分割にモニタするようにしてもよい。更に、このモニタ手段の配置はエリア内の4隅と中央に設置するとなお一層の効果を発揮する。
図31は、第16の実施の形態の構成を模式的に示す図である。図31に示すように、本実施の形態においては、デバイス特性(基板電圧依存性)の異なる種類の(図の例では2つの)MOSFET群315(Vthが高いMOSFET),316(Vthが低いMOSFET)が混載された集積回路本体310が接続されている。
また、MOSFET群316の基板電圧としては、Vthが低いMOSFETを調整するためのP型MOSFETの閾値(Vth)一定回路311の出力BPLおよびN型MOSFETの閾値(Vth)一定回路312の出力BNLが接続されている。
第17の実施の形態は、周波数−電圧変換回路を有するものであり、この周波数−電圧変換回路の出力が、基板電圧調整手段のモニタ手段を構成するMOSFETのゲートに印加されるように構成されるものである。
図32は、本実施の形態の一例として、閾値(Vth)一定回路323の入力端子322(例えば図1の17Aに相当)に周波数−電圧変換回路321を接続した一例を示すブロック図である。
そして、周波数−電圧変換回路321は、例えば、D-A変換器、又は、DC−DC変換回路等構成されるものである。
なお、ここでは、周波数−電圧変換回路321が連続的な例を示したが、回路構成などを簡易化して、離散的な値を出力しても良い。
また、モニタ手段がP型MOSFETの場合は、当然ながら、周波数と出力電圧の関係は負の勾配をもつように周波数−電圧変換回路を構成すればよい。
なお、本実施の形態では、基板電圧調整手段が閾値(Vth)一定回路である場合について、周波数−電圧変換回路の適用例を以上のように述べたが、基板電圧調整手段がGM一定回路の場合には、周波数−電圧変換回路によって、図22の121中の定電流源の値を変化させれば、上記閾値(Vth)一定回路の場合と同様な効果を奏することは勿論である。
第18の実施の形態は、図34(a)に示すように、集積回路本体内におけるN型MOSFETの基板電圧BNとN型MOSFETの接地電位VSSとの間の電気容量CBと、前記基板電圧BNとP型MOSFETの基板電位BPとの間の電気容量CAとの関係において、このBN−BP間に容量成分CCを付加することを特徴としている。
本実施の形態の集積回路本体では、P基板350上にNウエル領域351が構成され、このNウエル領域351上にPウエル領域352が構成される。
このNウエル領域351上には、集積回路本体を構成するP型MOSFETが存在し、P型MOSFET353のソース354には、コンタクトホール355aを介して、電源電圧VDDが接続されている。
更に、Nウエル領域351には、コンタクトホール355dを介して基板電圧BNが接続される。なお、GはMOSFETのゲートである。
通常の集積回路では、上記BN−VSS間の電気容量CBよりもBN−BP間の電気容量CAの方が、大きくなる。これは、Nウエル領域351とPウエル領域352が接する領域の面積は、ソース354とPウエル領域352とが接する領域の面積よりもはるかに大きいためである。
このように、電気容量CBが小さいと、BNが変動したときにこの変動が容量結合によってVSSにこの変動が伝わりにくいため、BNの変動とVSSの変動は図34(b)のようになる。
また、このNウエル領域357の中にはPウエル領域358が設けられ、コンタクトホール355fを介してBNと接続されており、これによる容量成分CCがBN−VSS間の電気容量CBに加わる。
なお、この容量成分CCは、配線間の容量など、図35に示す例以外の他の部分の容量成分で構成されるようにしてもよい。
図36に示すように、集積回路本体の回路動作に関わらないMOSFET361を設け、このMOSFET361のゲートをBNと接続し、ソースとドレイン及び基板は、VSSに接続するようにする。
このように、MOSFET361のゲートを集積回路本体に与える基板電圧側に接続すると、負バイアス側では、常に一定の容量となる。
また、正バイアス側では、若干容量値が減少するが、MOSFETの基板のバイポーラ効果があり、基板からソースに流れる電流成分があるので、BNとVSSの変動が同位相になりやすくなり集積回路本体が安定動作する。
第19の実施の形態は、図1で示した基板電圧調整手段である閾値(Vth)一定回路のモニタ用MOSFET11Aのゲート(17A)に与える電圧を一定とした場合の閾値(Vth)の温度勾配より、勾配が緩くなるように、上記ゲート(17A)に可変電圧を与えるように設定したものである。
例えば、図1において、モニタ用MOSFET11Aのゲートである17Aに一定電圧を与えた場合の基板電圧BPの温度依存性は、図37(a)の点線のようになるが、17Aに温度に対して負の勾配(温度が高い程、印加電圧を低くする)の可変電圧を与えた場合は、図37(a)の実線のように基板電位BPの温度依存性が少なくなる。
また、所定の温度までは負の勾配の可変電圧を与え、所定の温度以上になると電圧値が一定となるようにしてもよい。例えば、温度検知回路を付加し、ある温度以上になると、電圧にリミッターがかかる構成にすればよい。
このように、閾値(Vth)のばらつきが少なくなると各MOSFETのスイッチング速度のばらつきが少なくなるので、図37(b)に示すように、温度が変化しても回路の遅延ばらつきの範囲が広がってしまう現象を防ぐことができる。
なお、本実施の形態では、基板電圧調整手段が閾値(Vth)一定回路の場合について、温度対電圧の関係について述べたが、基板電圧調整手段がGM一定回路においては、図22の所望電圧に適用すればよい。また、同様に図22の121中の定電流源の値を変化させれば、上記閾値(Vth)一定回路の場合と同様な効果を奏することは勿論である。
第20の実施の形態は、集積回路本体に電源電圧を供給する電圧供給回路に対して、リミット手段の出力が接続されるように構成するものであり、基板電圧が上限リミット電圧以上の場合には前記電源電圧を上昇させ、基板電圧が下限リミット電圧以下の場合には、前記電源電圧を減少させるように構成されているものである。
なお、コンパレータ381,382は、リミッター部19A内のコンパレータを用いてもよい。
このとき出力する電源電圧の上昇ステップは、離散的でもよいし、連続的でもよい、離散的な場合は、約10mV程度の分解能が望ましい。上限リミット比較信号384が、伝達されなくなると、電源電圧の上昇は完了する。
また、電圧供給回路383自身も所定の電圧値以上に電源電圧が下降しないようにするための電源電圧下限値が設定されており、この電源電圧下限値に達しても、まだ下限リミット比較信号385が伝達され続けている場合には、出力する電源電圧は電源電圧下限値に固定される。なお、上記電源電圧上限値、電源電圧下限値は設定しなくてもよく、またどちらか一方のみ設定してもよい。
なお、図38において、基板電位BPにおける比較部である図6で示したリミッター部19Bを備えた比較部13Bを適用してもよいことは、勿論である。
30、40、50、60、70 半導体集積回路装置
80、90、100、120 半導体集積回路装置
11A、21A P型MOSFET
12A、12B 定電流源
13A、13B 比較部
14A、14B 閾値(Vth)一定回路
15A、15B モニタ手段
16A、16B、26A、26B 集積回路本体
36、46、56、66、76、86、96、106 集積回路本体
17A、17B 任意の電圧
18A、18B オペアンプ部
19A、19B リミッター部
11B、21B N型MOSFET
22A、22B 定電流源
23A、23B 比較部
24A、24B ドレイン電流(Ids)一定回路
25A、25B モニタ手段
31 帰還バッファ
41 メモリ回路
42 N型MOSFET
43 記憶格納素子
44 ビット線
45 ワード線
51 SRAM回路
61 タイミングボロー回路
71 差動型オペアンプ
81 電圧制御オシレータ
91 CMOSロジック回路
101 電流制御オシレータ
111A、112A レジスタ
111B、112B レジスタ
113A、114A コンパレータ
113B、114B コンパレータ
115A、116A リミッター用MOSFET
121A、121B GM一定回路
122A P型MOSFET
122B N型MOSFET
123 集積回路本体
BN 基板電圧
BP 基板電圧
IN1 基準入力
IN2 被測定入力
231 電流源
232、252 カレントミラー回路
235、236 入力端子
255、256 入力端子
260 多ポートレジスタファイル
261 メモリセル部
262 読出しデータ出力回路
263 キーパー部
291 メモリ部
292 周辺部
300、310 集積回路本体
311、312 閾値(Vth)一定回路
313、314 閾値(Vth)一定回路
315、316 MOSFET群
315a、315b 素子
316a、316b 素子
322 入力端子
323 閾値(Vth)一定回路
324 集積回路本体
325 クロック発振器
350 P基板
351、357 Nウエル領域
352、358 Pウエル領域
354、359 ソース
355a、355b、355c コンタクトホール
355d、355e、355f コンタクトホール
381、382 コンパレータ
383 電圧供給回路
384 上限リミット比較信号
385 下限リミット比較信号
CA 電気容量
CB 電気容量
CC 容量成分
Claims (2)
- 半導体基板上に複数のN型MOSFETを備えた集積回路本体と、
前記複数のN型MOSFETのうちの少なくとも一つのドレイン電流をモニタするモニタ手段と、
前記ドレイン電流が一定になるように、前記半導体基板の基板電圧を制御する基板電圧調整手段と、を具備する半導体集積回路装置であって、
前記モニタ手段は、電流源と、前記複数のN型MOSFETと同一基板上に形成されたモニタ用N型MOSFETと、を具備し、
前記基板電圧調整手段は、前記モニタ用N型MOSFETのソース端子と、前記集積回路本体の前記複数のN型MOSFETのソース端子と、を接地電位に接続した状態で、前記モニタ用N型MOSFETのドレイン電位と、あらかじめ決められた基準電位と、を比較する比較手段を具備し、
前記比較手段による比較結果に基づいて出力された出力電圧を、前記モニタ用N型MOSFETの基板電圧にフィードバックし、
前記モニタ手段は、前記モニタ用N型MOSFETとそのトランジスタサイズが略同一であるリーク電流キャンセル用N型MOSFETを有し、
当該リーク電流キャンセル用N型MOSFETのゲートとソースが略同電位である際のソース−ドレイン間の電流を前記モニタ用N型MOSFETのドレインに加算することを特徴とする半導体集積回路装置。 - 前記リーク電流キャンセル用N型MOSFETの基板となるウエル領域は、前記モニタ用N型MOSFETの基板となるウエル領域と分離されていることを特徴とする請求項1に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092245A JP5386534B2 (ja) | 2002-10-21 | 2011-04-18 | 半導体集積回路装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002306138 | 2002-10-21 | ||
JP2002306138 | 2002-10-21 | ||
JP2011092245A JP5386534B2 (ja) | 2002-10-21 | 2011-04-18 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003358891A Division JP2004165649A (ja) | 2002-10-21 | 2003-10-20 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205104A true JP2011205104A (ja) | 2011-10-13 |
JP5386534B2 JP5386534B2 (ja) | 2014-01-15 |
Family
ID=34256692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092245A Expired - Fee Related JP5386534B2 (ja) | 2002-10-21 | 2011-04-18 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5386534B2 (ja) |
CN (1) | CN100352059C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146601A (ja) * | 2004-11-19 | 2006-06-08 | Oki Electric Ind Co Ltd | 半導体集積回路のレイアウト設計方法 |
JP4764086B2 (ja) * | 2005-07-27 | 2011-08-31 | パナソニック株式会社 | 半導体集積回路装置 |
CN101510769B (zh) * | 2009-04-03 | 2011-07-06 | 浙江大学 | 体电位调制器和c类反向器 |
US8552795B2 (en) * | 2009-10-22 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bias control circuit for system on chip |
CN102522115A (zh) * | 2011-12-28 | 2012-06-27 | 东南大学 | 一种提高亚阈值sram存储单元工艺鲁棒性的电路 |
JP2015211345A (ja) * | 2014-04-25 | 2015-11-24 | セイコーインスツル株式会社 | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 |
ITUB20150191A1 (it) * | 2015-03-11 | 2016-09-11 | St Microelectronics Srl | Dispositivo di protezione elettrica e metodo per proteggere un dispositivo elettronico |
CN112053968B (zh) * | 2020-08-27 | 2022-07-08 | 中国科学院微电子研究所 | 一种降低半导体器件高温关态漏电的方法及装置 |
US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
EP4033312A4 (en) | 2020-11-25 | 2022-10-12 | Changxin Memory Technologies, Inc. | CONTROL CIRCUIT AND DELAY CIRCUIT |
EP4033664B1 (en) | 2020-11-25 | 2024-01-10 | Changxin Memory Technologies, Inc. | Potential generation circuit, inverter, delay circuit, and logic gate circuit |
EP4033661B1 (en) | 2020-11-25 | 2024-01-24 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
CN114553216A (zh) * | 2020-11-25 | 2022-05-27 | 长鑫存储技术有限公司 | 电位产生电路、反相器、延时电路和逻辑门电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63148672A (ja) * | 1986-12-12 | 1988-06-21 | Hitachi Ltd | Mis集積回路 |
JPH0262071A (ja) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | 半導体装置 |
JPH08340246A (ja) * | 1995-06-14 | 1996-12-24 | Toyota Central Res & Dev Lab Inc | リーク電流補償回路 |
JPH09129831A (ja) * | 1995-11-01 | 1997-05-16 | Fujitsu Ltd | 半導体装置 |
JPH1022816A (ja) * | 1996-07-04 | 1998-01-23 | Toshiba Microelectron Corp | ダイナミック回路 |
JP2001117654A (ja) * | 1999-10-21 | 2001-04-27 | Nec Kansai Ltd | 基準電圧発生回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08272467A (ja) * | 1995-03-31 | 1996-10-18 | Mitsubishi Electric Corp | 基板電位発生回路 |
JPH09213073A (ja) * | 1996-02-06 | 1997-08-15 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH10178108A (ja) * | 1996-12-19 | 1998-06-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
CN1312493A (zh) * | 2000-02-07 | 2001-09-12 | 精工电子有限公司 | 半导体集成电路 |
-
2003
- 2003-10-21 CN CNB200310102465XA patent/CN100352059C/zh not_active Expired - Fee Related
-
2011
- 2011-04-18 JP JP2011092245A patent/JP5386534B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63148672A (ja) * | 1986-12-12 | 1988-06-21 | Hitachi Ltd | Mis集積回路 |
JPH0262071A (ja) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | 半導体装置 |
JPH08340246A (ja) * | 1995-06-14 | 1996-12-24 | Toyota Central Res & Dev Lab Inc | リーク電流補償回路 |
JPH09129831A (ja) * | 1995-11-01 | 1997-05-16 | Fujitsu Ltd | 半導体装置 |
JPH1022816A (ja) * | 1996-07-04 | 1998-01-23 | Toshiba Microelectron Corp | ダイナミック回路 |
JP2001117654A (ja) * | 1999-10-21 | 2001-04-27 | Nec Kansai Ltd | 基準電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5386534B2 (ja) | 2014-01-15 |
CN1497725A (zh) | 2004-05-19 |
CN100352059C (zh) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5386534B2 (ja) | 半導体集積回路装置 | |
US7138851B2 (en) | Semiconductor integrated circuit apparatus | |
US7256643B2 (en) | Device and method for generating a low-voltage reference | |
US7391274B2 (en) | Low voltage operating ring oscillator with almost constant delay time | |
Lee et al. | A self-tuning IoT processor using leakage-ratio measurement for energy-optimal operation | |
KR100657171B1 (ko) | 리프레쉬 제어회로 및 리프레쉬 제어방법 | |
KR20070002782A (ko) | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 | |
US20090080276A1 (en) | Temperature Dependent Bias for Minimal Stand-by Power in CMOS Circuits | |
US11398813B2 (en) | Integrated oscillator | |
US9922699B1 (en) | Adaptive diode sizing techniques for reducing memory power leakage | |
US8704591B1 (en) | High-voltage tolerant biasing arrangement using low-voltage devices | |
US9792979B1 (en) | Process, voltage, and temperature tracking SRAM retention voltage regulator | |
US20030155986A1 (en) | Oscillator circuit | |
US20190101946A1 (en) | Configuration of Voltage Regulation Circuitry | |
US20060139018A1 (en) | Device and method for low-power fast-response voltage regulator with improved power supply range | |
KR100543909B1 (ko) | 반도체 메모리 장치의 위들러형 기준전압 발생 장치 | |
JP3373179B2 (ja) | 半導体集積回路 | |
Tyagi et al. | Adaptive Forward Body Bias Voltage Generator | |
KR20020002951A (ko) | 기준전압 발생기 | |
US20200209906A1 (en) | Reference voltage generating circuit | |
JP2000200837A (ja) | 半導体集積回路装置 | |
KR20040051672A (ko) | 반도체메모리 장치의 기준전압 발생회로 | |
KR20060123985A (ko) | 반도체 메모리 장치 | |
KR20090072335A (ko) | 기준전압 발생회로 | |
KR20030034465A (ko) | 기준전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5386534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |