JPH1123644A - Ｆｅｔの寄生抵抗の算出方法 - Google Patents
Ｆｅｔの寄生抵抗の算出方法Info
- Publication number
- JPH1123644A JPH1123644A JP17824297A JP17824297A JPH1123644A JP H1123644 A JPH1123644 A JP H1123644A JP 17824297 A JP17824297 A JP 17824297A JP 17824297 A JP17824297 A JP 17824297A JP H1123644 A JPH1123644 A JP H1123644A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- source
- current
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ｎ値が比較的大きな（１．１よりも大きな）
ショットキー・ゲートＦＥＴやゲート長Ｌｇが０．１５
μｍ以下の超微細ショットキー・ゲートＦＥＴでも、そ
のソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確
に評価する方法を提供する。 【解決手段】 ショットキー・ゲートＦＥＴにおいて、
ソース接地状態でドレイン・バイアス電圧Ｖｄを選んで
ＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲ
ート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲー
ト・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブ
レークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印
加し、ゲート電流Ｉｇ（≦Ｉｄ／５０（Ｉｄ：ドレイン
電流））が一定の下でドレイン電流をＩｄ１、Ｉｄ２と
変化させて、対応するＶｄ１，Ｖｄ２、Ｖｇｓ１、Ｖｇ
ｓ２を測定する。
ショットキー・ゲートＦＥＴやゲート長Ｌｇが０．１５
μｍ以下の超微細ショットキー・ゲートＦＥＴでも、そ
のソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確
に評価する方法を提供する。 【解決手段】 ショットキー・ゲートＦＥＴにおいて、
ソース接地状態でドレイン・バイアス電圧Ｖｄを選んで
ＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲ
ート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲー
ト・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブ
レークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印
加し、ゲート電流Ｉｇ（≦Ｉｄ／５０（Ｉｄ：ドレイン
電流））が一定の下でドレイン電流をＩｄ１、Ｉｄ２と
変化させて、対応するＶｄ１，Ｖｄ２、Ｖｇｓ１、Ｖｇ
ｓ２を測定する。
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タの評価方法に関する。
タの評価方法に関する。
【０００２】
【従来の技術】ＤＣ測定によってＧａＡｓＦＥＴのソー
ス抵抗（Ｒｓ）及びドレイン抵抗（Ｒｄ）を求める方法
としては、簡便な方法としてＥｎｄ−ｒｅｓｉｓｔａｎ
ｃｅ法がある。この方法では、まずＦＥＴをコールドＦ
ＥＴ状態（ドレイン電圧Ｖｄ＝０Ｖ）とし、ゲートにＶ
ｇｓ＞Ｖｆ（ゲートの順方向ブレークダウン電圧）なる
順バイアス電圧Ｖｇｓを印加して、ゲート幅１ｍｍあた
り２０ｍＡ程度のゲート電流Ｉｇを通電した状態にす
る。次にＩｇ一定の下でｄＶｇｓ／ｄＩｄを求めて、Ｒ
ｓ＝ｄＶｇｓ／ｄＩｄでソース抵抗Ｒｓの値を決定す
る。しかしこの方法ではＲｓ、Ｒｄの測定値にチャネル
抵抗の一部が含まれてしまう欠点があった。
ス抵抗（Ｒｓ）及びドレイン抵抗（Ｒｄ）を求める方法
としては、簡便な方法としてＥｎｄ−ｒｅｓｉｓｔａｎ
ｃｅ法がある。この方法では、まずＦＥＴをコールドＦ
ＥＴ状態（ドレイン電圧Ｖｄ＝０Ｖ）とし、ゲートにＶ
ｇｓ＞Ｖｆ（ゲートの順方向ブレークダウン電圧）なる
順バイアス電圧Ｖｇｓを印加して、ゲート幅１ｍｍあた
り２０ｍＡ程度のゲート電流Ｉｇを通電した状態にす
る。次にＩｇ一定の下でｄＶｇｓ／ｄＩｄを求めて、Ｒ
ｓ＝ｄＶｇｓ／ｄＩｄでソース抵抗Ｒｓの値を決定す
る。しかしこの方法ではＲｓ、Ｒｄの測定値にチャネル
抵抗の一部が含まれてしまう欠点があった。
【０００３】この欠点を改善しようとした方法として、
Ｌ．ＹａｎｇとＳ．Ｉ．Ｌｏｎｇによる改良Ｅｎｄ−ｒ
ｅｓｉｓｔａｎｃｅ法がある。（文献［１］：ヤング及
びロング著；“ニュー・メソッド・トゥー・メジャー・
ザ・ソース・アンド・ドレイン・レジスタンス・オブ・
ザ・ＧａＡｓメスフェット”アイ・イー・イー・イー、
エレクトロン・デバイス・レター、Ｌ．Ｙａｎｇ ａｎ
ｄ Ｓ．Ｉ．Ｌｏｎｇ，“Ｎｅｗ Ｍｅｔｈｏｄ ｔｏ
Ｍｅａｓｕｒｅ ｔｈｅ Ｓｏｕｒｃｅ ａｎｄ Ｄ
ｒａｉｎ Ｒｅｓｉｓｔａｎｃｅ ｏｆ ｔｈｅ Ｇａ
Ａｓ ＭＥＳＦＥＴ，”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔ．，ｖｏｌ．ＥＤＬ−７，ｐ
ｐ．７５−７７，Ｆｅｂ．１９８６）。原理的にはチャ
ネル抵抗の混入をうまく避けてＲｓ、Ｒｄの測定を行う
ことができる。
Ｌ．ＹａｎｇとＳ．Ｉ．Ｌｏｎｇによる改良Ｅｎｄ−ｒ
ｅｓｉｓｔａｎｃｅ法がある。（文献［１］：ヤング及
びロング著；“ニュー・メソッド・トゥー・メジャー・
ザ・ソース・アンド・ドレイン・レジスタンス・オブ・
ザ・ＧａＡｓメスフェット”アイ・イー・イー・イー、
エレクトロン・デバイス・レター、Ｌ．Ｙａｎｇ ａｎ
ｄ Ｓ．Ｉ．Ｌｏｎｇ，“Ｎｅｗ Ｍｅｔｈｏｄ ｔｏ
Ｍｅａｓｕｒｅ ｔｈｅ Ｓｏｕｒｃｅ ａｎｄ Ｄ
ｒａｉｎ Ｒｅｓｉｓｔａｎｃｅ ｏｆ ｔｈｅ Ｇａ
Ａｓ ＭＥＳＦＥＴ，”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔ．，ｖｏｌ．ＥＤＬ−７，ｐ
ｐ．７５−７７，Ｆｅｂ．１９８６）。原理的にはチャ
ネル抵抗の混入をうまく避けてＲｓ、Ｒｄの測定を行う
ことができる。
【０００４】この測定方法では、コモン・ソース状態で
ドレイン電圧ＶｄをＦＥＴのリニア領域（Ｖｄ＜０．２
５Ｖ）に選び、ゲート・ソース間にＶｆ以下の順方向バ
イアスＶｇ（Ｖｄ＜Ｖｇｓ＜Ｖｆ）を印加して小さなゲ
ート電流Ｉｇを流し（このときドレイン電流Ｉｄに対し
て、Ｉｇ＜Ｉｄ／５０とする。）、Ｉｇ一定の条件下
で、互いに異なったドレイン電流（電圧）Ｉｄ１（Ｖｄ
１）、Ｉｄ２（Ｖｄ２）に対応したゲート電圧Ｖｇｓ
１、Ｖｇｓ２を測定する。この測定条件でのＦＥＴの等
価回路を図１で示すように、他の文献でもよく用いられ
ている、ゲート直下からチャネルまで特性が均一なショ
ットキー・ダイオードを分布させたものでモデル化す
る。
ドレイン電圧ＶｄをＦＥＴのリニア領域（Ｖｄ＜０．２
５Ｖ）に選び、ゲート・ソース間にＶｆ以下の順方向バ
イアスＶｇ（Ｖｄ＜Ｖｇｓ＜Ｖｆ）を印加して小さなゲ
ート電流Ｉｇを流し（このときドレイン電流Ｉｄに対し
て、Ｉｇ＜Ｉｄ／５０とする。）、Ｉｇ一定の条件下
で、互いに異なったドレイン電流（電圧）Ｉｄ１（Ｖｄ
１）、Ｉｄ２（Ｖｄ２）に対応したゲート電圧Ｖｇｓ
１、Ｖｇｓ２を測定する。この測定条件でのＦＥＴの等
価回路を図１で示すように、他の文献でもよく用いられ
ている、ゲート直下からチャネルまで特性が均一なショ
ットキー・ダイオードを分布させたものでモデル化す
る。
【０００５】特性が均一とは、ゲート電流密度Ｊ（ｘ）
（ｘ：ゲートでのゲート長方向の位置）を式で表現した
とき、ショットキー・バリア高さφＢと理想化係数ｎ値
がゲートでの位置ｘによらず同一ということである。シ
ョットキー特性がたとえ均一であっても、実際に流れる
ゲート電流の密度Ｊ（ｘ）は、チャネル抵抗とドレイン
・バイアス電圧による電位勾配のためにゲートでの位置
ｘによって均一ではないことに注意を要する。
（ｘ：ゲートでのゲート長方向の位置）を式で表現した
とき、ショットキー・バリア高さφＢと理想化係数ｎ値
がゲートでの位置ｘによらず同一ということである。シ
ョットキー特性がたとえ均一であっても、実際に流れる
ゲート電流の密度Ｊ（ｘ）は、チャネル抵抗とドレイン
・バイアス電圧による電位勾配のためにゲートでの位置
ｘによって均一ではないことに注意を要する。
【０００６】さて、位置ｘにおけるチャネル電位Ｖ
（ｘ）は、 Ｖ（ｘ）＝Ｖｓ′＋（Ｖｄ′／Ｌｇ）ｘ （６） で表される。ここでＶｄ′はチャネルを横切ったときの
電位差、Ｖｓ′はソース抵抗による電位差、Ｌｇはゲー
ト長である。順方向バイアス時でのゲート電流密度は、
ダイオード特性から、 Ｊ（ｘ）＝Ｊｓ｛ｅｘｐ［（Ｖｇｓ′−Ｖ（ｘ））／（ｎＶｔ）］−１｝ （７） と表せる。ｎは理想因子。
（ｘ）は、 Ｖ（ｘ）＝Ｖｓ′＋（Ｖｄ′／Ｌｇ）ｘ （６） で表される。ここでＶｄ′はチャネルを横切ったときの
電位差、Ｖｓ′はソース抵抗による電位差、Ｌｇはゲー
ト長である。順方向バイアス時でのゲート電流密度は、
ダイオード特性から、 Ｊ（ｘ）＝Ｊｓ｛ｅｘｐ［（Ｖｇｓ′−Ｖ（ｘ））／（ｎＶｔ）］−１｝ （７） と表せる。ｎは理想因子。
【０００７】ここで、Ｖｇｓ′はＲｇの寄与を差し引い
たゲート電圧でＶｇｓ′＝Ｖｇｓ−ＲｇＩｇ、ＶｔはＶ
ｔ＝ｋＴ／ｑ（常温Ｔ＝３００Ｋの時、Ｖｔ＝２．５９
＊１０-2（Ｖ））である。Ｊｓはショットキー接合の飽
和電流密度と言われるものであり、 Ｊｓ＝Ａ＊Ｔ2 ｅｘｐ｛−ｑφＢ／（ｋＴ）｝ （８） と表される（Ａはリチャードソン係数）。ここではショ
ットキー特性はゲートでの位置によらず均一としている
ので、みかけのショットキー・バリア高さφＢもすなわ
ち飽和電流密度Ｊｓもゲートでの位置ｘによらず一定と
なる。
たゲート電圧でＶｇｓ′＝Ｖｇｓ−ＲｇＩｇ、ＶｔはＶ
ｔ＝ｋＴ／ｑ（常温Ｔ＝３００Ｋの時、Ｖｔ＝２．５９
＊１０-2（Ｖ））である。Ｊｓはショットキー接合の飽
和電流密度と言われるものであり、 Ｊｓ＝Ａ＊Ｔ2 ｅｘｐ｛−ｑφＢ／（ｋＴ）｝ （８） と表される（Ａはリチャードソン係数）。ここではショ
ットキー特性はゲートでの位置によらず均一としている
ので、みかけのショットキー・バリア高さφＢもすなわ
ち飽和電流密度Ｊｓもゲートでの位置ｘによらず一定と
なる。
【０００８】ゲート電流Ｉｇは（７）式をｘで積分する
ことによって得られる（Ｗはゲート幅）。
ことによって得られる（Ｗはゲート幅）。
【０００９】
【数１】
【００１０】ただし、 ｕ＝Ｖｄ′／（ｎＶＴ）〜｛Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ｝／（ｎＶｔ） （１１） である。
【００１１】ゲート電流Ｉｇは次のようにも表せる。 Ｉｇ＝ＷＬｇＪｓ｛ｅｘｐ［（（Ｖｇｓ′−Ｖｓ′＋ｎＶｔ＊ｌｎ（Ｆ））／ （ｎＶｔ）］−１｝ （１２） 従ってゲート電流Ｉｇが一定の下で、ドレイン電流をＩ
ｄ１、Ｉｄ２と変化させたときに対応するゲート・ソー
ス間電圧Ｖｇｓ１、Ｖｇｓ２は、以下の関係を満たす。
ｄ１、Ｉｄ２と変化させたときに対応するゲート・ソー
ス間電圧Ｖｇｓ１、Ｖｇｓ２は、以下の関係を満たす。
【００１２】 Ｖｇｓ１−ＲｇＩｇ−Ｒｓ（Ｉｄ１＋Ｉｇ）＋ｎＶｔ＊ｌｎ（Ｆ１）＝Ｖｇｓ ２−ＲｇＩｇ−Ｒｓ（Ｉｄ２＋Ｉｇ）＋ｎＶｔ＊ｌｎ（Ｆ２） （１３） ここでＩｇ＜Ｉｄ／５０ゆえ、よい近似で、 Ｖｇｓ１−ＲｓＩｄ１＋ｎＶｔ＊ｌｎ（Ｆ１）＝Ｖｇｓ２−ＲｓＩｄ２＋ｎＶ ｔ＊ｌｎ（Ｆ２） （１４） が成り立つ。チャネル抵抗の寄与は（１４）式のＦで考
慮されており、ソース抵抗Ｒｓは、原理的にはこの式の
中に含まれるＲｓについて解くことによって決定される
ものである。
慮されており、ソース抵抗Ｒｓは、原理的にはこの式の
中に含まれるＲｓについて解くことによって決定される
ものである。
【００１３】Ｙａｎｇ＆Ｌｏｎｇの論文に記述されてい
る従来の評価方法は近似的な手法を用いており、ソース
抵抗を求める際にドレイン抵抗（ドレイン抵抗を求める
際にはソース抵抗）を無視できる条件で測定する必要が
ある。ｎ値が１．１程度の比較的小さな値を示すＦＥＴ
では、ドレイン電圧ＶｄをＦＥＴのリニア領域の範囲内
（Ｖｄ＜０．２５Ｖ）でＶｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）
Ｉｄ＞７＊ｎＶｔ（ｎ＝１．１のとき７ｎＶｔ〜０．１
９９Ｖ）を満たすように選ぶことができる場合がある。
このとき、よい近似でｅｘｐ（−ｕ）＜＜１が成立する
ので、 ｌｎ（Ｆ２）−ｌｎ（Ｆ１）＝ｌｎ（Ｆ２／Ｆ１）＝ｌｎ｛（ｕ１／ｕ２）＊ ［１−ｅｘｐ（−ｕ２）］／［１−ｅｘｐ（−ｕ１）］｝〜−ｌｎ（Ｖｄ２′／ Ｖｄ１′）〜−ｌｎ（Ｉｄ２／Ｉｄ１） （１５） が成立するため、従来の方法ではＲｓを Ｒｓ＝（Ｖｇｓ２−Ｖｇｓ１−ｎＶｔ＊ｌｎ（Ｉｄ２／Ｉｄ１））／（Ｉｄ２ −Ｉｄ１） （１６） で求めていた（前述の文献［１］参考）。
る従来の評価方法は近似的な手法を用いており、ソース
抵抗を求める際にドレイン抵抗（ドレイン抵抗を求める
際にはソース抵抗）を無視できる条件で測定する必要が
ある。ｎ値が１．１程度の比較的小さな値を示すＦＥＴ
では、ドレイン電圧ＶｄをＦＥＴのリニア領域の範囲内
（Ｖｄ＜０．２５Ｖ）でＶｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）
Ｉｄ＞７＊ｎＶｔ（ｎ＝１．１のとき７ｎＶｔ〜０．１
９９Ｖ）を満たすように選ぶことができる場合がある。
このとき、よい近似でｅｘｐ（−ｕ）＜＜１が成立する
ので、 ｌｎ（Ｆ２）−ｌｎ（Ｆ１）＝ｌｎ（Ｆ２／Ｆ１）＝ｌｎ｛（ｕ１／ｕ２）＊ ［１−ｅｘｐ（−ｕ２）］／［１−ｅｘｐ（−ｕ１）］｝〜−ｌｎ（Ｖｄ２′／ Ｖｄ１′）〜−ｌｎ（Ｉｄ２／Ｉｄ１） （１５） が成立するため、従来の方法ではＲｓを Ｒｓ＝（Ｖｇｓ２−Ｖｇｓ１−ｎＶｔ＊ｌｎ（Ｉｄ２／Ｉｄ１））／（Ｉｄ２ −Ｉｄ１） （１６） で求めていた（前述の文献［１］参考）。
【００１４】
【発明が解決しようとする課題】ところで、ｎ値が比較
的大きい場合（ｎ≧１．２）には、上述の近似的解法は
一般的には使えない。
的大きい場合（ｎ≧１．２）には、上述の近似的解法は
一般的には使えない。
【００１５】今、ＦＥＴのオン抵抗Ｒｏｎを Ｒｏｎ＝Ｒｓ＋Ｒｃｈ＋Ｒｄ （１７） と近似してみよう（Ｒｃｈはチャネル抵抗）。このとき Ｉｄ＝Ｖｄ／Ｒｏｎ＝Ｖｄ／（Ｒｓ＋Ｒｃｈ＋Ｒｄ） （１８） となるので、Ｖｄ′＞７ｎＶｔでなけれないけないとい
うことは Ｖｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＝｛１−（Ｒｓ＋Ｒｄ）／Ｒｏｎ｝Ｖｄ＞ ７ｎＶｔ （１９） ということである。Ｒｓ〜Ｒｄとすると、 Ｖｄ＞７ｎＶｔ（１＋（Ｒｓ＋Ｒｄ）／Ｒｃｈ）〜７ｎＶｔ（１＋２Ｒｓ／Ｒ ｃｈ） （２０） となるから、測定条件がＦＥＴのリニア領域Ｖｄ＜０．
２５（Ｖ）であるという条件とあわせて、 ７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ）＜Ｖｄ＜０．２５ （２１） が成立しなければならない。
うことは Ｖｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＝｛１−（Ｒｓ＋Ｒｄ）／Ｒｏｎ｝Ｖｄ＞ ７ｎＶｔ （１９） ということである。Ｒｓ〜Ｒｄとすると、 Ｖｄ＞７ｎＶｔ（１＋（Ｒｓ＋Ｒｄ）／Ｒｃｈ）〜７ｎＶｔ（１＋２Ｒｓ／Ｒ ｃｈ） （２０） となるから、測定条件がＦＥＴのリニア領域Ｖｄ＜０．
２５（Ｖ）であるという条件とあわせて、 ７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ）＜Ｖｄ＜０．２５ （２１） が成立しなければならない。
【００１６】常温下においては、今仮にＲｓ／Ｒｃｈ、
Ｒｄ／Ｒｃｈ＜＜１と仮定しても、上式からｎ値にはｎ
＜１．３８という制限があることがわかる。実際にはｎ
値は１．１程度の理想に近い値でないと近似法は適用で
きないことが多い。ｎ値がｎ＝１．２以上のときにはＲ
ｓ／Ｒｃｈの比がかなり小さいことが必要となるからで
ある。（Ｒｓが５ΩのＦＥＴの場合、ｎ値が１．２とす
るとＲｏｎが８０Ω以上あれば測定可能となり、ｎ値が
１．３のときにはＲｏｎに対する制限が強くなり９５Ω
以上ないと測定可能な条件の範囲をとることができな
い。）
Ｒｄ／Ｒｃｈ＜＜１と仮定しても、上式からｎ値にはｎ
＜１．３８という制限があることがわかる。実際にはｎ
値は１．１程度の理想に近い値でないと近似法は適用で
きないことが多い。ｎ値がｎ＝１．２以上のときにはＲ
ｓ／Ｒｃｈの比がかなり小さいことが必要となるからで
ある。（Ｒｓが５ΩのＦＥＴの場合、ｎ値が１．２とす
るとＲｏｎが８０Ω以上あれば測定可能となり、ｎ値が
１．３のときにはＲｏｎに対する制限が強くなり９５Ω
以上ないと測定可能な条件の範囲をとることができな
い。）
【００１７】また、従来の方法［１］は、ゲート長Ｌｇ
がたいへん細い（特にＬｇが０．１５μｍ以下の場合）
超微細ゲートのＦＥＴでは正確なソース及びドレイン抵
抗の値を抽出できない。ゲート直下の電界はエッジ部に
集中しており、このエッジ部でのゲート電流密度は、中
心部に比べてたいへん大きくなっているが、ゲート長が
たいへん細くなるとこのエッジ部での電界集中効果が無
視できなくなり、ゲート電流密度の特性（すなわちみか
けのショットキー・バリア高さφＢと理想化係数ｎ値）
が均一であるというモデルの仮定が崩れるからである
（たとえばＲｏｂｅｒｔ Ａｎｈｏｌｔ：“Ｅｌｅｃｔ
ｒｉｃａｌ ａｎｄ Ｔｈｅｒｍａｌ Ｃｈａｒａｃｔ
ｅｒｉｚａｔｉｏｎ ｏｆ ＭＥＳＦＥＴｓ，ＨＥＭＴ
ｓ，ａｎｄＨＢＴｓ”，ＡＲＴＥＣＨ ＨＯＵＳＥ，Ｉ
ＮＣ．，１９９５のｐｐ．２０８−２０９を参考のこ
と。）
がたいへん細い（特にＬｇが０．１５μｍ以下の場合）
超微細ゲートのＦＥＴでは正確なソース及びドレイン抵
抗の値を抽出できない。ゲート直下の電界はエッジ部に
集中しており、このエッジ部でのゲート電流密度は、中
心部に比べてたいへん大きくなっているが、ゲート長が
たいへん細くなるとこのエッジ部での電界集中効果が無
視できなくなり、ゲート電流密度の特性（すなわちみか
けのショットキー・バリア高さφＢと理想化係数ｎ値）
が均一であるというモデルの仮定が崩れるからである
（たとえばＲｏｂｅｒｔ Ａｎｈｏｌｔ：“Ｅｌｅｃｔ
ｒｉｃａｌ ａｎｄ Ｔｈｅｒｍａｌ Ｃｈａｒａｃｔ
ｅｒｉｚａｔｉｏｎ ｏｆ ＭＥＳＦＥＴｓ，ＨＥＭＴ
ｓ，ａｎｄＨＢＴｓ”，ＡＲＴＥＣＨ ＨＯＵＳＥ，Ｉ
ＮＣ．，１９９５のｐｐ．２０８−２０９を参考のこ
と。）
【００１８】このように従来の近似的解法（［１］に準
ずる）は、ＦＥＴゲートのｎ値が１．１程度を示し、か
つゲート長Ｌｇが比較的大きい（少なくとも０．１８μ
ｍ以上）比較的理想に近いショットキー特性のＦＥＴで
ないと適用できないという大きな測定制限があることが
わかる。
ずる）は、ＦＥＴゲートのｎ値が１．１程度を示し、か
つゲート長Ｌｇが比較的大きい（少なくとも０．１８μ
ｍ以上）比較的理想に近いショットキー特性のＦＥＴで
ないと適用できないという大きな測定制限があることが
わかる。
【００１９】
【課題を解決するための手段】請求項１、２の発明につ
いて説明する。
いて説明する。
【００２０】ショットキー・ゲートＦＥＴにおいて、コ
モン・ソース状態（リース接地状態）でドレイン・バイ
アス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲート
に順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印
加して、実質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖ
ｆ：ゲートの順方向ブレークダウン電圧）なる順方向バ
イアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／
５０（Ｉｄ：ドレイン電流））が一定の下でドレイン電
流をＩｄ１、Ｉｄ２と変化させて、対応するＶｄ１，Ｖ
ｄ２、Ｖｇｓ１，Ｖｇｓ２を測定し、この時ソース寄生
抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄとこれらの変数の間
には Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するので（ここでｎ：接合の理想因子、ｋ：ボル
ツマン定数、Ｔ：接合の環境温度（ケルビン）、ｑ：単
一電子の電荷量）、ＲｓまたはＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ （２） を上式に代入して上式（１）からＲｓ、下式（２）から
Ｒｄを算出するＦＥＴの寄生抵抗の算出方法。
モン・ソース状態（リース接地状態）でドレイン・バイ
アス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲート
に順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印
加して、実質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖ
ｆ：ゲートの順方向ブレークダウン電圧）なる順方向バ
イアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／
５０（Ｉｄ：ドレイン電流））が一定の下でドレイン電
流をＩｄ１、Ｉｄ２と変化させて、対応するＶｄ１，Ｖ
ｄ２、Ｖｇｓ１，Ｖｇｓ２を測定し、この時ソース寄生
抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄとこれらの変数の間
には Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するので（ここでｎ：接合の理想因子、ｋ：ボル
ツマン定数、Ｔ：接合の環境温度（ケルビン）、ｑ：単
一電子の電荷量）、ＲｓまたはＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ （２） を上式に代入して上式（１）からＲｓ、下式（２）から
Ｒｄを算出するＦＥＴの寄生抵抗の算出方法。
【００２１】請求項３の発明について説明する。
【００２２】ショットキー・ゲートＦＥＴにおいて、ま
ずコモン・ソース状態で、ドレイン・バイアス電圧Ｖｄ
を選んでＦＥＴをリニア領域にし、ゲートに順方向電流
Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質
的にゲート間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブ
レークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印
加し、ゲート電流Ｉｇ（≦Ｉｄ／５０）が一定の下でド
レイン電流Ｉｄ１、Ｉｄ２と変化させて、対応するＶｄ
１、Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定する。
ずコモン・ソース状態で、ドレイン・バイアス電圧Ｖｄ
を選んでＦＥＴをリニア領域にし、ゲートに順方向電流
Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質
的にゲート間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブ
レークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印
加し、ゲート電流Ｉｇ（≦Ｉｄ／５０）が一定の下でド
レイン電流Ｉｄ１、Ｉｄ２と変化させて、対応するＶｄ
１、Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定する。
【００２３】次に、コモン・ドレイン状態（ドレイン接
地状態）で、ソース・バイアス電圧Ｖｓを選んでＦＥＴ
をリニア領域にし、上記のコモン・ソース状態のときと
同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり
１ｍＡ程度印加して、実質的にゲート・ドレイン間にＶ
ｇｄ〜Ｖｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲ
ート電流Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が
一定のもとでソース電流をＩｓ１、Ｉｓ２と変化させ
て、対応するＶｇｄ１、Ｖｇｄ２を測定する。
地状態）で、ソース・バイアス電圧Ｖｓを選んでＦＥＴ
をリニア領域にし、上記のコモン・ソース状態のときと
同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり
１ｍＡ程度印加して、実質的にゲート・ドレイン間にＶ
ｇｄ〜Ｖｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲ
ート電流Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が
一定のもとでソース電流をＩｓ１、Ｉｓ２と変化させ
て、対応するＶｇｄ１、Ｖｇｄ２を測定する。
【００２４】この時ソース寄生抵抗Ｒｓおよびドレイン
寄生抵抗Ｒｄには、Ｒｃｈ、αをそれぞれこの時のチャ
ネル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立し、かつ、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するので、（３），（４）式を利用して求めたＲ
ｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を上式（１）に代入して上式（１）からＲｓ、下式
（５）からＲｄを算出することを特徴とするＦＥＴの寄
生抵抗の算出方法。
寄生抵抗Ｒｄには、Ｒｃｈ、αをそれぞれこの時のチャ
ネル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立し、かつ、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するので、（３），（４）式を利用して求めたＲ
ｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を上式（１）に代入して上式（１）からＲｓ、下式
（５）からＲｄを算出することを特徴とするＦＥＴの寄
生抵抗の算出方法。
【００２５】［作用］ （請求項１，２の説明）本発明の評価方法では、ゲート
に順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印
加して、実質的にゲートにＶｇｓ〜Ｖｆ（Ｖｆ：ゲート
の順方向ブレークダウン電圧）なる順方向バイアス電圧
Ｖｇｓを印加することによって、ゲートの電流密度特性
を均一にしている。ゲート・エッジ部は中心部に比べて
電界が集中するためにショットキー・バリア厚さが薄く
なりトンネル電流が増大するが、ゲートにＶｆ程度の大
きな順方向バイアス電圧を印加することによって、熱電
子放出電流が電流全体において支配的になり、ショット
キー・バリア厚さによらずにゲートの電流密度特性が均
一になるのである。
に順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印
加して、実質的にゲートにＶｇｓ〜Ｖｆ（Ｖｆ：ゲート
の順方向ブレークダウン電圧）なる順方向バイアス電圧
Ｖｇｓを印加することによって、ゲートの電流密度特性
を均一にしている。ゲート・エッジ部は中心部に比べて
電界が集中するためにショットキー・バリア厚さが薄く
なりトンネル電流が増大するが、ゲートにＶｆ程度の大
きな順方向バイアス電圧を印加することによって、熱電
子放出電流が電流全体において支配的になり、ショット
キー・バリア厚さによらずにゲートの電流密度特性が均
一になるのである。
【００２６】図２は、ＧａＡｓＭＥＳＦＥＴについて２
次元モンテカルロ計算を行い、ゲート位置ｘにおける電
流密度を印加ゲート電圧Ｖｇを変化させて算出しプロッ
トしたものである。計算の際には、ゲート抵抗やチャネ
ル抵抗はないものとし、ドレイン電圧はゼロとしてい
る。ゲート電圧が比較的低いとき、ゲート・エッジ部に
電界が集中することによりゲート電流密度に大きな不均
一がみられる。一方、ゲートに印加する電圧がＶｆ（こ
の場合０．７２Ｖ程度）程度になると、熱電子放出電流
が支配的になるのでゲート電流は不均一さが低減されて
ほぼ均一になってくることがわかる。本発明の評価方法
では、この状態を活用して測定条件を設定している。こ
こで、特性が均一とは、ゲート電流密度Ｊ（ｘ）を式で
表現したとき、みかけのショットキー・バリア高さφＢ
と理想化係数ｎ値がゲートでの位置ｘによらず同一とい
うことである。ショットキー特性がたとえ均一であって
も、実際のデバイスに流れるゲート電流の密度Ｊ（ｘ）
は、チャネル抵抗とドレイン・バイアス電圧による電位
勾配のためにゲートでの位置ｘによって均一ではないこ
とに注意を要する。本モンテカルロ計算の場合では、チ
ャネル抵抗やドレイン電圧を無視しているので、ゲート
において電流密度が均一ということがすなわちゲートの
ショットキー特性が均一ということになる。（ゲートバ
イアス電圧ＶｇをＶｆよりも大きく印加しすぎると、実
際のデバイスでは接合の抵抗に対してゲート抵抗Ｒｇの
効果が大きくなってきて、誤差を生じるので注意を要す
る。）
次元モンテカルロ計算を行い、ゲート位置ｘにおける電
流密度を印加ゲート電圧Ｖｇを変化させて算出しプロッ
トしたものである。計算の際には、ゲート抵抗やチャネ
ル抵抗はないものとし、ドレイン電圧はゼロとしてい
る。ゲート電圧が比較的低いとき、ゲート・エッジ部に
電界が集中することによりゲート電流密度に大きな不均
一がみられる。一方、ゲートに印加する電圧がＶｆ（こ
の場合０．７２Ｖ程度）程度になると、熱電子放出電流
が支配的になるのでゲート電流は不均一さが低減されて
ほぼ均一になってくることがわかる。本発明の評価方法
では、この状態を活用して測定条件を設定している。こ
こで、特性が均一とは、ゲート電流密度Ｊ（ｘ）を式で
表現したとき、みかけのショットキー・バリア高さφＢ
と理想化係数ｎ値がゲートでの位置ｘによらず同一とい
うことである。ショットキー特性がたとえ均一であって
も、実際のデバイスに流れるゲート電流の密度Ｊ（ｘ）
は、チャネル抵抗とドレイン・バイアス電圧による電位
勾配のためにゲートでの位置ｘによって均一ではないこ
とに注意を要する。本モンテカルロ計算の場合では、チ
ャネル抵抗やドレイン電圧を無視しているので、ゲート
において電流密度が均一ということがすなわちゲートの
ショットキー特性が均一ということになる。（ゲートバ
イアス電圧ＶｇをＶｆよりも大きく印加しすぎると、実
際のデバイスでは接合の抵抗に対してゲート抵抗Ｒｇの
効果が大きくなってきて、誤差を生じるので注意を要す
る。）
【００２７】また、本発明ではドレイン電圧をモニター
し、それからたてた方程式を厳密に解くことにより、ド
レイン抵抗による電位降下を正確に考慮している。従っ
て、本発明の評価方法にはｎ値による測定制限はなく、
ｎ値が１．１よりも大きなショットキー・ゲートＦＥＴ
のソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確
に評価することができる。
し、それからたてた方程式を厳密に解くことにより、ド
レイン抵抗による電位降下を正確に考慮している。従っ
て、本発明の評価方法にはｎ値による測定制限はなく、
ｎ値が１．１よりも大きなショットキー・ゲートＦＥＴ
のソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確
に評価することができる。
【００２８】以上により、ゲートの電流特性が非理想的
なショットキー・ゲートＦＥＴ、すなわちｎ値が比較的
大きな（１．１よりも大きな）ショットキー・ゲートＦ
ＥＴやゲート長Ｌｇが０．１５μｍ以下の超微細ショッ
トキー・ゲートＦＥＴでも、そのソース寄生抵抗Ｒｓ及
びドレイン寄生抵抗Ｒｄを正確に評価することができ
る。もちろん、理想的な特性を有するゲートをもったシ
ョットキー・ゲートＦＥＴにも問題なく適用できる。
なショットキー・ゲートＦＥＴ、すなわちｎ値が比較的
大きな（１．１よりも大きな）ショットキー・ゲートＦ
ＥＴやゲート長Ｌｇが０．１５μｍ以下の超微細ショッ
トキー・ゲートＦＥＴでも、そのソース寄生抵抗Ｒｓ及
びドレイン寄生抵抗Ｒｄを正確に評価することができ
る。もちろん、理想的な特性を有するゲートをもったシ
ョットキー・ゲートＦＥＴにも問題なく適用できる。
【００２９】（請求項３の説明）まず請求項２と同様
に、コモン・ソース状態で、ドレイン・バイアス電圧Ｖ
ｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電
流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実
質的にゲートにＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブ
レークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印
加し、ゲート電流Ｉｇ（≦Ｉｄ／５０）が一定の下でド
レイン電流をＩｄ１、Ｉｄ２と変化させて、対応するＶ
ｄ１，Ｖｄ２、Ｖｇｓ１，Ｖｇｓ２を測定する。
に、コモン・ソース状態で、ドレイン・バイアス電圧Ｖ
ｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電
流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実
質的にゲートにＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブ
レークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印
加し、ゲート電流Ｉｇ（≦Ｉｄ／５０）が一定の下でド
レイン電流をＩｄ１、Ｉｄ２と変化させて、対応するＶ
ｄ１，Ｖｄ２、Ｖｇｓ１，Ｖｇｓ２を測定する。
【００３０】請求項３ではさらにＦＥＴをコモン・ドレ
イン状態にする。ソース・バイアス電圧Ｖｓを選んでＦ
ＥＴをリニア領域にし、上記のコモン・ソース状態のと
きと同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあ
たり１ｍＡ程度印加して、実質的にゲートにＶｇｄ〜Ｖ
ｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲート電流
Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が一定のも
とでソース電流をＩｓ１、Ｉｓ２と変化させて、対応す
るＶｇｄ１、Ｖｇｄ２を測定する。このコモン・ドレイ
ンでの測定では、半導体パラメータ・アナライザにおい
てプローバの針は上記コモン・ソースでの測定状態のま
までよい。したがってコモン・ドレインでの測定は、正
確かつ容易に行える。
イン状態にする。ソース・バイアス電圧Ｖｓを選んでＦ
ＥＴをリニア領域にし、上記のコモン・ソース状態のと
きと同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあ
たり１ｍＡ程度印加して、実質的にゲートにＶｇｄ〜Ｖ
ｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲート電流
Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が一定のも
とでソース電流をＩｓ１、Ｉｓ２と変化させて、対応す
るＶｇｄ１、Ｖｇｄ２を測定する。このコモン・ドレイ
ンでの測定では、半導体パラメータ・アナライザにおい
てプローバの針は上記コモン・ソースでの測定状態のま
までよい。したがってコモン・ドレインでの測定は、正
確かつ容易に行える。
【００３１】この時ソース寄生抵抗Ｒｓ及びドレイン寄
生抵抗Ｒｄには請求項２と同様に、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するが、Ｒｃｈ、αをそれぞれこの時のチャネル
抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立するので、（３），（４）式を利用して求められ
るＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を式（１）に代入して式（１）からＲｓ、式（５）から
Ｒｄを容易に算出できる。
生抵抗Ｒｄには請求項２と同様に、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するが、Ｒｃｈ、αをそれぞれこの時のチャネル
抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立するので、（３），（４）式を利用して求められ
るＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を式（１）に代入して式（１）からＲｓ、式（５）から
Ｒｄを容易に算出できる。
【００３２】すなわち、請求項３の方法は原理的には請
求項２の方法に基づくものであるが、ＲｓとＲｄの関係
式が正確かつ容易に求められるので、ひいてはＲｓ、Ｒ
ｄの値を正確かつ容易に求めることができる。
求項２の方法に基づくものであるが、ＲｓとＲｄの関係
式が正確かつ容易に求められるので、ひいてはＲｓ、Ｒ
ｄの値を正確かつ容易に求めることができる。
【００３３】
（実施の形態１）本発明の方法でＲｓを決定するために
は、Ｒｄの値がわかっているか、あるいはＲｄとＲｓの
間の関係がわかっていることが必要である。
は、Ｒｄの値がわかっているか、あるいはＲｄとＲｓの
間の関係がわかっていることが必要である。
【００３４】そこで図２のようにドレイン開放、ソース
開放のそれぞれの場合についてＦＥＴゲートに順方向バ
イアス電圧Ｖｇを印加してダイオード特性を測定し、ゲ
ート電圧Ｖｇ対ゲート電流Ｉｇがリニア（線形）の領域
（ゲート電流が比較的大きいとき）で傾きｄＶｇ／ｄＩ
ｇを求める。
開放のそれぞれの場合についてＦＥＴゲートに順方向バ
イアス電圧Ｖｇを印加してダイオード特性を測定し、ゲ
ート電圧Ｖｇ対ゲート電流Ｉｇがリニア（線形）の領域
（ゲート電流が比較的大きいとき）で傾きｄＶｇ／ｄＩ
ｇを求める。
【００３５】ドレイン・オープンの時、 ｄＶｇ／ｄＩｇ＝Ｒｇ＋Ｒｓ＋Ｒｆ （２２） ソース・オープンの時、 ｄＶｇ／ｄＩｇ＝Ｒｇ＋Ｒｄ＋Ｒｆ （２３） となる。ここでＲｆはチャネル抵抗の一部である。（２
２）、（２３）式の差をとることによってＲｓとＲｄの
差Ｒａ Ｒａ＝Ｒｄ−Ｒｓ （２） が求められるので、 Ｒｄ＝Ｒｓ＋Ｒａ （２′） とすることができる。なおＲｄとＲｓの差Ｒａを求める
には、上記の方法の他にも多数の方法が知られており、
たとえば文献［２］（レイチョーデュリ他著：“ア・シ
ンプル・メソッド・トゥー・エクストラクト・ザ・アシ
メトリ・イン・パラジティック・ソース・アンド・ドレ
イン・レジスタンシズ・フロム・メジャーメンツ・オン
・ア・モス・トランジスタ”アイ・イー・イー・イー・
トランザクションズ・オン・エレクトロン・デバイシズ
・Ａ．Ｒａｙｃｈａｕｄｈｕｒｉ，Ｊ．Ｋｏｌｋ，Ｍ．
Ｊ．Ｄｅｎ，ａｎｄ Ｍ．Ｉ．Ｈ．Ｋｉｎｇ，“Ａ Ｓ
ｉｍｐｌｅ Ｍｅｔｈｏｄ ｔｏ Ｅｘｔｒａｃｔ ｔ
ｈｅ Ａｓｙｍｍｅｔｒｙｉｎ Ｐａｒａｓｉｔｉｃ
Ｓｏｕｒｃｅ ａｎｄ Ｄｒａｉｎ Ｒｅｓｉｓｔａｎ
ｃｅｓ ｆｒｏｍ Ｍｅａｓｕｒｅｍｅｎｔ ｏｎ ａ
ＭＯＳ Ｔｒａｎｓｉｓｔｏｒ，“ＩＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ Ｖｏｌ．４２，Ｎｏ．７，Ｊｕｌｙ １９９
５．）などが参考になる。
２）、（２３）式の差をとることによってＲｓとＲｄの
差Ｒａ Ｒａ＝Ｒｄ−Ｒｓ （２） が求められるので、 Ｒｄ＝Ｒｓ＋Ｒａ （２′） とすることができる。なおＲｄとＲｓの差Ｒａを求める
には、上記の方法の他にも多数の方法が知られており、
たとえば文献［２］（レイチョーデュリ他著：“ア・シ
ンプル・メソッド・トゥー・エクストラクト・ザ・アシ
メトリ・イン・パラジティック・ソース・アンド・ドレ
イン・レジスタンシズ・フロム・メジャーメンツ・オン
・ア・モス・トランジスタ”アイ・イー・イー・イー・
トランザクションズ・オン・エレクトロン・デバイシズ
・Ａ．Ｒａｙｃｈａｕｄｈｕｒｉ，Ｊ．Ｋｏｌｋ，Ｍ．
Ｊ．Ｄｅｎ，ａｎｄ Ｍ．Ｉ．Ｈ．Ｋｉｎｇ，“Ａ Ｓ
ｉｍｐｌｅ Ｍｅｔｈｏｄ ｔｏ Ｅｘｔｒａｃｔ ｔ
ｈｅ Ａｓｙｍｍｅｔｒｙｉｎ Ｐａｒａｓｉｔｉｃ
Ｓｏｕｒｃｅ ａｎｄ Ｄｒａｉｎ Ｒｅｓｉｓｔａｎ
ｃｅｓ ｆｒｏｍ Ｍｅａｓｕｒｅｍｅｎｔ ｏｎ ａ
ＭＯＳ Ｔｒａｎｓｉｓｔｏｒ，“ＩＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ Ｖｏｌ．４２，Ｎｏ．７，Ｊｕｌｙ １９９
５．）などが参考になる。
【００３６】（２′）式を（１）式に代入することによ
って、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ）（Ｆ２）−ｌ ｎ（Ｆ１））＝０ （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（２Ｒｓ＋Ｒａ）Ｉｄ）／ （ｎＶｔ）） （２４） を得ることができる。
って、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ）（Ｆ２）−ｌ ｎ（Ｆ１））＝０ （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（２Ｒｓ＋Ｒａ）Ｉｄ）／ （ｎＶｔ）） （２４） を得ることができる。
【００３７】式（２４）の未知数はＲｓだけなので、式
（２４）をパソコンなどによって数値解析的に（たとえ
ばニュートン法などによって）解くことによって容易に
Ｒｓを決定することができる。Ｒｓが決定されれば、式
（２）によってＲｄも同時に決定される。また、Ｒｓ、
Ｒｄの決定に必要な測定は、半導体パラメータ・アナラ
イザによって容易に行うことができる。
（２４）をパソコンなどによって数値解析的に（たとえ
ばニュートン法などによって）解くことによって容易に
Ｒｓを決定することができる。Ｒｓが決定されれば、式
（２）によってＲｄも同時に決定される。また、Ｒｓ、
Ｒｄの決定に必要な測定は、半導体パラメータ・アナラ
イザによって容易に行うことができる。
【００３８】（実施の形態２）請求項３の方法は、原理
的には請求項２の方法に基づいている。請求項２のコモ
ン・ソース状態の測定を行ったあと、請求項３ではさら
にＦＥＴをコモン・ドレイン状態にし、ソース抵抗Ｒｓ
とドレイン抵抗Ｒｄの関係式を求める測定を行う。
的には請求項２の方法に基づいている。請求項２のコモ
ン・ソース状態の測定を行ったあと、請求項３ではさら
にＦＥＴをコモン・ドレイン状態にし、ソース抵抗Ｒｓ
とドレイン抵抗Ｒｄの関係式を求める測定を行う。
【００３９】ソース・バイアス電圧Ｖｓを選んでＦＥＴ
をリニア領域にし、上記のコモン・ソース状態のときと
同様のゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり
１ｍＡ程度印加して、実質的にゲートにＶｇｄ〜Ｖｆな
る順方向バイアス電圧Ｖｇｄを印加し、ゲート電流Ｉｇ
（＜Ｉｓ／５０（Ｉｓ：ソース電流））が一定のもとで
ソース電流をＩｓ１、Ｉｓ２と変化させて、対応するＶ
ｇｄ１、Ｖｇｄ２を測定する。このコモン・ドレインで
の測定は、半導体パラメータ・アナライザにおいてプロ
ーバの針は上記コモン・ソースでの測定状態のままでよ
い。したがってコモン・ドレインでの測定は、正確かつ
容易に行える。
をリニア領域にし、上記のコモン・ソース状態のときと
同様のゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり
１ｍＡ程度印加して、実質的にゲートにＶｇｄ〜Ｖｆな
る順方向バイアス電圧Ｖｇｄを印加し、ゲート電流Ｉｇ
（＜Ｉｓ／５０（Ｉｓ：ソース電流））が一定のもとで
ソース電流をＩｓ１、Ｉｓ２と変化させて、対応するＶ
ｇｄ１、Ｖｇｄ２を測定する。このコモン・ドレインで
の測定は、半導体パラメータ・アナライザにおいてプロ
ーバの針は上記コモン・ソースでの測定状態のままでよ
い。したがってコモン・ドレインでの測定は、正確かつ
容易に行える。
【００４０】この時ソース寄生抵抗Ｒｓおよびドレイン
寄生抵抗Ｒｄには請求項２と同様に、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するが、Ｒｃｈ、αをそれぞれこの時のチャネル
抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立するので、（３），（４）式を利用して求められ
るＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を式（１）に代入して式（１）からＲｓ、式（５）から
Ｒｄを容易に算出できる。
寄生抵抗Ｒｄには請求項２と同様に、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するが、Ｒｃｈ、αをそれぞれこの時のチャネル
抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立するので、（３），（４）式を利用して求められ
るＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を式（１）に代入して式（１）からＲｓ、式（５）から
Ｒｄを容易に算出できる。
【００４１】すなわち、請求項３の方法は原理的には請
求項２の方法に基づくものであるが、ＲｓとＲｄの関係
式が正確かつ容易に求められるので、ひいてはＲｓ、Ｒ
ｄの値を正確かつ容易に求めることができる。
求項２の方法に基づくものであるが、ＲｓとＲｄの関係
式が正確かつ容易に求められるので、ひいてはＲｓ、Ｒ
ｄの値を正確かつ容易に求めることができる。
【００４２】
【実施例】ここでは請求項３の発明の方法に基づいて、
実際のＦＥＴを測定した例を記述する。なお、請求項２
は請求項３の方法をより一般的に表現したものである。
実際のＦＥＴを測定した例を記述する。なお、請求項２
は請求項３の方法をより一般的に表現したものである。
【００４３】測定装置には半導体汎用パラメータ・アナ
ライザを用いた。試料はゲート長Ｌｇ＝０．１５μｍ、
ゲート幅Ｗｇ＝５０μｍ×２フィンガのヘテロ接合ＦＥ
Ｔである。この試料は、ゲート長Ｌｇがたいへん細く、
ゲート電流密度特性の不均一さを生じることや、ｎ値が
１．３より大きく、ＦＥＴのリニア領域内でＶｄ′＝Ｖ
ｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＞７ｎＶｔを満たすことができ
ないため、従来の近似的な解法を適用できない例であ
る。
ライザを用いた。試料はゲート長Ｌｇ＝０．１５μｍ、
ゲート幅Ｗｇ＝５０μｍ×２フィンガのヘテロ接合ＦＥ
Ｔである。この試料は、ゲート長Ｌｇがたいへん細く、
ゲート電流密度特性の不均一さを生じることや、ｎ値が
１．３より大きく、ＦＥＴのリニア領域内でＶｄ′＝Ｖ
ｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＞７ｎＶｔを満たすことができ
ないため、従来の近似的な解法を適用できない例であ
る。
【００４４】まず図３に示すようにソース接地状態でＩ
ｇ−Ｖｇｓ特性を評価した。ｎＶｔ値を求め、ｎ値の均
一性を確認した。図３はドレイン電流Ｉｄが一定で、Ｉ
ｄ＝５．０ｍＡ、６．０ｍＡの各場合においてゲート電
圧Ｖｇｓに対応したゲート電流Ｉｇを対数表示したもの
である。この測定の条件下ではドレイン電圧Ｖｄは０．
１Ｖ以下であるので、ＦＥＴはリニア領域にある。また
Ｉｇは十分小さく、Ｉｇ≦Ｉｄ／５０を満たしている。
ｎ値はプロットの傾きから、 ｎＶｔ＝ΔＶｇｓ／Δ［ｌｎ（Ｉｇ）］ （２５） で決定され、ｎ＝０．２８であった（接合の環境温度Ｔ
は３００Ｋとした）。Ｉｄ＝５．０ｍＡ、Ｉｄ＝６．０
ｍＡの場合のプロットは互いに平行であり、この測定で
はｎ値のバイアス依存性がないことがわかる。本測定に
おけるｎ値は、金属と半導体材料の組み合わせによって
決まるｎ値とは異なり３端子的なもので、広いバイアス
範囲ではバイアス依存を持つことに注意を要する。
ｇ−Ｖｇｓ特性を評価した。ｎＶｔ値を求め、ｎ値の均
一性を確認した。図３はドレイン電流Ｉｄが一定で、Ｉ
ｄ＝５．０ｍＡ、６．０ｍＡの各場合においてゲート電
圧Ｖｇｓに対応したゲート電流Ｉｇを対数表示したもの
である。この測定の条件下ではドレイン電圧Ｖｄは０．
１Ｖ以下であるので、ＦＥＴはリニア領域にある。また
Ｉｇは十分小さく、Ｉｇ≦Ｉｄ／５０を満たしている。
ｎ値はプロットの傾きから、 ｎＶｔ＝ΔＶｇｓ／Δ［ｌｎ（Ｉｇ）］ （２５） で決定され、ｎ＝０．２８であった（接合の環境温度Ｔ
は３００Ｋとした）。Ｉｄ＝５．０ｍＡ、Ｉｄ＝６．０
ｍＡの場合のプロットは互いに平行であり、この測定で
はｎ値のバイアス依存性がないことがわかる。本測定に
おけるｎ値は、金属と半導体材料の組み合わせによって
決まるｎ値とは異なり３端子的なもので、広いバイアス
範囲ではバイアス依存を持つことに注意を要する。
【００４５】次にＩｇ＝１ｍＡ／ｍｍの一定の条件下で
のＩｄ対Ｖｄ，Ｖｇｓ値を図３から求めた。Ｉｇの値
は、ゲート幅１００μｍに合わせて１００μＡを用い
た。測定から、Ｉｄ１＝０．００５０Ａ、Ｉｄ２＝０．
００６０Ａに対して、Ｖｇｓ１＝０．７６３５８６Ｖ、
Ｖｇｓ２＝０．７６９７０２Ｖ、Ｖｄ１＝０．０６２９
９６Ｖ、Ｖｄ２＝０．０７５５３８Ｖが求められた。本
測定は電流、電圧値が小さい領域で行うものなので、測
定値に光による影響やバラツキが生じることがあるので
注意を要する。
のＩｄ対Ｖｄ，Ｖｇｓ値を図３から求めた。Ｉｇの値
は、ゲート幅１００μｍに合わせて１００μＡを用い
た。測定から、Ｉｄ１＝０．００５０Ａ、Ｉｄ２＝０．
００６０Ａに対して、Ｖｇｓ１＝０．７６３５８６Ｖ、
Ｖｇｓ２＝０．７６９７０２Ｖ、Ｖｄ１＝０．０６２９
９６Ｖ、Ｖｄ２＝０．０７５５３８Ｖが求められた。本
測定は電流、電圧値が小さい領域で行うものなので、測
定値に光による影響やバラツキが生じることがあるので
注意を要する。
【００４６】次にプローバの針はそのままでドレイン端
子とソース端子の役割を入れ換えてドレイン接地にし、
Ｉｇ−Ｖｇｄ特性を評価した（図４参照）。次に上記ソ
ース接地のときと同様にＩｇ＝１ｍＡ／ｍｍの一定の条
件下でＩｓ対Ｖｇｄ特性を評価した。Ｉｇの値は、ゲー
ト幅１００μｍに合わせて１００μＡを用いた。またソ
ース電流Ｉｓは上記ソース接地状態での測定に合わせて
Ｉｓ１＝Ｉｄ１＝０．００５０ｍＡ，Ｉｓ２＝Ｉｄ２＝
０．００６０ｍＡとした。測定から、Ｉｓ１＝０．００
５０Ａ、Ｉｄ２＝０．００６０Ａに対して、Ｖｇｄ１＝
０．７６４４７０Ｖ、Ｖｇｄ２＝０．７７０４２６Ｖが
求められた。（５）式よりＲｄとＲｓの差を求め、Ｒａ
＝Ｒｄ−Ｒｓ＝−０．１６（ｏｈｍ）を決定した。
子とソース端子の役割を入れ換えてドレイン接地にし、
Ｉｇ−Ｖｇｄ特性を評価した（図４参照）。次に上記ソ
ース接地のときと同様にＩｇ＝１ｍＡ／ｍｍの一定の条
件下でＩｓ対Ｖｇｄ特性を評価した。Ｉｇの値は、ゲー
ト幅１００μｍに合わせて１００μＡを用いた。またソ
ース電流Ｉｓは上記ソース接地状態での測定に合わせて
Ｉｓ１＝Ｉｄ１＝０．００５０ｍＡ，Ｉｓ２＝Ｉｄ２＝
０．００６０ｍＡとした。測定から、Ｉｓ１＝０．００
５０Ａ、Ｉｄ２＝０．００６０Ａに対して、Ｖｇｄ１＝
０．７６４４７０Ｖ、Ｖｇｄ２＝０．７７０４２６Ｖが
求められた。（５）式よりＲｄとＲｓの差を求め、Ｒａ
＝Ｒｄ−Ｒｓ＝−０．１６（ｏｈｍ）を決定した。
【００４７】以上の測定で求められた測定値を式（１）
に代入し、パソコンを用いて数値解析的に解くことによ
って、Ｒｓ、Ｒｄの値を決定した。数値解析の手法とし
てはニュートン法を用いた。
に代入し、パソコンを用いて数値解析的に解くことによ
って、Ｒｓ、Ｒｄの値を決定した。数値解析の手法とし
てはニュートン法を用いた。
【００４８】
【数２】
【００４９】関数ｆ（ｚ）として ｆ（ｚ）＝Ｖｇｓ２−Ｖｇｓ１−ｚ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ（Ｆ２ ）−ｌｎ（Ｆ１）） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（２＊ｚ＋Ｒａ）Ｉｄ）／ （ｎＶＴ）） （２７） とおけるが、このときｆ′（ｚ）は、 ｆ′（ｚ）＝Ｉｄ２｛２／ｕ２−１−２＊ｅｘｐ（−ｕ２）／（ｕ２＊Ｆ２） ｝−Ｉｄ１｛２／ｕ１−１−２＊ｅｘｐ（−ｕ１）／（ｕ１＊Ｆ１）｝ （ ２８） で与えられる。本方法で求めたＲｓ、Ｒｄの値はＲｓ＝
３．７３（ｏｈｍ），Ｒｄ＝３．５７（ｏｈｍ）であっ
た。
３．７３（ｏｈｍ），Ｒｄ＝３．５７（ｏｈｍ）であっ
た。
【００５０】ＦＥＴの小信号パラメータ抽出を行う場
合、寄生抵抗Ｒｓ、Ｒｄ、Ｒｇの組の決定は、Ｒｓ，Ｒ
ｄ，Ｒｇのうち少なくとも１つのパラメータをＤＣから
決定し、残りをＳパラメータから決定する方法が一般的
である。そこで次に、表１に示すように、本方法を用い
て求めたＲｓ，Ｒｄ，Ｒｇのｒｆ値（Ｒｇの決定には１
０ＧＨｚでのＳパラメータを用いた）を他の方法で求め
たものと比較してみた。方法は、旧来のＥｎｄ−ｒｅ
ｓｉｓｔａｎｃｅ法（式（１６）においてＲｓ＝ΔＶｇ
ｓ／ΔＩｄとする方法）で求めたＲｓ、ＲｄとＳパラメ
ータに用いるもの、方法はＹａｎｇ＆Ｌｏｎｇの方法
［１］で求めたＲｓ，ＲｄとＳパラメータを用いるも
の、方法は、本方法で求めたＲｓ、ＲｄとＳパラメー
タを用いるもの、方法は、ＲｇのＤＣ値から見積もっ
たＲｇのｒｆ値とＳパラメータを用いるＦｕｋｕｉの方
法である。この方法によるＲｇのｒｆ値は、実際よりも
多少低く算出されることが知られており、あくまでも経
験式による概算値であるが、参考になる。
合、寄生抵抗Ｒｓ、Ｒｄ、Ｒｇの組の決定は、Ｒｓ，Ｒ
ｄ，Ｒｇのうち少なくとも１つのパラメータをＤＣから
決定し、残りをＳパラメータから決定する方法が一般的
である。そこで次に、表１に示すように、本方法を用い
て求めたＲｓ，Ｒｄ，Ｒｇのｒｆ値（Ｒｇの決定には１
０ＧＨｚでのＳパラメータを用いた）を他の方法で求め
たものと比較してみた。方法は、旧来のＥｎｄ−ｒｅ
ｓｉｓｔａｎｃｅ法（式（１６）においてＲｓ＝ΔＶｇ
ｓ／ΔＩｄとする方法）で求めたＲｓ、ＲｄとＳパラメ
ータに用いるもの、方法はＹａｎｇ＆Ｌｏｎｇの方法
［１］で求めたＲｓ，ＲｄとＳパラメータを用いるも
の、方法は、本方法で求めたＲｓ、ＲｄとＳパラメー
タを用いるもの、方法は、ＲｇのＤＣ値から見積もっ
たＲｇのｒｆ値とＳパラメータを用いるＦｕｋｕｉの方
法である。この方法によるＲｇのｒｆ値は、実際よりも
多少低く算出されることが知られており、あくまでも経
験式による概算値であるが、参考になる。
【００５１】
【表１】
【００５２】方法で旧来のＥｎｄ−ｒｅｓｉｓｔａｎ
ｃｅ法を用いてＲｓ（Ｒｄも）を決定すると、Ｒｇが負
の値になってしまうことがわかる。これは旧来のＥｎｄ
−ｒｅｓｉｓｔａｎｃｅ法ではＲｓの値にチャネル抵抗
の一部が混入し、Ｒｓを過大評価しているためであると
考えられる。従来のＹａｎｇ＆Ｌｏｎｇの方法でＲ
ｓ、Ｒｄを求めた場合には、ゲート・エッジ部のソース
端に集中してゲート電流が流れる結果、測定の際のチャ
ネル抵抗の寄与は少なくなっているのに、評価用の式を
たてたときの等価回路モデルではチャネル抵抗の寄与を
大きく見積もり過ぎているために、Ｒｓ及びＲｄを過小
評価し、マイナスの誤った値を算出してしまっている。
一方、本発明の方法でＲｓ、Ｒｄを本方法で求めた場
合と、Ｆｕｋｕｉの方法でＲｇをＤＣ値から見積もっ
た場合とでは、寄生抵抗Ｒｓ，Ｒｄ、Ｒｓの値は比較的
よい一致を見せている。これは本方法がＲｓ，Ｒｄの算
出に際してうまくチャネル抵抗の寄与を除去できたこと
の現れであり、本方法で決定したＲｓ、Ｒｄの値の妥当
性が示されているものと考えられる。また、本発明の方
法で抽出したＲｓ，Ｒｄの値は、ほかのＤＣ測定やＳパ
ラメータからも妥当性を確認できた。
ｃｅ法を用いてＲｓ（Ｒｄも）を決定すると、Ｒｇが負
の値になってしまうことがわかる。これは旧来のＥｎｄ
−ｒｅｓｉｓｔａｎｃｅ法ではＲｓの値にチャネル抵抗
の一部が混入し、Ｒｓを過大評価しているためであると
考えられる。従来のＹａｎｇ＆Ｌｏｎｇの方法でＲ
ｓ、Ｒｄを求めた場合には、ゲート・エッジ部のソース
端に集中してゲート電流が流れる結果、測定の際のチャ
ネル抵抗の寄与は少なくなっているのに、評価用の式を
たてたときの等価回路モデルではチャネル抵抗の寄与を
大きく見積もり過ぎているために、Ｒｓ及びＲｄを過小
評価し、マイナスの誤った値を算出してしまっている。
一方、本発明の方法でＲｓ、Ｒｄを本方法で求めた場
合と、Ｆｕｋｕｉの方法でＲｇをＤＣ値から見積もっ
た場合とでは、寄生抵抗Ｒｓ，Ｒｄ、Ｒｓの値は比較的
よい一致を見せている。これは本方法がＲｓ，Ｒｄの算
出に際してうまくチャネル抵抗の寄与を除去できたこと
の現れであり、本方法で決定したＲｓ、Ｒｄの値の妥当
性が示されているものと考えられる。また、本発明の方
法で抽出したＲｓ，Ｒｄの値は、ほかのＤＣ測定やＳパ
ラメータからも妥当性を確認できた。
【００５３】以上により本発明の方法は、ゲートの電流
特性が非理想的なショットキー・ゲートＦＥＴ、すなわ
ちｎ値が比較的大きな（１．１よりも大きな）ショット
キー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以下
の超微細ショットキー・ゲートＦＥＴでも、そのソース
寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価す
ることができることがわかった。もちろん本発明の方法
はその評価方法の原理から、理想的な特性を有するゲー
トをもったショットキー・ゲートＦＥＴにはさらに問題
なく適用できる。
特性が非理想的なショットキー・ゲートＦＥＴ、すなわ
ちｎ値が比較的大きな（１．１よりも大きな）ショット
キー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以下
の超微細ショットキー・ゲートＦＥＴでも、そのソース
寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価す
ることができることがわかった。もちろん本発明の方法
はその評価方法の原理から、理想的な特性を有するゲー
トをもったショットキー・ゲートＦＥＴにはさらに問題
なく適用できる。
【００５４】
【発明の効果】以上により本発明の方法は、ゲートの電
流特性が非理想的なショットキー・ゲートＦＥＴ、すな
わちｎ値が比較的大きな（１．１よりも大きな）ショッ
トキー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以
下の超微細ショットキー・ゲートＦＥＴでも、そのソー
ス寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価
することができる。もちろん、理想的な特性を有するゲ
ートをもったショットキー・ゲートＦＥＴにも問題なく
適用できる。
流特性が非理想的なショットキー・ゲートＦＥＴ、すな
わちｎ値が比較的大きな（１．１よりも大きな）ショッ
トキー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以
下の超微細ショットキー・ゲートＦＥＴでも、そのソー
ス寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価
することができる。もちろん、理想的な特性を有するゲ
ートをもったショットキー・ゲートＦＥＴにも問題なく
適用できる。
【００５５】従って本発明は、ＧａＡｓＭＥＳＦＥＴや
ヘテロ接合ＦＥＴなどの電界効果トランジスタの評価方
法の発展に寄与すること大である。
ヘテロ接合ＦＥＴなどの電界効果トランジスタの評価方
法の発展に寄与すること大である。
【図１】ゲートをプローブとして用いたソース及びドレ
イン抵抗の測定を説明するための図。
イン抵抗の測定を説明するための図。
【図２】２次元モンテカルロ計算に基づく、ゲートでの
位置ｘでのゲート電流密度Ｊ（ｘ）を説明するための
図。
位置ｘでのゲート電流密度Ｊ（ｘ）を説明するための
図。
【図３】ソース接地状態におけるゲート電流Ｉｇ対ゲー
ト・ソース間電圧Ｖｇｓ、ドレイン電圧Ｖｄの関係を示
す図。
ト・ソース間電圧Ｖｇｓ、ドレイン電圧Ｖｄの関係を示
す図。
【図４】ドレイン接地状態におけるゲート電流Ｉｇ対ゲ
ート・ドレイン間電圧Ｖｇｄの関係を示す図。
ート・ドレイン間電圧Ｖｇｄの関係を示す図。
Ｄｒａｉｎ ドレイン Ｇａｔｅ ゲート Ｓｏｕｒｃｅ ソース Ｉｄ ドレイン電流 Ｉｇ ゲート電流 Ｉｓ ソース電流 Ｊ（ｘ） ゲートでの位置ｘでのゲート電流密度 Ｌｇ ゲート長 Ｒｃｈ チャネル抵抗 Ｒｄ ドレイン抵抗 Ｒｇ ゲート抵抗 Ｒｓ ソース抵抗 Ｖｇ ゲート・バイアス電圧（ゲート・ソース間のとき
Ｖｇｓ、ゲート・ドレイン間のときＶｇｄと区別して呼
ぶ） Ｖｇ′ Ｒｇの効果を除いたＶｇ Ｖｄ ドレイン・バイアス電圧 Ｖｄ′ チャネルを横切ったときの電位差 Ｖｓ ソース・バイアス電圧 Ｖｓ′ ソース抵抗による電位差
Ｖｇｓ、ゲート・ドレイン間のときＶｇｄと区別して呼
ぶ） Ｖｇ′ Ｒｇの効果を除いたＶｇ Ｖｄ ドレイン・バイアス電圧 Ｖｄ′ チャネルを横切ったときの電位差 Ｖｓ ソース・バイアス電圧 Ｖｓ′ ソース抵抗による電位差
Claims (3)
- 【請求項１】ショットキー・ゲートＦＥＴにおいて、コ
モン・ソース状態でＦＥＴをリニア領域とするようにド
レインバイアス電圧Ｖｄを印加し、 実質的にゲート・ソース間の電圧ＶｇｓがＶｇｆ〜Ｖｆ
（ゲートの順方向ブレークダウン電圧）なる順方向バイ
アス電圧となるようにゲートに順方向電流Ｉｇを印加
し、 ゲート電流Ｉｇが一定の下でドレイン電流をＩｄ１，Ｉ
ｄ２と変化させて対応するドレインバイアス電圧Ｖｄ
１、Ｖｄ２及びバイアス電圧Ｖｇｓ１、Ｖｇｓ２をそれ
ぞれ測定し、 ソース寄生抵抗Ｒｓ及びドレイン寄生抵抗ＲｄとＶｇｓ
２、Ｖｇｓ１、Ｉｄ２、Ｉｄ１、Ｖｄ，Ｉｄの関係式 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） （ここでｎ：接合の理想因子、ｋ：ボルツマン定数、
Ｔ：接合の環境温度（ケルビン）、ｑ：単一電子の電荷
量）を用いることにより、ＲｓまたはＲｄを算出するこ
とを特徴とするＦＥＴの寄生抵抗の算出方法。 - 【請求項２】ショットキー・ゲートＦＥＴにおいて、コ
モン・ソース状態でドレイン・バイアス電圧Ｖｄを選ん
でＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇを
ゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲ
ート・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向
ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを
印加し、ゲート電流Ｉｇ（≦Ｉｄ／５０（Ｉｄ：ドレイ
ン電流））が一定の下でドレイン電流Ｉｄ１、Ｉｄ２と
変化させて、対応するＶｄ１、Ｖｄ２、Ｖｇｓ１、Ｖｇ
ｓ２を測定し、この時ソース寄生抵抗Ｒｓおよびドレイ
ン寄生抵抗Ｒｄとこれらの変数の間には Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するので（ここでｎ：接合の理想因子、ｋ：ボル
ツマン定数、Ｔ：接合の環境温度（ケルビン）、ｑ：単
一電子の電荷量）、ＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ （２） を上式に代入して上式（１）からＲｓ、下式（２）から
Ｒｄを算出することを特徴とするＦＥＴの寄生抵抗の算
出方法。 - 【請求項３】ショットキー・ゲートＦＥＴにおいて、ま
ず、コモン・ソース状態で、ドレイン・バイアス電圧Ｖ
ｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電
流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実
質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲート
の順方向ブレークダウン電圧）なる順方向バイアス電圧
Ｖｇｓを印加し、ゲート電流Ｉｇ（＜Ｉｄ／５０）が一
定の下でドレイン電流Ｉｄ１、Ｉｄ２と変化させて、対
応するＶｄ１、Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定し、
次に、コモン・ドレイン状態で、ソース・バイアス電圧
Ｖｓを選んでＦＥＴをリニア領域にし、上記のコモン・
ソース状態のときと同様にゲートに順方向電流Ｉｇをゲ
ート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲー
ト・ドレイン間にＶｇｄ〜Ｖｆなる順方向バイアス電圧
Ｖｇｄを印加し、ゲート電流Ｉｇ（≦Ｉｓ／５０（Ｉ
ｓ：ソース電流））が一定のもとでソース電流をＩｓ
１、Ｉｓ２と変化させて、対応するＶｇｄ１、Ｖｇｄ２
を測定し、この時ソース寄生抵抗Ｒｓおよびドレイン寄
生抵抗Ｒｄには、Ｒｃｈ、αをそれぞれこの時のチャネ
ル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３） （Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４） が成立し、かつ、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ ２）−ｌｎ（Ｆ１））＝０ （１） （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒ
ｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ）） が成立するので、（３），（４）式を利用して求めたＲ
ｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５） を上式（１）に代入して上式（１）からＲｓ、下式
（５）からＲｄを算出することを特徴とするＦＥＴの寄
生抵抗の算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09178242A JP3139418B2 (ja) | 1997-07-03 | 1997-07-03 | Ｆｅｔの寄生抵抗の算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09178242A JP3139418B2 (ja) | 1997-07-03 | 1997-07-03 | Ｆｅｔの寄生抵抗の算出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1123644A true JPH1123644A (ja) | 1999-01-29 |
| JP3139418B2 JP3139418B2 (ja) | 2001-02-26 |
Family
ID=16045088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09178242A Expired - Fee Related JP3139418B2 (ja) | 1997-07-03 | 1997-07-03 | Ｆｅｔの寄生抵抗の算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139418B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106124829A (zh) * | 2016-06-29 | 2016-11-16 | 成都海威华芯科技有限公司 | 场效应晶体管寄生电阻和沟道参数的提取方法 |
| CN112466770A (zh) * | 2020-11-20 | 2021-03-09 | 西安电子科技大学 | 基于异质结器件热电子效应测试结构及表征方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101126981B1 (ko) | 2011-08-04 | 2012-03-26 | 국민대학교산학협력단 | 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법 |
-
1997
- 1997-07-03 JP JP09178242A patent/JP3139418B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106124829A (zh) * | 2016-06-29 | 2016-11-16 | 成都海威华芯科技有限公司 | 场效应晶体管寄生电阻和沟道参数的提取方法 |
| CN112466770A (zh) * | 2020-11-20 | 2021-03-09 | 西安电子科技大学 | 基于异质结器件热电子效应测试结构及表征方法 |
| CN112466770B (zh) * | 2020-11-20 | 2024-05-07 | 西安电子科技大学 | 基于异质结器件热电子效应测试结构及表征方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3139418B2 (ja) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Thorsell et al. | Electrothermal access resistance model for GaN-based HEMTs | |
| Zhu et al. | Static and dynamic TSEPs of SiC and GaN transistors | |
| JP3139418B2 (ja) | Ｆｅｔの寄生抵抗の算出方法 | |
| Klepser et al. | Analytical bias dependent noise model for InP HEMT's | |
| Brewer | The “barrier mode” behaviour of a junction FET at low drain currents | |
| Liou et al. | Extraction of the threshold voltage of MOSFETs: an overview | |
| Kong et al. | Extraction of MOSFET threshold voltage, series resistance, effective channel length, and inversion layer mobility from small-signal channel conductance measurement | |
| Bouma et al. | An experimental determination of the forward-biased emitter-base capacitance | |
| JP2004501510A (ja) | Ｈｅｍｔ高周波小信号等価回路モデルの半物理的モデリング | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| US20010002707A1 (en) | Apparatus and method for simulating MOSFET | |
| Root et al. | Thermal resistance formulation and analysis of III-V FETs based on DC electrical data | |
| Pengg | Direct parameter extraction on RF-CMOS | |
| JP2976927B2 (ja) | Ｆｅｔの寄生抵抗の評価方法 | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| McAndrew et al. | R3, an accurate JFET and 3-terminal diffused resistor model | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
| Tarnovskii et al. | Modeling of the gate junction in GaAs MESFETs | |
| Ketterson et al. | Characterization of extremely low contact resistances on modulation-doped FET's | |
| Azzam et al. | An all-electrical floating-gate transmission line model technique for measuring source resistance in heterostructure field-effect transistors | |
| JP3117878B2 (ja) | 電界効果トランジスタの特性測定方法 | |
| Khandelwal et al. | Parameter extraction in asm-hemt model | |
| Balijepalli et al. | Compact modeling of a PD SOI MESFET for wide temperature designs | |
| US6800496B1 (en) | Characterization methodology for the thin gate oxide device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |