KR101126981B1 - 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법 - Google Patents

비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법 Download PDF

Info

Publication number
KR101126981B1
KR101126981B1 KR1020110077904A KR20110077904A KR101126981B1 KR 101126981 B1 KR101126981 B1 KR 101126981B1 KR 1020110077904 A KR1020110077904 A KR 1020110077904A KR 20110077904 A KR20110077904 A KR 20110077904A KR 101126981 B1 KR101126981 B1 KR 101126981B1
Authority
KR
South Korea
Prior art keywords
resistance component
source
gate
drain
capacitance
Prior art date
Application number
KR1020110077904A
Other languages
English (en)
Inventor
배학열
허인석
김동명
김대환
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020110077904A priority Critical patent/KR101126981B1/ko
Application granted granted Critical
Publication of KR101126981B1 publication Critical patent/KR101126981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법은 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법에 있어서, 상기 비정질 박막 트랜지스터의 게이트-소스 커패시턴스와 게이트-드레인 커패시턴스를 측정하는 단계; 상기 측정된 상기 게이트-소스 커패시턴스와 상기 게이트-드레인 커패시턴스에 기초하여 상기 기생 직렬 저항 성분 중 수직 저항 성분을 추출하는 단계; 상기 비정질 박막 트랜지스터의 드레인-소스 전류를 측정하는 단계; 상기 측정된 상기 드레인-소스 전류에 기초하여 직렬 전체 저항 값을 추출하는 단계; 및 상기 추출된 상기 직렬 전체 저항 값과 상기 수직 저항 성분에 기초하여 상기 기생 직렬 저항 성분 중 수평 저항 성분을 추출하는 단계를 포함함으로써, 커패시턴스-전압 특성과 전류-전압 특성을 이용하여 비정질 TFT의 기생 직렬 저항 성분을 추출할 수 있으며, 소스와 드레인 오버랩 영역에서의 컨택 저항과 벌크 저항을 분리하여 추출할 수 있다.

Description

비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법 {METHOD FOR EXTRACTING PARASITIC SERIES RESISTANCES IN AMORPHOUS THIN FILM TRANSISTORS}
본 발명은 비정질 박막 트랜지스터(TFT)의 기생 직렬 저항 성분을 추출하는 것에 관한 것으로, 보다 상세하게는 커패시턴스-전압 특성과 전류-전압 특성을 이용하여 디스플레이 픽셀 회로 및 적층형 회로에 주로 사용되는 비정질 TFT의 기생 직렬 저항 성분을 추출하는 방법에 관한 것이다.
본 발명은 교육과학기술부 및 한국연구재단 (이공분야)의 기초연구사업-중견연구자 지원사업 (도약연구)의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호 : 2011-0000313, 과제명 : 투명 유연 산화물 반도체 소자 모델 및 적층형 회로 개발 (3차년도/총5차년도)].
비정질 TFT는 높은 이동도와 우수한 균일성을 가지며, 상온에서 저가 공정을 이용하기 때문에 고성능 대면적 디스플레이 소자의 재료로 각광받고 있다. 이런 비정질 TFT는 전기적 특성이 비정질 반도체의 밴드갭 내 상태밀도(DOS: density of state)와 소스, 드레인 및 게이트 구조에 의한 기생 직렬 저항에 의해 크게 좌우되는 소자이다.
따라서, 더 향상된 동작특성과 집적도, TFT의 열화 메커니즘의 측정과 분석 및 소자특성 개선을 위하여, 소자의 구조와 공정과정에서 야기되는 소스와 드레인에서의 기생 직렬 저항 성분을 추출 할 수 있는 유용한 측정기술을 확보하는 것이 매우 중요하다.
특히, 소스와 드레인 오버랩(overlap) 영역의 저항 성분에 크게 영향을 미치는 금속과 반도체 컨택(contact) 특성을 분석하는 것은 비정질 TFT의 집적화된 특성 분석 플랫폼 구현과 특성 개선, 신뢰성 향상에 크게 기여할 수 있다.
종래 비정질 TFT에서 소스와 드레인 저항을 추출하는 방법은 전송 길이 방법(Transfer Length Method)을 이용하여 여러 채널 길이를 갖는 소자에서 직렬 전체 저항을 게이트 전압에 따라 추출하고, 박막에서의 채널 길이가 "0"이 되는 지점에서 소스 저항과 드레인 저항 각각을 분리하지 않고, 하나의 저항으로 추출하였다. 하지만, 이런 종래 방법은 공정 과정과 장기적인 소자 동작으로 인해 발생하는 소스와 드레인의 비대칭적인 열화를 고려하지 않는 문제점과 소스와 드레인 오버랩 영역에서의 컨택 저항과 벌크 저항을 구별하기 어려운 문제점이 있다.
또한, 소자 집적화에 따라 채널 길이가 점점 짧아지게 되면, 전체 직렬 저항 성분 중에서 채널 저항이 차지하는 비율이 줄어들게 되고 소스와 드레인의 오버랩 영역에서의 기생 직렬 저항 성분이 더 주요한 저항 성분으로 작용하게 된다는 점에서 소스와 드레인 오버랩 영역에서의 저항성분들의 세부적인 분석은 매우 중요하다.
한국공개특허공보 제2010-0135049호 (공개일 2010.12.24)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 커패시턴스-전압 특성과 전류-전압 특성을 이용하여 비정질 TFT의 기생 직렬 저항 성분을 추출할 수 있는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법을 제공하는 것을 목적으로 한다.
나아가, 본 발명은 소스와 드레인 오버랩 영역에서의 컨택 저항과 벌크 저항을 분리하여 추출할 수 있도록 비정질 박막 트랜지스터 내에서 저항 성분과 커패시턴스 성분이 직렬로 연결된 모델을 제시하고, 제시된 모델의 직렬 저항 성분을 추출하는 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법은 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법에 있어서, 상기 비정질 박막 트랜지스터의 게이트-소스 커패시턴스와 게이트-드레인 커패시턴스를 측정하는 단계; 상기 측정된 상기 게이트-소스 커패시턴스와 상기 게이트-드레인 커패시턴스에 기초하여 상기 기생 직렬 저항 성분 중 수직 저항 성분을 추출하는 단계; 상기 비정질 박막 트랜지스터의 드레인-소스 전류를 측정하는 단계; 상기 측정된 상기 드레인-소스 전류에 기초하여 직렬 전체 저항 값을 추출하는 단계; 및 상기 추출된 상기 직렬 전체 저항 값과 상기 수직 저항 성분에 기초하여 상기 기생 직렬 저항 성분 중 수평 저항 성분을 추출하는 단계를 포함한다.
상기 기생 직렬 저항 성분은 채널 폭, 채널 길이, 비정질 박막의 두께, 오버랩 길이를 포함하는 상기 비정질 박막 트랜지스터의 구조적인 파라미터들과 게이트-소스 전압을 고려하여 추출될 수 있다.
상기 수직 저항 성분을 추출하는 단계는 비정질 박막의 두께에 따라 측정된 상기 게이트-소스 커패시턴스와 상기 게이트-드레인 커패시턴스를 이용하여 수직 저항 성분 추출 모델을 생성하고, 상기 생성된 상기 수직 저항 성분 추출 모델을 이용하여 상기 수직 저항 성분을 추출할 수 있다.
상기 수직 저항 성분을 추출하는 단계는 드레인과 소스 각각의 수직 저항 성분을 추출하고, 상기 드레인과 상기 소스 각각의 상기 수직 저항 성분으로부터 상기 드레인과 상기 소스 각각의 컨택 저항 성분과 벌크 저항 성분을 추출할 수 있다.
상기 커패시턴스를 측정하는 단계는 주파수에 따라 상기 게이트-소스 커패시턴스와 상기 게이트-드레인 커패시턴스를 측정하고, 상기 수직 저항 성분을 추출하는 단계는 상기 게이트-소스 커패시턴스와 상기 게이트-드레인 커패시턴스를 상기 주파수의 증가에 따라 수렴되는 상기 수직 저항 성분으로 추출할 수 있다.
상기 수평 저항 성분을 추출하는 단계는 상기 수평 저항 성분으로부터 전달 저항 성분과 채널 저항 성분을 추출할 수 있다.
본 발명의 다른 일 실시예에 따른 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법은 게이트-소스 커패시턴스와 게이트-드레인 커패시턴스를 측정하는 단계; 드레인-소스 전류를 측정하는 단계; 및 상기 측정된 상기 게이트-소스 커패시턴스와 상기 게이트-드레인 커패시턴스 및 상기 드레인-소스 전류에 기초하여 기생 직렬 저항 성분을 추출하는 단계를 포함한다.
본 발명에 따르면, 커패시턴스-전압 특성과 전류-전압 특성 그리고 TFT의 구조적인 파라미터들을 이용하여 기생 직렬 저항 성분을 구성하는 다양한 저항 성분들을 분리 추출할 수 있으며, 비정질 TFT에서 활성층의 두께 즉, 비정질 박막의 두께, 채널 길이와 게이트 전압의 의존도를 포함하는 기생 직렬 저항 성분을 추출할 수 있다.
구체적으로, 커패시턴스-게이트 전압 특성과 전류-전압 특성을 조합하는 방법을 이용하여 채널 길이가 짧아짐에 따라 동작 특성에 주요하게 작용하는 소스와 드레인 저항 성분을 분리 추출할 수 있다.
소스와 드레인의 저항을 분리 추출하는 것에서 더 나아가 게이트와 소스, 게이트와 드레인의 커패시턴스와 게이트 전압 측정을 활성층 두께에 따라 측정함으로써 소스와 드레인의 오버랩 영역에서의 컨택 저항과 벌크 저항을 각각 추출할 수 있다. 특히, 비정질 TFT에서 소스와 드레인 영역의 금속과 반도체 계면에서의 특성을 알 수 있는 컨택 비저항을 추출하여 계면 특성을 분석할 수 있다.
또한, 채널의 길이, 폭, 두께, 오버랩 길이 등의 물리적 변수와 게이트 전압을 모두 고려하여 TFT의 전류 대 전압 특성에 영향을 미칠 수 있는 기생 직렬 저항 성분을 모두 고려하여 각각을 추출할 수 있으며, 특히 구조적인 변수들의 상호관계를 분석하여 게이트 전압의 의존도를 파악함으로써 구체적이고 유용한 모델을 제시할 수 있다.
또한, 기생 직렬 저항 성분을 컨택 저항과 벌크 저항인 수직 저항 성분과 전달 저항과 채널저항인 수평 저항 성분성분으로 나누어 각각의 성분을 모두 추출할 수 있으며, 활성층 두께와 게이트 전압에 따른 컨택의 비저항 특성도 추출할 수 있다. 따라서, 본 발명에 따른 방법은 비정질 TFT에서의 기생 직렬 저항 성분을 분석하는데 좋은 도구로 사용될 수 있다.
도 1은 비정질 TFT의 등가 모델과 구조적인 파라미터가 표시된 단면도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 비정질 TFT의 기생 직렬 저항 성분 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 3은 비정질 TFT 소자에서 게이트와 소스 사이의 커패시턴스-전압 측정 결과를 나타낸 것이다.
도 4는 복수의 주파수에 대한 소스 오버랩 영역의 수직 저항 성분에 대한 측정 결과를 나타낸 것이다.
도 5는 소스 오버랩 영역에서 활성층 두께에 따른 수직 저항 성분을 게이트 전압에 따라 얻은 결과를 나타낸 것이다.
도 6은 드레인 전압에 따른 DC 특성인 전달 특성 곡선을 나타낸 것이다
도 7은 복수의 게이트 전압에 따른 DC 특성인 출력 특성 곡선을 나타낸 것이다.
도 8은 0.1[V]의 드레인 전압에서 게이트 전압의 증가에 따라 수렴하는 직렬 전체 저항을 나타낸 것이다.
도 9는 소스와 드레인 오버랩 영역의 수직 저항 성분을 제외한 채널 길이에 따른 수평 저항 성분을 게이트 전압에 따라 얻은 결과를 나타낸 것이다.
도 10은 본 발명에 따른 비정질 TFT의 물리적인 파라미터들과 게이트 전압에 따라 추출된 저항 성분들을 나타낸 것이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 본 발명의 일 실시 예에 따른 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법을 첨부된 도 1 내지 도 10을 참조하여 상세히 설명한다.
도 1은 비정질 TFT의 등가 모델과 구조적인 파라미터가 표시된 단면도를 나타낸 것이다.
여기서, 도 1(a)는 수평 저항 성분(RLT, RCH)와 수직 저항 성분(RCS, RBS, RCD, RBD)을 포함하는 등가 모델과 구조적인 파라미터가 표시된 단면도를 나타내고, 도 1(b)는 게이트와 소스 사이의 커패시턴스-전압 측정을 통해 얻은 수직 저항 성분인 소스 컨택 저항 성분(RCS)과 소스 벌크 저항 성분(RBS)을 나타내며, 도 1(c)는 전류-전압 측정을 통해 얻을 수 있는 소스 저항을 나타내며, 소스 오버랩 영역에서의 수평 저항 성분(RLT)을 포함하는 저항 모델이다.
도 1에 도시된 바와 같이, 비정질 TFT 소자의 등가 모델은 소스와 드레인 오버랩 영역의 수직 저항 성분(RCS, RBS, RCD, RBD)과 수평 저항 성분인 전달 저항 성분(RLT)을 나타내며, 채널 영역에서의 채널 저항 성분(RCH)을 나타낸다.
게이트와 소스, 게이트와 드레인의 커패시턴스-게이트 전압 측정을 통하여 게이트 절연막 커패시턴스(COX)와 오버랩 커패시턴스(COV), 소스와 드레인 오버랩 영역의 수직 저항 성분을 포함하는 결과를 얻을 수 있다.
게이트 전압에 따른 소스와 드레인에서 활성층(active layer) 예를 들어, 비정질 박막을 통해 흐르는 직렬 전류를 측정함으로써, 소스와 드레인 오버랩 영역의 수직 저항 성분과 수평 저항 성분을 포함하는 기생 직렬 전체 저항 성분을 얻을 수 있다.
이런 비정질 TFT의 등가 모델에 포함되어 있는 저항 성분들을 분리 추출할 수 있는 본 발명에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 비정질 TFT의 기생 직렬 저항 성분 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 2를 참조하면, 본 발명의 추출 방법은 게이트 전압(VGS)에 대한 게이트-소스 커패시턴스(CGS)와 게이트-드레인 커패시턴스(CGD)를 측정하고, 측정된 게이트-소스 커패시턴스(CGS)와 게이트-드레인 커패시턴스(CGD)에 기초하여 비정질 TFT의 소스와 드레인 각각에 대한 수직 저항 성분을 추출한다(S210, S220).
이 때, 본 발명은 비정질 박막의 두께에 따라 측정된 게이트-소스 커패시턴스와 게이트-드레인 커패시턴스를 이용하여 수직 저항 성분 추출 모델을 생성하고, 생성된 수직 저항 성분 추출 모델을 이용하여 수직 저항 성분을 추출할 수도 있다.
추출된 소스와 드레인 각각에 대한 수직 저항 성분으로부터 소스와 드레인 각각의 컨택 저항 성분(RCS, RCD)과 벌크 저항 성분(RBS, RBD)을 분리 추출한다(S230).
단계 S210 내지 S230에 대해 도 3 내지 도 5를 참조하여 설명한다. 본 발명의 실시예로 비정질 산화물 TFT에서 대표적으로 사용되는 재료인 비정질 InGaZnO TFT를 예를 들어 설명한다.
도 3은 비정질 TFT 소자에서 게이트와 소스 사이의 커패시턴스-전압 측정 결과를 나타낸 것이고, 도 4는 복수의 주파수에 대한 소스 오버랩 영역의 수직 저항 성분에 대한 측정 결과를 나타낸 것이다.
도 3과 도 4에 도시된 바와 같이, 측정 장비를 이용하여 게이트 전압(VGS)에 따른 게이트-소스 커패시턴스(CGS)와 게이트-드레인 커패시턴스(CGD)를 측정한다.
여기서, 도 3에 도시된 병렬 등가회로에서의 커패시턴스(Cm)는 측정된 게이트-소스 커패시턴스(CGS)를 의미하고, 측정을 통해 얻어지는 저항(Rm)과 커패시턴스(Cm)가 병렬 구조를 갖는 병렬 등가회로의 어드미턴스는 <수학식 1>과 같이 나타낼 수 있다.
[수학식 1]
Figure 112011060467751-pat00001

여기서, Ym(ω)는 주파수에 의존하는 병렬 등가회로의 어드미턴스를 의미한다.
측정장비를 통해 한 개의 특정 주파수에서 Cm과 Dm값을 얻을 수 있으며, Rm은 측정장비를 통해 획득된 Cm과 Dm값을 상기 <수학식 1>을 이용하여 얻을 수 있다.
본 발명에서는 도 4에 도시된 게이트와 소스간의 일 예와 같이, 저항(RVS)과 커패시턴스(CGS)가 직렬 구조를 갖는 직렬 등가회로를 제안하며, 일반적으로 직렬 커패시턴스와 직렬 저항을 갖는 직렬 등가회로의 어드미턴스는 <수학식 2>와 같이 나타낼 수 있다.
[수학식 2]
Figure 112011060467751-pat00002

여기서, Ys(ω)는 주파수에 의존하는 직렬 등가회로의 어드미턴스를 의미하고, RSo는 직렬 저항을 의미하고, CSo는 직렬 커패시턴스를 의미한다. 즉, 도 4의 경우 RVS가 RSo가 되고, CGS가 CSo가 된다.
측정을 통하여 얻어진 병렬 모델과 본 발명에서 제안하는 직렬 모델을 이용하여 주파수에 독립적인 수직 저항 성분(RVS, RVD)을 추출할 수 있으며, 주파수에 독립적인 수직 저항 성분은 <수학식 3>에 의해 추출될 수 있다.
[수학식 3]
Figure 112011060467751-pat00003

여기서, CGS와 RVS는 게이트-소스 측정에서 얻은 커패시턴스와 저항을 직렬 모델로 변환한 것이고, CGD와 RVD는 게이트-드레인 측정에서 얻은 커패시턴스와 저항을 직렬 모델로 변환한 것이다.
도 3과 도 4 그리고 <수학식 3>에서 알 수 있듯이, 주파수가 증가할수록 커패시턴스는 점차 줄어드는 것을 알 수 있다.
예컨대, 복수의 주파수 즉, 100[kHz], 300[kHz], 500[kHz], 800[kHz], 1[Mhz]의 주파수에 대한 측정 결과를 통해, 주파수가 증가할수록 활성층 예컨대, 비정질-IGZO(InGa-ZnO)에서 반응하는 전하들이 줄어들면서 커패시턴스가 점차 줄어드는 결과를 볼 수 있다.
또한, 직렬 저항 성분(RVS)과 직렬 커패시턴스 성분(CGS)으로 구현된 게이트와 소스 사이의 저항 성분과 커패시턴스 성분에서, 주파수가 증가할수록 커패시턴스 성분은 점차 사라지게 되고, 주파수에 의존하지 않는 직렬 저항 성분만 남게 된다. 따라서, 주파수가 높아짐에 따라 저항 성분은 더 이상 주파수에 의존하지 않는 특정 저항 성분으로 수렴하게 된다. 즉, 특정 저항 성분이 게이트와 소스 사이의 수직 저항 성분(RCS +RBS)이 된다.
도 5는 소스 오버랩 영역에서 활성층 두께에 따른 수직 저항 성분을 게이트 전압에 따라 얻은 결과를 나타낸 것으로, 게이트와 소스의 커패시턴스와 게이트 전압 특성을 활성층 두께(TIGZO)에 따라 측정한 결과이다.
도 5에 도시된 바와 같이, 100[nm], 150[nm], 200[nm]의 활성층 두께를 갖는 비정질 TFT 소자에 대한 측정 결과를 통해, 직렬 저항 성분(RSo)은 게이트 전압이 증가함에 따라 감소하는 것을 알 수 있으며, 게이트 전압에 따라 측정한 결과는 활성층 두께에 대해 일차 직선의 관계를 가지는 것을 알 수 있다.
이 때, 일차 직선관계에서 기울기는 단위 활성층 두께당 저항 성분(rVS, rVD)을 나타내고, 활성층 두께가 "0"인 지점의 교점은 소스와 활성층 사이의 컨택 저항 성분을 나타낸다. 따라서, 활성층 두께에 따라 측정된 커패시턴스-전압 특성을 이용하여 얻어진 소스와 드레인의 수직 저항 성분은 컨택 저항 성분(RCS, RCD)과 벌크 저항 성분(RBS, RBD)으로 분리될 수 있다. 여기서 컨택 저항 성분은 오버랩 길이(LOV)와 채널 폭(W)에 반비례 관계를 가지며, 커패시턴스-게이트 전압 특성과 전류-게이트 전압 특성에서 같은 값을 가질 수 있다. 또한, 컨택 저항 성분과 벌크 저항 성분은 게이트 전압이 증가할수록 감소하는 경향을 갖는 것을 알 수 있다.
따라서, 소스와 드레인 각각의 수직 저항 성분(RVS, RVD)은 아래 <수학식 4>와 같이 나타낼 수 있다.
[수학식 4]
Figure 112011060467751-pat00004

여기서, ρCS와 ρCD는 소스 컨택과 드레인 컨택의 비저항 또는 저항률을 의미하고, rBS와 rBD는 단위 활성층 두께당 소스의 벌크 저항 성분과 드레인의 벌크 저항 성분을 의미한다.
이와 같은 과정을 통하여 수직 저항 성분의 구성 요소인 컨택 저항 성분과 벌크 저항 성분이 추출되면, 드레인 전압(VDS)에 대한 출력 전류(IDS)를 측정하고, 측정된 출력 전류에 기초하여 직렬 전체 저항 값을 추출한다(S240, S250).
단계 S240과 S250에 대해 도 6 내지 도 8을 참조하여 설명한다.
도 6은 드레인 전압에 따른 DC 특성인 전달 특성 곡선을 나타낸 것이고, 도 7은 복수의 게이트 전압에 따른 DC 특성인 출력 특성 곡선을 나타낸 것이다.
도 6과 도 7을 통해 알 수 있듯이, 측정 대상 소자의 문턱전압(threshold voltage)을 추출할 수 있고, 게이트 전압이 증가함에 따라 출력 전류(IDS)가 증가하는 것을 알 수 있으며, 드레인 전압이 낮은 범위(710)에서 출력 전류(IDS)는 일차 직선으로 나타나는 것을 알 수 있다.
여기서, 드레인 전압이 낮은 범위(710)에 대응하는 선형구간에서는 직렬 전체 저항 성분(RTOT)을 포함하게 된다.
도 8은 0.1[V]의 드레인 전압에서 게이트 전압의 증가에 따라 수렴하는 직렬 전체 저항을 나타낸 것으로, 드레인 전압 대 출력전류의 특성 곡선에서 추출한 직렬 전체 저항 값의 게이트 전압 의존도를 보여주는 것이다.
도 8에 도시된 바와 같이, 게이트 전압이 문턱 전압(VT) 이상에서 증가할수록 직렬 전체 저항 값은 점차 감소하는 형태를 갖는 것을 알 수 있으며, 이는 게이트 전압이 증가하면서 활성층 내에 축적되는 전자의 양이 증가하고, 전도도가 상승하기 때문이다.
이 때, 비정질 TFT의 직렬 전체 저항 값(RTOT)의 변화는 선형적으로 감소하지 않으며, 직렬 전체 저항 값(RTOT)은 아래 <수학식 5>와 같이 나타낼 수 있다.
[수학식 5]
Figure 112011060467751-pat00005

여기서, Leff는 유효채널 길이를 의미하고, μeff는 유효 전자 이동도를 의미하고, RSD는 게이트 전압에 독립적인 소스-드레인 저항을 의미한다.
<수학식 5>를 통해 알 수 있듯이, 직렬 전체 저항 값은 게이트 전압에 반비례하고 채널 길이에 비례하는 성분과 게이트전압과 채널길이에 독립적인 성분을 포함하고 있으며, 직렬 전체 저항 값은 게이트 전압 의존도에 따라 달라지는 것을 알 수 있다.
또한, 도 8을 통하여 게이트 전압이 증가하면서 직렬 저항 성분은 점차 줄어들어 특정 저항 값으로 수렴함을 알 수 있으며, 이는 게이트 전압이 매우 큰 영역에서 활성층 내의 채널 저항 성분은 거의 없게 되어 소스와 드레인의 저항 성분만 남게 되기 때문이다.
따라서, 출력전류-전압 측정의 낮은 드레인 전압에서 추출한 전체 직렬 저항(RTOT)은 <수학식 6>과 같이 나타낼 수 있다.
[수학식 6]
Figure 112011060467751-pat00006

여기서, 전체 직렬 저항은 커패시턴스-전압 측정으로부터 얻은 수직 저항 성분 (RVS, RVD)과 전류-전압 측정으로부터 얻은 수평 저항 성분(RL=RCH+2RLT)을 포함하는 것을 알 수 있으며, LT는 소스와 드레인 오버랩 영역에서 컨택 쪽으로 전류가 퍼질 때 생기는 수평 전달 길이를 의미한다.
이 때, 커패시턴스-전압 측정에서 얻은 수직 저항 성분은 출력전류-전압 측정에서 얻은 수직 저항 성분과 동일하다.
단계 S250에 의하여 직렬 전체 저항 값이 추출되면, 추출된 직렬 전체 저항 값과 단계 S220에 의하여 추출된 수직 저항 성분에 기초하여 소스와 드레인의 수평 저항 성분을 추출하고, 추출된 수평 저항 성분으로부터 전달 저항 성분과 채널 저항 성분을 분리 추출한다(S260, S270).
여기서, 수평 저항 성분은 추출된 직렬 전체 저항 값(RTOT)과 수직 저항 성분(RVS+RVD)의 차이를 이용하여 추출될 수 있으며, 아래 <수학식 7>과 같이 나타낼 수 있다.
[수학식 7]
Figure 112011060467751-pat00007

여기서, rch는 단위 채널 길이당 저항 성분을 의미한다.
단계 S260과 S270에 대해 도 9를 참조하여 설명한다.
도 9는 소스와 드레인 오버랩 영역의 수직 저항 성분을 제외한 채널 길이에 따른 수평 저항 성분을 게이트 전압에 따라 얻은 결과를 나타낸 것으로, 4개의 채널 길이 즉, 10[μm], 20[μm], 50[μm], 100[μm]에 대한 측정 결과를 나타낸 것이다.
도 9에 도시된 바와 같이, 수평 저항 성분(RL)은 각각의 채널 길이에서 구한 직렬 전체 저항 값에서 게이트 전압에 의하여 측정된 게이트-소스 커패시턴스와 게이트-드레인 커패시턴스로부터 추출된 수직 저항 성분(RVS, RVD)를 제거한 것으로, 채널 길이가 증가함에 따라 수평 저항 성분은 증가하며, 각각의 채널 길이에서 구한 값은 게이트 전압이 증가할수록 감소하는 것을 알 수 있다.
도 9에서의 기울기는 단위 채널 길이당 저항 성분(rch)이며 게이트 전압 의존도를 갖는다. 또한, 채널 길이가 "0"일 때의 교점에 해당하는 값은 소스와 드레인 오버랩 영역에서 각각 컨택 쪽으로 전류가 퍼질 때 생기는 수평 전달 길이(LT)에 해당하는 저항 성분인 전달 저항 성분(RLT)을 의미한다.
이 때, 전달 저항 성분(RLT)은 단위 채널 길이당 저항 성분이 전달 길이만큼 도달할 때에 해당하는 성분으로, 전달 길이가 중요한 변수로 작용할 수 있다. 전달 길이는 활성층 두께와 게이트 전압에 의존하는 값으로, 이 성분의 변화가 전달 저항의 크기를 결정하게 된다.
도 10은 본 발명에 따른 비정질 TFT의 물리적인 파라미터들과 게이트 전압에 따라 추출된 저항 성분들을 나타낸 것이다.
도 10을 통해 알 수 있듯이, 본 발명의 추출 방법을 이용함으로써, 기생 직렬 저항 성분을 구성하는 저항 성분들 각각에 대하여 활성층의 두께 즉, 비정질 박막의 두께(TIGZO), 채널 폭(W), 채널 길이(L) 및 게이트 전압(VGS)에 따라 분리 추출할 수 있다.
이와 같이, 본 발명에 따른 기생 직렬 저항 성분 추출 방법은 직렬 저항 성분을 구성하고 있는 다양한 저항 성분들 각각에 대하여 분리 추출할 수 있기 때문에 공정 과정과 장기적인 소자 동작으로 인해 발생하는 소스와 드레인의 비대칭적인 열화에 따른 소스와 드레인 각각의 저항 성분을 획득할 수 있다.
구체적으로, 본 발명은 커패시턴스-게이트 전압 특성과 전류-전압 특성을 조합하는 방법을 이용하여 채널 길이가 짧아짐에 따라 동작 특성에 주요하게 작용하는 소스와 드레인 저항 성분 즉, 컨택 저항 성분과 벌크 저항 성분 각각을 분리 추출할 수 있다.
또한, 소스와 드레인 영역의 금속과 반도체 계면에서의 특성을 알 수 있는 컨택 비저항을 추출함으로써, 계면 특성을 분석할 수도 있다.
본 발명의 일 실시예에 따른 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 성분 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (9)

  1. 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법에 있어서,
    상기 비정질 박막 트랜지스터의 게이트와 소스 간 커패시턴스와 상기 게이트와 드레인 간 커패시턴스를 측정하는 단계;
    상기 측정된 상기 게이트와 상기 소스 간 커패시턴스와 상기 게이트와 상기 드레인 간 커패시턴스에 기초하여 상기 기생 직렬 저항 성분 중 수직 저항 성분을 추출하는 단계;
    상기 비정질 박막 트랜지스터의 상기 드레인과 상기 소스 간 전류를 측정하는 단계;
    상기 측정된 상기 드레인과 상기 소스 간 전류에 기초하여 직렬 전체 저항 값을 추출하는 단계; 및
    상기 추출된 상기 직렬 전체 저항 값과 상기 수직 저항 성분에 기초하여 상기 기생 직렬 저항 성분 중 수평 저항 성분을 추출하는 단계
    를 포함하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  2. 제1항에 있어서,
    상기 기생 직렬 저항 성분은
    채널 폭, 채널 길이, 활성층에 해당하는 비정질 박막의 두께, 게이트 전극과 소스 전극 또는 상기 게이트 전극과 드레인 전극 간의 오버랩되는 오버랩 길이를 포함하는 상기 비정질 박막 트랜지스터의 구조적인 파라미터들과 상기 게이트와 상기 소스 간 전압을 고려하여 추출되는 것을 특징으로 하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  3. 제1항에 있어서,
    상기 수직 저항 성분을 추출하는 단계는
    비정질 박막의 두께에 따라 측정된 상기 게이트와 상기 소스 간 커패시턴스와 상기 게이트와 상기 드레인 간 커패시턴스를 이용하여 수직 저항 성분 추출 모델을 생성하고,
    상기 생성된 상기 수직 저항 성분 추출 모델을 이용하여 상기 수직 저항 성분을 추출하는 것을 특징으로 하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  4. 제1항에 있어서,
    상기 수직 저항 성분을 추출하는 단계는
    상기 드레인과 상기 소스 각각의 수직 저항 성분을 추출하고, 상기 드레인과 상기 소스 각각의 상기 수직 저항 성분으로부터 상기 드레인과 상기 소스 각각의 컨택 저항 성분과 벌크 저항 성분을 추출하는 것을 특징으로 하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  5. 제1항에 있어서,
    상기 커패시턴스를 측정하는 단계는
    주파수에 따라 상기 게이트와 상기 소스 간 커패시턴스와 상기 게이트와 상기 드레인 간 커패시턴스를 측정하고,
    상기 수직 저항 성분을 추출하는 단계는
    상기 게이트와 상기 소스 간 커패시턴스와 상기 게이트와 상기 드레인 간 커패시턴스를 상기 주파수의 증가에 따라 수렴되는 상기 수직 저항 성분으로 추출하는 것을 특징으로 하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  6. 제1항에 있어서,
    상기 수평 저항 성분을 추출하는 단계는
    상기 수평 저항 성분으로부터 전달 저항 성분과 채널 저항 성분을 추출하는 것을 특징으로 하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  7. 게이트와 소스 간 커패시턴스와 상기 게이트와 드레인 간 커패시턴스를 측정하는 단계;
    상기 드레인과 상기 소스 간 전류를 측정하는 단계; 및
    상기 측정된 상기 게이트와 소스 간 커패시턴스와 상기 게이트와 상기 드레인 간 커패시턴스 및 상기 드레인과 상기 소스 간 전류에 기초하여 기생 직렬 저항 성분을 추출하는 단계
    를 포함하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  8. 제7항에 있어서,
    상기 기생 직렬 저항 성분은
    채널 폭, 채널 길이, 활성층에 해당하는 비정질 박막의 두께, 게이트 전극과 소스 전극 또는 상기 게이트 전극과 드레인 전극 간의 오버랩되는 오버랩 길이를 포함하는 상기 비정질 박막 트랜지스터의 구조적인 파라미터들과 상기 게이트와 상기 소스 간 전압을 고려하여 추출되는 것을 특징으로 하는 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법.
  9. 제1항 내지 제8항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020110077904A 2011-08-04 2011-08-04 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법 KR101126981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077904A KR101126981B1 (ko) 2011-08-04 2011-08-04 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077904A KR101126981B1 (ko) 2011-08-04 2011-08-04 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법

Publications (1)

Publication Number Publication Date
KR101126981B1 true KR101126981B1 (ko) 2012-03-26

Family

ID=46142295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077904A KR101126981B1 (ko) 2011-08-04 2011-08-04 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법

Country Status (1)

Country Link
KR (1) KR101126981B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344752B1 (ko) 2013-03-15 2013-12-24 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
CN111707870A (zh) * 2020-06-24 2020-09-25 深港产学研基地（北京大学香港科技大学深圳研修院） 一种提取GaN HEMT晶体管动态串联电阻的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10332773A (ja) 1997-05-28 1998-12-18 Nec Corp 電界効果トランジスタの評価方法
JP3139418B2 (ja) 1997-07-03 2001-02-26 日本電気株式会社 Ｆｅｔの寄生抵抗の算出方法
KR20100073572A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 트랜지스터의 기생 성분 측정 장치
JP2011129615A (ja) 2009-12-16 2011-06-30 Renesas Electronics Corp Ｍｏｓトランジスタのシミュレーションパラメータの抽出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10332773A (ja) 1997-05-28 1998-12-18 Nec Corp 電界効果トランジスタの評価方法
JP3139418B2 (ja) 1997-07-03 2001-02-26 日本電気株式会社 Ｆｅｔの寄生抵抗の算出方法
KR20100073572A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 트랜지스터의 기생 성분 측정 장치
JP2011129615A (ja) 2009-12-16 2011-06-30 Renesas Electronics Corp Ｍｏｓトランジスタのシミュレーションパラメータの抽出方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344752B1 (ko) 2013-03-15 2013-12-24 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
CN111707870A (zh) * 2020-06-24 2020-09-25 深港产学研基地（北京大学香港科技大学深圳研修院） 一种提取GaN HEMT晶体管动态串联电阻的方法

Similar Documents

Publication Publication Date Title
Ahsan et al. Capacitance modeling in dual field-plate power GaN HEMT for accurate switching behavior
KR101267780B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
KR101105273B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치
US7983889B2 (en) Simulation method and simulation apparatus for LDMOSFET
Jun et al. Dual-sweep combinational transconductance technique for separate extraction of parasitic resistances in amorphous thin-film transistors
JP5261621B1 (ja) 双方向スイッチのシミュレーション方法、双方向スイッチのシミュレーション装置、及びプログラム
KR101126981B1 (ko) 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법
JP2010062441A (ja) シミュレーション装置、及びシミュレーション方法
Macambira et al. Impact of biosensor permittivity on a double-gate nTFET ambipolar current
JP5906079B2 (ja) ドレイン電流のシミュレーション装置及びドレイン電流のシミュレーションプログラム
Longobardi et al. The dynamics of surface donor traps in AlGaN/GaN MISFETs using transient measurements and TCAD modelling
Naumova et al. Optimization of the response of nanowire biosensors
Khwairakpam et al. Sensitivity optimization of a double-gated ISFET pH-sensor with HfO2/SiO2 gate dielectric stack
Zhang et al. Charge pumping and DCIV currents in SOI FinFETs
US9209167B2 (en) Determining threshold voltage variations in field effect transistors
JPH07176740A (ja) Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法
Blawid et al. Self-Consistent Extraction of Mobility and Series Resistance: A Hierarchy of Models for Benchmarking Organic Thin-Film Transistors
Hu Compact modeling for the changing transistor
Aoki et al. Electron mobility and self-heat modeling of AlN/GaN MIS-HEMTs with embedded source field-plate structures
JP2008053617A (ja) 電流モデル作成方法および電子回路
Ghosh et al. Physics based modeling of gate current including fowler-nordheim tunneling in GaN HEMT
Herrera et al. Universal feature of trap-density increase in aged MOSFET and its compact modeling
Jin et al. Dynamic and transient analysis of silicon-based thin-film transistors: channel propagation model
JP7325693B2 (ja) トランジスタ特性シミュレーション装置、トランジスタ特性シミュレーション方法、およびトランジスタ特性シミュレーションプログラム
Venugopalan et al. Modeling intrinsic and extrinsic asymmetry of 3D cylindrical gate/gate-all-around FETs for circuit simulations

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9