KR101344752B1 - 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치 - Google Patents

비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치 Download PDF

Info

Publication number
KR101344752B1
KR101344752B1 KR1020130027986A KR20130027986A KR101344752B1 KR 101344752 B1 KR101344752 B1 KR 101344752B1 KR 1020130027986 A KR1020130027986 A KR 1020130027986A KR 20130027986 A KR20130027986 A KR 20130027986A KR 101344752 B1 KR101344752 B1 KR 101344752B1
Authority
KR
South Korea
Prior art keywords
capacitance
intrinsic
thin film
film transistor
oxide semiconductor
Prior art date
Application number
KR1020130027986A
Other languages
English (en)
Inventor
최현준
배학열
김대환
김동명
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020130027986A priority Critical patent/KR101344752B1/ko
Application granted granted Critical
Publication of KR101344752B1 publication Critical patent/KR101344752B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법은 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법에 있어서, 암실에서 상기 박막 트랜지스터의 게이트 전압에 따른 암실 커패시턴스를 측정하는 단계; 미리 결정된 파장의 광원을 상기 박막 트랜지스터에 조사하여 상기 박막 트랜지스터의 광 반응 커패시턴스를 측정하는 단계; 상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 커패시턴스(intrinsic capacitance)를 연산하는 단계; 및 상기 연산된 상기 진성 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 단계를 포함하고, 상기 연산하는 단계는 상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에서 상기 박막 트랜지스터의 기생 커패시턴스를 디임베딩(de-embedding)시켜 상기 진성 커패시턴스를 연산함으로써, 기생 커패시턴스에 독립적인 진성 밴드갭 내 상태밀도를 추출할 수 있다.

Description

비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치 {Method for extracting intrinsic subgap density of states of amorphous oxide semiconductor thin-film transistor and apparatus thereof}
본 발명은 비정질 산화물 반도체 박막 트랜지스터(TFT)의 진성 밴드갭 내 상태밀도 (intrinsic subgap density-of-states) 추출에 대한 것으로, 상세하게는 광원을 이용한 광 차지 펌핑(optical charge pumping) 방법을 통해 박막 트랜지스터에 포함되어 있는 기생 커패시턴스를 제거하고, 이를 통해 진성 밴드갭 내 상태밀도를 추출할 수 있는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치에 관한 것이다.
본 발명은 교육과학기술부 및 한국연구재단의 교육과학기술부 기초연구사업-중견연구자(핵심연구)의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2012-0005001, 과제명: 차세대 디스플레이용 산화물 반도체 TFT를 위한 집적화된 Thermo-Opto Electronic 특성 분석 플랫폼 개발 및 응용].
비정질 산화물 반도체 박막 트랜지스터(TFT)는 높은 캐리어 이동도와 대면적에서의 박막의 균일성(uniformity) 그리고 신뢰성 관점에서의 안정성과 같은 장점들을 가지고 있다. 비정질 산화물 반도체 TFT는 이런 장점들 때문에 고해상도 AM(Active Matrix)-LCD 및 AM-OLED(Organic Light-Emitting Diode) 등 디스플레이 백플레인(display backplane)에 상용화되어 있는 비정질 Si TFT의 대체 소자로써 활발한 연구가 진행되고 있다. 실제로 최근 3-4년간 비정질 산화물 반도체 TFT인 a-IGZO(InGa-ZnO) TFT가 다양한 디스플레이 픽셀(pixel) 회로나 3-D 적층 회로 등에 적용됨으로써 이의 적용 가능성이 입증되었다.
이런 비정질 산화물 반도체 박막 트랜지스터는 밴드갭 내에 존재하는 상태밀도(subgap DOS)의 전기적인 영향이 크기 때문에 밴드갭 내 상태밀도를 추출하는 것이 소자의 특성을 분석하는 부분에 있어서 매우 중요한 역할을 하고 있다. 특히, 비정질 산화물 반도체 박막 트랜지스터의 성능과 집적 밀도를 향상시키기 위하여 스케일(scale)이 점점 줄어듦에 따라, 밴드갭 내 상태밀도를 추출하는 것은 액티브 필름의 특성과 성능에 있어서 매우 중요하다.
또한 소자를 제작하는 공정 시 게이트 전극과 소스 전극, 드레인 전극은 오버랩(overlap) 될 수밖에 없으며, 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도를 추출하는데 있어서 전극 간의 오버랩으로 인하여 추가적인 기생 커패시턴스(parasitic capacitance) 성분이 발생하는 문제점이 있었다.
이런 기생 커패시턴스는 비정질 산화물 반도체 박막 트랜지스터의 성능(performance), 안정성(stability), 신뢰성(reliability)에 영향을 미칠 뿐만 아니라 모델링 시 특성을 정확하게 알 수 없기 때문에 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하기 위해서는 기생 커패시턴스를 완전히 제거하여야 한다.
따라서, 기생 커패시턴스를 완전히 제거하여 진성 밴드갭 내 상태밀도를 추출할 수 있는 방법의 필요성이 대두된다.
한국등록특허공보 제10-1105273호 (등록일 2012.01.05)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 박막 트랜지스터에 포함되어 있는 기생 커패시턴스를 제거하고, 이를 통해 진성 밴드갭 내 상태밀도를 추출할 수 있는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치를 제공하는 것을 목적으로 한다.
구체적으로, 본 발명은 광 반응을 이용하여 측정한 커패시턴스와 암실에서 측정한 커패시턴스를 이용하여 박막 트랜지스터에 포함된 기생 커패시턴스를 디임베딩시키고, 이를 통해 진성 커패시턴스를 연산한 후 연산된 진성 커패시턴스에 기초하여 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출할 수 있다.
또한, 본 발명은 기생 커패시턴스가 제거된 진성 밴드갭 내 상태밀도를 추출함으로써, 비정질 산화물 반도체 박막 트랜지스터의 모델링과 특성을 제공할 수 있는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법은 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법에 있어서, 암실에서 상기 박막 트랜지스터의 게이트 전압에 따른 암실 커패시턴스를 측정하는 단계; 미리 결정된 파장의 광원을 상기 박막 트랜지스터에 조사하여 상기 박막 트랜지스터의 광 반응 커패시턴스를 측정하는 단계; 상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 커패시턴스(intrinsic capacitance)를 연산하는 단계; 및 상기 연산된 상기 진성 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 단계를 포함한다.
상기 연산하는 단계는 상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에서 상기 박막 트랜지스터의 기생 커패시턴스를 디임베딩(de-embedding)시켜 상기 진성 커패시턴스를 연산할 수 있다.
상기 연산하는 단계는 상기 암실 커패시턴스와 상기 광 반응 커패시턴스의 최소 커패시턴스(Cmin)와, 액티브 영역과 드레인 전극, 소스 전극의 오버랩(overlap) 영역에 의해 생성된 오버랩 커패시턴스(Cov)의 차이(Cmin-Cov)에 기초하여 상기 기생 커패시턴스를 연산하고, 상기 연산된 상기 기생 커패시턴스를 이용하여 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에서 상기 기생 커패시턴스를 디임베딩할 수 있다.
상기 연산하는 단계는 상기 비정질 산화물 반도체 박막 트랜지스터의 물리적인 구조 파라미터들을 더 고려하여 상기 진성 커패시턴스를 연산할 수 있다.
상기 추출하는 단계는 상기 광 반응 커패시턴스에서 광기전 효과(photovoltaic effect)에 의해 쉬프트된 문턱전압(threshold voltage)을 더 고려하여 상기 진성 밴드갭 내 상태밀도를 추출할 수 있다.
나아가, 본 발명에 따른 방법은 상기 광원에 의한 광기전 효과(photovoltaic effect)에 의해 상기 광 반응 커패시턴스에서 쉬프트된 문턱전압을 획득하는 단계를 더 포함하고, 상기 연산하는 단계는 상기 암실 커패시턴스에 대한 암실 진성 커패시턴스와 상기 광 반응 커패시턴스에 대한 광 반응 진성 커패시턴스를 연산하며, 상기 추출하는 단계는 상기 연산된 상기 광 반응 진성 커패시턴스를 상기 획득한 상기 문턱전압만큼 쉬프트시키고, 상기 문턱전압만큼 쉬프트된 상기 광 반응 진성 커패시턴스와 상기 암실 진성 커패시턴스를 이용하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출할 수 있다.
나아가, 상기 광 반응 커패시턴스에서 광기전 효과(photovoltaic effect)에 의해 쉬프트된 문턱전압(threshold voltage)을 제거하는 단계를 더 포함하고, 상기 연산하는 단계는 상기 암실 커패시턴스에 대한 암실 진성 커패시턴스와 상기 쉬프트된 문턱전압이 제거된 상기 광 반응 커패시턴스에 대한 광 반응 진성 커패시턴스를 연산하며, 상기 추출하는 단계는 상기 연산된 상기 광 반응 진성 커패시턴스와 상기 암실 진성 커패시턴스를 이용하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출할 수 있다.
본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 장치는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 장치에 있어서, 암실에서 상기 박막 트랜지스터의 게이트 전압에 따른 암실 커패시턴스를 측정하고, 미리 결정된 파장의 광원을 상기 박막 트랜지스터에 조사하여 상기 박막 트랜지스터의 광 반응 커패시턴스를 측정하는 측정부; 상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 커패시턴스(intrinsic capacitance)를 연산하는 연산부; 및 상기 연산된 상기 진성 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 추출부를 포함한다.
본 발명에 따르면, 광 반응을 이용하여 측정한 커패시턴스와 암실에서 측정한 커패시턴스를 이용하여 박막 트랜지스터에 포함된 기생 커패시턴스를 디임베딩(또는 제거)시키고, 이를 통해 진성 커패시턴스를 연산한 후 연산된 진성 커패시턴스에 기초하여 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출함으로써, 기생 커패시턴스에 독립적인 진성 밴드갭 내 상태밀도를 제공할 수 있다.
또한, 본 발명은 기생 커패시턴스에 독립적인 진성 밴드갭 내 상태밀도를 추출하고 이를 통해 비정질 산화물 반도체 박막 트랜지스터의 정확한 모델링과 특성을 제공할 수 있기 때문에 소자와 회로를 설계하는데 참고할 수 있고, 이를 통해 소자와 회로의 성능을 향상시킬 수 있다.
따라서, 본 발명에 따른 기술을 적용함으로써, 비정질 산화물 반도체 박막 트랜지스터를 이용하는 모든 제품의 성능(performance), 안정성(stability), 신뢰성(reliability)을 정확하게 알 수 있다.
도 1은 비정질 산화물 반도체 TFT에 대한 일 실시예의 단면도와 커패시턴스의 등가 모델을 함께 나타낸 것이다.
도 2는 도 1의 TFT에서 기생 커패시턴스가 발생되는 영역에 대해 설명하기 위한 평면도를 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 4는 도 3에 도시된 단계 S330에 대한 일 실시예의 동작 흐름도를 나타낸 것이다.
도 5는 진성 커패시턴스, 오버랩 커패시턴스와 기생 커패시턴스를 포함하고 있는 측정된 커패시턴스에 대한 개념도를 나타낸 것이다.
도 6은 네 개의 샘플들의 암실 커패시턴스와 광 반응 커패시턴스에 대한 그래프를 나타낸 것이다.
도 7은 도 6의 광 반응 커패시턴스에서 쉬프트된 문턱전압을 제거한 커패시턴스에 대한 그래프를 나타낸 것이다.
도 8은 상이한 기생 커패시턴스를 가지는 네 개의 샘플들에 대해 추출된 밴드갭 내 상태밀도에 대한 그래프를 나타낸 것이다.
도 9는 도 8의 네 개의 샘플들에 대해 기생 커패시턴스가 제거된 밴드갭 내 상태밀도에 대한 그래프를 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도 추출 장치에 대한 구성을 나타낸 것이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 본 발명의 일 실시 예에 따른 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치를 첨부된 도 1 내지 도 10을 참조하여 상세히 설명한다.
비정질 산화물 반도체 TFT는 AMLCD, AMOLED 등의 디스플레이 백플레인에 스위치나 구동 소자 등으로 상용화 되어 있는 a-Si TFT 대신에 높은 캐리어 이동도와 대면적에서의 박막의 균일성, 신뢰성 관점에서 안정성으로 인해 대체 소자로 각광받고 있다.
이런 비정질 산화물 반도체 TFT는 전기적 특성에 큰 영향을 미치는 밴드갭 내 상태밀도를 추출하는 것이 소자의 특성을 분석하는 부분에 있어서 매우 중요하며, 밴드갭 내 상태밀도는 TFT의 액티브 영역(채널이 형성되는 비정질 산화물 반도체층이 형성되는 영역) 외측에 형성되는 기생 커패시턴스에 의해 영향을 받게 된다. 즉, 비정질 산화물 반도체 TFT는 액티브 영역이 동일하더라도 기생 커패시턴스가 상이하면 밴드갭 내 상태밀도가 다르게 추출되어 소자의 특성과 성능이 다르게 나타날 수 있다. 따라서, 소자의 특성과 성능을 정확하게 파악하기 위해서는 기생 커패시턴스를 제외한 밴드갭 내 상태밀도를 추출할 수 있어야 한다.
본 발명은 비정질 산화물 반도체 TFT에서 기생 커패시턴스를 디임베딩(또는 제거)시킨 상태의 진성 커패시턴스를 이용하여 밴드갭 내 상태밀도 즉, 진성 밴드갭 내 상태밀도를 추출하는 것을 그 요지로 한다.
여기서, 기생 커패시턴스는 액티브 영역과 오버랩 되는 영역을 제외한 게이트 전극과 드레인 전극, 소스 전극 간에 오버랩되는 영역에 의해 생성되는 커패시턴스를 의미하고, 진성 커패시턴스는 기생 커패시턴스를 제외한 커패시턴스를 의미한다.
도 1은 비정질 산화물 반도체 TFT에 대한 일 실시예의 단면도와 커패시턴스의 등가 모델을 함께 나타낸 것이고, 도 2는 도 1의 TFT에서 기생 커패시턴스가 발생되는 영역에 대해 설명하기 위한 평면도를 나타낸 것으로, 이하 본 발명에서는 비정질 산화물 반도체 TFT로 amorphous InGaZnO (a-IGZO) TFT의 사례를 예시하여 기술한다. 도 2에서 발명의 기술에 대한 설명의 편의를 위하여 채널 보호층(ES)에 대한 부분은 제거되었음을 인지하여야 한다.
도 1과 도 2를 참조하면, 비정질 산화물 반도체 TFT는 구동 전원(VDC, vac)을 인가하기 위한 전극들(게이트 전극, 소스 전극, 드레인 전극)(120, 150, 160), 게이트 절연층(130), 비정질 산화물 반도체층(active layer)(140), 및 채널 보호층(ES)(170)을 포함한다.
게이트 전극(120)은 기판(110) 상의 일부에 형성되고, 드레인 전극(150) 및 소스 전극(160)과 일부 영역이 오버랩되어 형성된다.
이 때, 게이트 전극(120)과 드레인 전극(150), 소스 전극(160) 간의 오버랩(overlap)되는 영역 중 비정질 산화물 반도체층(140)에 의해 형성되는 액티브 영역을 제외한 영역 즉, 빗금이 쳐진 부분에 해당하는 기생 영역(Apar; parasitic area)에 의해 기생 커패시턴스(Cpar,S, Cpar,D)가 생성될 수 있다. 다시 말해, 액티브 영역과 게이트 전극(120) 간의 길이(Lp)와 액티브 영역(140)과 드레인 전극(150), 소스 전극(160) 간의 폭(Wp)에 의해 기생 커패시턴스 값이 달라지게 된다.
게이트 절연층(130)은 게이트 전극(120)을 보호하고 게이트 전극(120)과 드레인 전극(150), 소스 전극(160)을 전기적으로 분리하기 위한 층으로, 미리 결정된 유전율(εOX)을 갖는 물질을 이용하여 미리 결정된 두께(TOX)만큼 형성된다.
비정질 산화물 반도체층(AOS; amorphous oxide semiconductor)(140)은 게이트 절연층(130) 상의 일부 영역(길이 Lm, 폭 W)에 미리 결정된 두께만큼 형성된다.
이 때, 비정질 산화물 반도체층(140)은 드레인 전극(150), 소스 전극(160)과 일부 영역이 오버랩되어 형성된다. 즉, LOV는 비정질 산화물 반도체층(140)과 드레인 전극(150), 소스 전극(160) 간의 오버랩되는 길이를 의미한다. 비정질 산화물 반도체층(140)에 대한 일 예로, a-IGZO일 수 있다.
드레인 전극(150)과 소스 전극(160)은 게이트 절연층(130)과 비정질 산화물 반도체층(140)의 일부 상에 형성되며, 드레인 전극(150)과 소스 전극(160)은 일정 간격만큼 이격되도록 형성된다.
채널 보호층(170)은 드레인 전극(150)과 소스 전극(160) 사이에 노출된 채널 또는 액티브 영역을 보호하기 위해 드레인 전극(150)과 소스 전극(160) 사이에 노출된 채널 또는 액티브 영역을 적어도 포함하도록 형성된다.
이 때, 채널 보호층(170)은 도 1에서 ESL(etch stopper layer)일 수 있으며, 채널 보호층(170)은 비정질 산화물 반도체층(140)과 드레인 전극(150), 소스 전극(160) 사이에 형성되는 것으로 표시되어 있지만 이에 한정하지 않으며, 노출된 비정질 산화물 반도체층(140), 드레인 전극(150)과 소스 전극(160)의 상부 일부에 형성될 수도 있다.
이와 같은 구성을 갖는 비정질 산화물 반도체 TFT는 도 1에 도시된 바와 같이, 소스 전극(160)과 드레인 전극(150) 사이에 형성된 채널에 의한 커패시턴스(CCH), 게이트 절연층(130)에 의해 형성되는 커패시턴스(COX), 소스 전극(160)과 게이트 전극(120) 사이의 액티브 영역(140)에 의해 형성되는 커패시턴스(Cov ,S), 드레인 전극(150)과 게이트 전극(120) 사이의 액티브 영역(140)에 의해 형성되는 커패시턴스(Cov ,D) 그리고 기생 커패시턴스(Cpar,S, Cpar,D)를 포함한다.
본 발명은 비정질 산화물 반도체 TFT에 포함된 커패시턴스에서 기생 커패시턴스(Cpar,S, Cpar,D)를 디임베딩(de-embedding)(또는 제거)한 진성 커패시턴스를 연산하고, 이를 이용하여 진성 밴드갭 내 상태밀도를 추출하고자 하는 것으로, 암실에서 측정한 커패시턴스와 광원을 이용하여 측정한 커패시턴스를 이용하는 것이다.
이런 본 발명에 따른 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도를 추출하는 방법에 대해 도 3 내지 도 9를 참조하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 3을 참조하면, 본 발명에 따른 방법은 비정질 산화물 반도체 TFT에 대하여 암실에서 게이트 전압에 따른 커패시턴스(이하, "암실 커패시턴스"라 칭함)을 측정하고, 미리 결정된 광원을 TFT에 조사하여 게이트 전압에 따른 커패시턴스(이하, "광 반응 커패시턴스"라 칭함)를 측정한다(S310, S320).
여기서, 커패시턴스는 측정 수단 예를 들어, Agilent 4156C semiconductor parameter analyzer나 HP4284 LCR meter를 이용하여 측정할 수 있으며, 이 뿐만 아니라 이에 상응하는 다양한 측정 수단이 활용될 수 있음은 물론이다.
단계 S310과 S320에 의하여 암실 커패시턴스와 광 반응 커패시턴스가 측정되면, 측정된 암실 커패시턴스와 광 반응 커패시턴스에 기초하여 진성 커패시턴스(Cint)를 연산한다(S330).
여기서, 진성 커패시턴스는 암실 커패시턴스에 대한 진성 커패시턴스(이하, "암실 진성 커패시턴스"라 칭함)와 광 반응 커패시턴스에 대한 진성 커패시턴스(이하, "광 반응 진성 커패시턴스"라 칭함)을 포함하며, 단계 S330의 진성 커패시턴스를 연산하는 과정에 대해 도 4을 참조하여 설명한다.
도 4는 도 3에 도시된 단계 S330에 대한 일 실시예의 동작 흐름도를 나타낸 것으로, 진성 커패시턴스를 연산하는 단계(S330)는 측정된 광 반응 커패시턴스에서 광기전 효과(photovoltaic effect)에 의해 쉬프트된 문턱전압(threshold voltage)을 획득한다(S410).
여기서, 쉬프트된 문턱전압은 광원에 의한 영향으로 암실 커패시턴스와 광 반응 커패시턴스의 문턱전압 차이에 해당하는 값으로, 암실 커패시턴스에 의해 결정된 문턱전압과 동일 커패시턴스 값을 가지는 광 반응 커패시턴스에서의 게이트 전압 차이가 될 수 있다. 물론, 쉬프트된 문턱전압은 암실 커패시턴스에 대한 데이터와 광 반응 커패시턴스에 대한 데이터를 이용하여 획득할 수 있으며, 이 뿐만 아니라 측정된 커패시턴스에서 문턱전압을 획득할 수 있는 다양한 방법을 이용하여 쉬프트된 문턱전압을 획득할 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 폭(W)이 24[um], 길이(Lm)가 12[um], 일정 높이 예를 들어, 50[nm]로 동일한 비정질 산화물 반도체층과 높이(TOX)가 200[nm]인 동일한 게이트 절연층이 형성되고, 기생 영역이 상이하여 기생 커패시턴스(r: Cpar/Cint)이 상이한 네 개의 TFT에 대해 측정된 암실 커패시턴스와 광 반응 커패시턴스에서 알 수 있듯이, 광 반응 커패시턴스가 암실 커패시턴스의 문턱전압에 비해 일정 값만큼 좌측으로 쉬프트(ΔVPV)된 것을 알 수 있다. 이는 광 반응 커패시턴스를 측정할 때, 광 반응에 의해 밴드갭 내 트랩(trap)으로부터만 전자들이 생성될 뿐 아니라, 광기전 효과(photovoltaic effect)에 의해 추가적으로 전자들이 생성되기 때문이다.
이렇게 획득된 광기전 효과에 의해 쉬프트된 문턱전압 값은 TFT의 진성 밴드갭 내 상태밀도를 추출하는데 사용될 수 있다.
비록 도 4에서 쉬프트된 문턱전압을 획득하는 단계(S410)가 진성 커패시턴스를 연산하는 과정에서 가장 먼저 수행되는 것으로 도시되었지만, 이에 한정하지 않으며, 진성 커패시턴스를 연산하는 과정과 병렬적으로 수행될 수도 있고, 진성 커패시턴스를 연산하는 과정이 수행된 후에 수행될 수도 있다.
진성 커패시턴스를 연산하기 위하여, 액티브 영역과 오버랩되는 영역을 제외한 게이트 전극과 드레인 전극, 소스 전극 간의 오버랩에 의해 생성된 기생 커패시턴스를 연산한다(S420).
이 때, 기생 커패시턴스는 측정된 커패시턴스 중 최소 커패시턴스(Cmin)와, 액티브 영역과 드레인 전극, 소스 전극의 오버랩(overlap) 영역에 의해 생성된 오버랩 커패시턴스(Cov)의 차이(Cmin-Cov)에 기초하여 연산될 수 있는데, 이에 대해 설명하면 다음과 같다.
비정질 산화물 반도체 TFT는 도 5에 도시된, 측정된 암실 커패시턴스(under dark state)와 광 반응 커패시턴스(under photo state)에 대한 그래프에서 알 수 있듯이, 플랫 밴드 전압(VFB; flatband voltage)보다 낮은 게이트 전압(VGS)에서는 완전 공핍 상태(full-depletion state)가 되기 때문에 최소 커패시턴스(Cmin)를 가지게 된다. 여기서, 측정된 최소 커패시턴스 Cmin은 아래 <수학식 1>과 같이 나타낼 수 있다.
[수학식 1]
Figure 112013022668293-pat00001

수학식 1에서 알 수 있듯이, 최소 커패시턴스는 TFT의 레이아웃(layout)에 의해 형성되는 기생 영역(Apar)에 대한 기생 커패시턴스들(Cpar=Cpar ,S+Cpar ,D), 액티브 영역과 드레인 전극, 소스 전극이 오버랩되는 영역에 의해 형성되는 오버랩 커패시턴스들(Cov,S+Cov,D)의 합인 것을 알 수 있다.
여기서, 오버랩 커패시턴스 Cov는 아래 <수학식 2>와 같이 나타낼 수 있다.
[수학식 2]
Figure 112013022668293-pat00002

여기서, CIGZO는 비정질 산화물 반도체층에 대한 커패시턴스로, a-IGZO 물질에 의해 형성된 경우에 대한 것을 의미한다. 수학식 2에서 알 수 있듯이, 오버랩 커패시턴스 Cov는 비정질 산화물 반도체 TFT의 물리적인 구조 파라미터를 이용하여 연산될 수 있다. 즉, 게이트 절연층에 의해 형성되는 커패시턴스(COX)는 게이트 절연층에 사용된 물질의 유전율과 두께를 이용하여 획득될 수 있고, 비정질 산화물 반도체층에 의해 형성되는 커패시턴스(CIGZO) 또한 형성된 물질에 대한 유전율과 두께를 이용하여 획득될 수 있다. 예컨대, COX는 해당 물질의 유전율(εOX)과 두께(TOX)의 비율(εOX / TOX)에 의해 획득될 수 있고, CIGZO는 해당 물질의 유전율(εIGZO)과 두께(TIGZO)의 비율(εIGZO / TIGZO)에 의해 획득될 수 있다.
따라서, 기생 커패시턴스(Cpar)는 아래 <수학식 3>과 같이 최소 커패시턴스(Cmin)와 오버랩 커패시턴스(Cov)의 차이로 연산될 수 있다.
[수학식 3]
Figure 112013022668293-pat00003

여기서, 최소 커패시턴스(Cmin)는 도 5에 도시된 바와 같이 측정된 커패시턴스(Cm)로부터 획득할 수 있고, 오버랩 커패시턴스(Cov)는 상기 수학식 2를 통해 획득될 수 있다.
이와 같이, 단계 S420에 의해 기생 커패시턴스가 연산되면 측정된 암실 커패시턴스와 광 반응 커패시턴스에서 기생 커패시턴스를 디임베딩시켜 암실 진성 커패시턴스와 광 반응 진성 커패시턴스를 연산한다(S430).
본 발명에서 진성 커패시턴스를 연산하는데 있어서, 도 7에 도시된 바와 같이, 측정된 커패시턴스에서 쉬프트된 문턱전압을 제거한 후 진성 커패시턴스를 연산할 수도 있고, 측정된 커패시턴스로부터 진성 커패시턴스를 연산한 후 밴드갭 내 상태밀도를 추출하는 시점에 쉬프트된 문턱전압을 고려할 수도 있는데, 본 발명의 상세한 설명에서는 측정된 커패시턴스로부터 진성 커패시턴스를 연산하고 쉬프트된 문턱전압은 진성 커패시턴스를 이용하여 진성 밴드갭 내 상태밀도를 추출할 때 고려하는 것으로 설명한다.
이 때, 암실 진성 커패시턴스와 광 반응 진성 커패시턴스는 아래 <수학식 4>와 같이 나타낼 수 있다.
[수학식 4]
Figure 112013022668293-pat00004
Figure 112013022668293-pat00005

여기서, Cint ,d는 암실 진성 커패시턴스를 의미하고, Cmd는 측정된 암실 커패시턴스를 의미하고, Cint ,p는 광 반응 진성 커패시턴스를 의미하고, Cmp는 측정된 광 반응 커패시턴스를 의미한다. 즉, 게이트 전압(VGS)에 따른 암실 진성 커패시턴스와 광 반응 진성 커패시턴스는 측정된 암실 커패시턴스, 광 반응 커패시턴스와 상수 값에 해당하는 기생 커패시턴스의 차이를 통해 연산될 수 있다.
또한, 진성 커패시턴스는 게이트 절연층의 커패시턴스 성분과 액티브 영역의 커패시턴스 성분으로 나타낼 수 있으며, 암실 진성 커패시턴스와 광 반응 진성 커패시턴스는 아래 <수학식 5>와 <수학식 6>으로 나타낼 수 있다.
[수학식 5]
Figure 112013022668293-pat00006
[수학식 6]
Figure 112013022668293-pat00007

여기서, Cact ,d는 암실에서 액티브 영역의 트랩(localized traps)에 의해 생성된 커패시턴스를 의미하고, Cact ,p는 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스를 의미한다.
다시 도 3을 참조하여, 도 4에 도시된 과정에 의하여 암실 진성 커패시턴스와 광 반응 진성 커패시턴스가 연산되면 연산된 진성 커패시턴스, 즉 암실 진성 커패시턴스와 광 반응 진성 커패시턴스에 기초하여 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도를 추출한다(S340).
여기서, TFT의 진성 밴드갭 내 상태밀도를 추출하기 위해서, 광 반응 커패시턴스에서 광기전 효과에 의해 쉬프트된 문턱전압(threshold voltage)을 제거하는 것이 바람직하다. 즉, 단계 S340은 광기전 효과에 의해 쉬프트된 문턱전압을 더 고려하여 진성 밴드갭 내 상태밀도를 추출한다. 물론, 진성 커패시턴스를 연산하는데 있어서, 측정된 커패시턴스에서 광기전 효과에 의해 쉬프트된 문턱전압을 미리 제거한 상태에서 진성 커패시턴스가 연산되었다면 쉬프트된 문턱전압이 이미 고려된 상태이기 때문에 연산된 진성 커패시턴스를 이용하여 진성 밴드갭 내 상태밀도를 추출할 수 있다.
본 발명에서는 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스(Cact,p)를 이용하여 진성 밴드갭 내 상태밀도를 추출하는 것으로, 이에 대해 상세히 설명하면 다음과 같다.
상술한 수학식 5와 6과 같이, 게이트 전압에 따른 암실 진성 커패시턴스와 광 반응 진성 커패시턴스가 연산되면, 연산된 암실 진성 커패시턴스와 광 반응 진성 커패시턴스를 이용하여 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스(Cact,p)를 연산한다. 이 때, 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스(Cact,p)는 아래 <수학식 7>과 같이 나타낼 수 있으며, 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스(Cact,p)에서 광기전 효과에 의해 쉬프트된 문턱전압을 제거한 커패시턴스(Cact , po)는 아래 <수학식 8>과 같이 나타낼 수 있다.
[수학식 7]
Figure 112013022668293-pat00008
[수학식 8]
Figure 112013022668293-pat00009

여기서, ΔVPV는 광기전 효과에 의해 쉬프트된 문턱전압의 크기를 의미한다.
상기 수학식 8을 이용하여 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도를 추출할 수 있는데, 진성 밴드갭 내 상태밀도(gA , int(E))는 아래 <수학식 9>를 이용하여 추출될 수 있으며, 추출되는 진성 밴드갭 내 상태밀도(gA , int(E))는 <수학식 10>과 같이 나타낼 수 있다.
[수학식 9]
Figure 112013022668293-pat00010

[수학식 10]
Figure 112013022668293-pat00011

따라서, 진성 밴드갭 내 상태밀도는 수학식 10을 통해 추출될 수 있으며, 진성 밴드갭 내 상태밀도에서 게이트 전압과 에너지 레벨에 대한 표면 전위의 관계는 아래 <수학식 11>에 의해 계산될 수 있다.
[수학식 11]
Figure 112013022668293-pat00012

여기서, φS는 표면 전위(surface potential)를 의미하며, 상기 수학식 11을 이용하여 VGS에 대한 표면 전위를 계산하고, 이를 통해 표면 전위에 대한 진성 밴드갭 내 상태밀도를 추출할 수 있다.
밴드갭 에너지(EV < E < EC)에 대해 추출된 밴드갭 내 상태밀도 gA(E)와 진성 밴드갭 내 상태밀도 gA , int(E)는 아래 <수학식 12>와 <수학식 13>과 같이 지수 형태(exponential form)로 딥 상태(deep states)와 테일 상태(tail states)가 중첩(superposition)되게 모델링될 수 있다.
[수학식 12]
Figure 112013022668293-pat00013
[수학식 13]
Figure 112013022668293-pat00014

여기서, NDA는 딥 상태(deep state)에 위치한 상태밀도를 의미하고, k는 기 설정된 값으로 볼츠만(Boltzmann) 상수를 의미하고, NTA는 테일 상태(tail state)에 위치한 상태밀도를 의미하고, kTDA는 딥 상태(deep state)의 특성에너지를 의미하고, kTTA는 테일 상태(tail state)의 특성에너지를 의미하고, NDA , int는 진성 밴드갭의 딥 상태(deep state)에 위치한 상태밀도를 의미하고, NTA , int는 진성 밴드갭의 테일 상태(tail state)에 위치한 상태밀도를 의미하고, kTDA , int는 진성 밴드갭 내 상태밀도에 대한 딥 상태(deep state)의 특성에너지를 의미하고, kTTA , int는 진성 밴드갭 내 상태밀도에 대한 테일 상태(tail state)의 특성에너지를 의미한다.
기생 커패시턴스를 포함하는 밴드갭 내 상태밀도와 기생 커패시턴스가 디임베딩된 진성 밴드갭 내 상태밀도에 대해 도 8과 도 9를 참조하여 설명하면 다음과 같다.
도 8은 상이한 기생 커패시턴스를 가지는 네 개의 샘플들에 대해 추출된 밴드갭 내 상태밀도에 대한 그래프를 나타낸 것이고, 도 9는 도 8의 네 개의 샘플들에 대해 기생 커패시턴스가 제거된 밴드갭 내 상태밀도에 대한 그래프를 나타낸 것이다.
도 8에 도시된 바와 같이, 채널 커패시턴스(CCH), 게이트 절연층의 커패시턴스(COX)와 오버랩 커패시턴스(Cov,S+Cov,D)는 동일하고 기생 커패시턴스만이 상이한 네 개의 샘플들(TFT)에서, 기생 커패시턴스를 포함하고 있는 밴드갭 내 상태밀도는 기생 커패시턴스가 가장 큰 TFT(r4)의 밴드갭 내 상태밀도가 가장 높고, 기생 커패시턴스가 가장 작은 TFT(r1)의 밴드갭 내 상태밀도가 가장 낮게 추출된 것을 알 수 있다. 즉, TFT의 밴드갭 내 상태밀도는 기생 영역에 의해 생성되는 기생 커패시턴스의 영향을 많이 받는 것을 알 수 있다.
반면, 기생 커패시턴스를 디임베딩시킨 상태에서 기생 커패시턴스만이 상이한 네 개의 샘플들(TFT)의 밴드갭 내 상태밀도 즉, 진성 밴드갭 내 상태밀도는 도 9에 도시된 바와 같이, 모든 샘플들(r1 내지 r4)에서 유사하게 추출된 것을 알 수 있다.
표 1은 도 8과 도 9에 도시된 네 개의 샘플들(r1 내지 r4)에 대해 기생커패시턴스를 포함하는 밴드갭 내 상태밀도와 기생 커패시턴스를 디임베딩한 진성 밴드갭 내 상태밀도에 대한 파라미터들을 상기 수학식 12와 수학식 13을 통해 추출한 것으로, 표 1에 도시된 바와 같이, 네 개의 샘플들에 대해 기생 커패시턴스를 포함하는 밴드갭 내 상태밀도는 상태밀도를 구성하는 파라미터들에 대한 값이 상이하게 나타난 것을 알 수 있고, 네 개의 샘플들(r0
Figure 112013022668293-pat00015
r1
Figure 112013022668293-pat00016
r2
Figure 112013022668293-pat00017
r3
Figure 112013022668293-pat00018
r4)에 대해 기생 커패시턴스를 디임베딩한 진성 밴드갭 내 상태밀도는 상태밀도를 구성하는 파라미터들에 대한 값이 모두 일치하는 것을 알 수 있다.
[표 1]
Figure 112013022668293-pat00019

이와 같이, 본 발명에 따른 방법은 기생 영역에 의해 생성되는 기생 커패시턴스를 측정된 커패시턴스로부터 디임베딩시키고, 진성 커패시턴스를 이용한 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스에 기초하여 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도를 추출함으로써, 기생 커패시턴스에 독립적인 밴드갭 내 상태밀도를 추출할 수 있고, 이를 통해 비정질 산화물 반도체 TFT의 정확한 모델링과 특성을 제공할 수 있다.
또한, 본 발명은 기생 커패시턴스에 독립적인 진성 밴드갭 내 상태밀도를 제공함으로써, 소자와 회로를 설계하는데 있어서 설계하는 소자와 회로의 성능을 향상시킬 수 있으며, 따라서 본 발명에 따른 기술을 적용한 비정질 산화물 반도체 박막 트랜지스터를 이용하는 모든 제품의 성능(performance), 안정성(stability), 신뢰성(reliability)을 정확하게 알 수 있다.
도 10은 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도 추출 장치에 대한 구성을 나타낸 것이다.
도 10을 참조하면, 본 발명에 따른 장치(1000)는 측정부(1010), 획득부(1020), 연산부(10300 및 추출부(1040)를 포함한다.
측정부(1010)는 암실에서 비정질 산화물 반도체 TFT의 게이트 전압에 따른 암실 커패시턴스를 측정하고, 미리 결정된 파장의 광원을 TFT에 조사하여 TFT의 광 반응 커패시턴스를 측정한다.
이 때, 측정부(1010)는 Agilent 4156C semiconductor parameter analyzer나 HP4284 LCR meter 등의 측정 수단을 이용하여 암실 커패시턴스와 광 반응 커패시턴스를 측정할 수 있다.
획득부(1020)는 광원에 의한 광기전 효과(photovoltaic effect)에 의해 광 반응 커패시턴스에서 쉬프트된 문턱전압을 획득한다.
이 때, 획득부(1020)는 광원에 의한 영향으로 암실 커패시턴스와 광 반응 커패시턴스의 문턱전압 차이에 해당하는 값을 획득하는 것으로, 암실 커패시턴스의 문턱전압을 기준으로 그 값을 획득할 수 있다.
연산부(1030)는 측정부(1020)에 의해 측정된 암실 커패시턴스와 광 반응 커패시턴스에 기초하여 비정질 산화물 반도체 TFT의 진성 커패시턴스를 연산한다.
이 때, 연산부(1030)는 측정된 암실 커패시턴스와 광 반응 커패시턴스에서 TFT의 기생 영역에 의해 생성된 기생 커패시턴스를 디임베딩시켜 암실 진성 커패시턴스와 광 반응 진성 커패시턴스를 연산할 수 있다.
구체적으로, 연산부(1030)는 측정된 암실 커패시턴스와 광 반응 커패시턴스의 최소 커패시턴스(Cmin)와, 액티브 영역과 드레인 전극, 소스 전극이 오버랩(overlap)되는 영역에 의해 생성된 오버랩 커패시턴스(Cov)의 차이(Cmin-Cov)에 기초하여 기생 커패시턴스를 연산할 수 있으며, 이렇게 연산된 기생 커패시턴스를 측정된 암실 커패시턴스와 광 반응 커패시턴스 각각에서 디임베딩(또는 제거)함으로써, 암실 진성 커패시턴스와 광 반응 진성 커패시턴스를 연산할 수 있다. 이와 같은 내용은 앞서 기술한 수학식 1 내지 수학식 4를 통해 상세히 알 수 있다.
또한, 연산부(1030)는 진성 커패시턴스를 연산하는데 있어서, TFT의 물리적인 구조 파라미터들을 더 고려할 수 있으며, 물리적인 구조 파라미터들은 비정질 산화물 반도체층을 구성하는 물질의 유전율, 두께, 길이, 폭, 게이트 절연층을 구성하는 유전율, 두께, 게이트 전극과 드레인 전극, 소스 전극 간의 오버랩되는 길이, 영역, 액티브 영역(비정질 산화물 반도체층)과 드레인 전극, 소스 전극 간의 오버랩되는 길이, 전극들 각각에 대한 길이와 폭 등을 포함할 수 있다.
나아가, 연산부(1030)는 획득부(1020)에 의해 획득된 쉬프트된 문턱전압 값을 측정된 광 반응 커패시턴스에서 제거한 후 광 반응 진성 커패시턴스를 연산할 수도 있다.
추출부(1040)는 연산부(1030)에 의해 연산된 진성 커패시턴스 즉, 암실 진성 커패시턴스와 광 반응 진성 커패시턴스에 기초하여 비정질 산화물 반도체 TFT의 진성 밴드갭 내 상태밀도를 추출한다.
구체적으로, 추출부(1040)는 암실 진성 커패시턴스와 광 반응 진성 커패시턴스로부터 연산된 광원에 의하여 액티브 영역의 트랩에 의해 생성된 커패시턴스를 이용하여 TFT의 진성 밴드갭 내 상태밀도를 추출할 수 있으며, 이에 대한 것은 앞서 기술한 수학식 5 내지 수학식 10을 이용하여 상세히 설명하였다.
이 때, 추출부(1040)는 획득부(1020)에 의해 획득된 광 반응 커패시턴스에서의 쉬프트된 문턱전압을 더 고려하여 진성 밴드갭 내 상태밀도를 추출할 수 있다.
물론, 추출부(1040)는 연산부(1030)에서 측정된 광 반응 커패시턴스에서 쉬프트된 문턱전압을 제거한 후 광 반응 진성 커패시턴스를 연산하는 경우에는 쉬프트된 문턱전압을 고려하지 않고 연산부(1030)에 의해 연산된 암실 진성 커패시턴스와 광 반응 진성 커패시턴스에 기초하여 진성 밴드갭 내 상태밀도를 추출할 수 있다.
본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (7)

  1. 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법에 있어서,
    암실에서 상기 박막 트랜지스터의 게이트 전압에 따른 암실 커패시턴스를 측정하는 단계;
    미리 결정된 파장의 광원을 상기 박막 트랜지스터에 조사하여 상기 박막 트랜지스터의 광 반응 커패시턴스를 측정하는 단계;
    상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 커패시턴스(intrinsic capacitance)를 연산하는 단계; 및
    상기 연산된 상기 진성 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 단계
    를 포함하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법.
  2. 제1항에 있어서,
    상기 연산하는 단계는
    상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에서 상기 박막 트랜지스터의 기생 커패시턴스를 디임베딩(de-embedding)시켜 상기 진성 커패시턴스를 연산하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법.
  3. 제2항에 있어서,
    상기 연산하는 단계는
    상기 암실 커패시턴스와 상기 광 반응 커패시턴스의 최소 커패시턴스(Cmin)와, 액티브 영역과 드레인 전극, 소스 전극의 오버랩(overlap) 영역에 의해 생성된 오버랩 커패시턴스(Cov)의 차이(Cmin-Cov)에 기초하여 상기 기생 커패시턴스를 연산하고, 상기 연산된 상기 기생 커패시턴스를 이용하여 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에서 상기 기생 커패시턴스를 디임베딩하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법.
  4. 제1항에 있어서,
    상기 광원에 의한 광기전 효과(photovoltaic effect)에 의해 상기 광 반응 커패시턴스에서 쉬프트된 문턱전압을 획득하는 단계
    를 더 포함하고,
    상기 연산하는 단계는
    상기 암실 커패시턴스에 대한 암실 진성 커패시턴스와 상기 광 반응 커패시턴스에 대한 광 반응 진성 커패시턴스를 연산하며,
    상기 추출하는 단계는
    상기 연산된 상기 광 반응 진성 커패시턴스를 상기 획득한 상기 문턱전압만큼 쉬프트시키고, 상기 문턱전압만큼 쉬프트된 상기 광 반응 진성 커패시턴스와 상기 암실 진성 커패시턴스를 이용하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법.
  5. 제1항에 있어서,
    상기 광 반응 커패시턴스에서 광기전 효과(photovoltaic effect)에 의해 쉬프트된 문턱전압(threshold voltage)을 제거하는 단계
    를 더 포함하고,
    상기 연산하는 단계는
    상기 암실 커패시턴스에 대한 암실 진성 커패시턴스와 상기 쉬프트된 문턱전압이 제거된 상기 광 반응 커패시턴스에 대한 광 반응 진성 커패시턴스를 연산하며,
    상기 추출하는 단계는
    상기 연산된 상기 광 반응 진성 커패시턴스와 상기 암실 진성 커패시턴스를 이용하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법.
  6. 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 장치에 있어서,
    암실에서 상기 박막 트랜지스터의 게이트 전압에 따른 암실 커패시턴스를 측정하고, 미리 결정된 파장의 광원을 상기 박막 트랜지스터에 조사하여 상기 박막 트랜지스터의 광 반응 커패시턴스를 측정하는 측정부;
    상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 커패시턴스(intrinsic capacitance)를 연산하는 연산부; 및
    상기 연산된 상기 진성 커패시턴스에 기초하여 상기 박막 트랜지스터의 진성 밴드갭 내 상태밀도를 추출하는 추출부
    를 포함하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 장치.
  7. 제6항에 있어서,
    상기 연산부는
    상기 측정된 상기 암실 커패시턴스와 상기 광 반응 커패시턴스에서 상기 박막 트랜지스터의 기생 커패시턴스를 디임베딩(de-embedding)시켜 상기 진성 커패시턴스를 연산하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 장치.
KR1020130027986A 2013-03-15 2013-03-15 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치 KR101344752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130027986A KR101344752B1 (ko) 2013-03-15 2013-03-15 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027986A KR101344752B1 (ko) 2013-03-15 2013-03-15 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR101344752B1 true KR101344752B1 (ko) 2013-12-24

Family

ID=49989073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130027986A KR101344752B1 (ko) 2013-03-15 2013-03-15 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR101344752B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731072B1 (ko) 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자의 테스트 장치 및 테스트 방법
KR101126981B1 (ko) 2011-08-04 2012-03-26 국민대학교산학협력단 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731072B1 (ko) 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자의 테스트 장치 및 테스트 방법
KR101126981B1 (ko) 2011-08-04 2012-03-26 국민대학교산학협력단 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법

Similar Documents

Publication Publication Date Title
Esqueda et al. Compact modeling of total ionizing dose and aging effects in MOS technologies
Bae et al. Single-scan monochromatic photonic capacitance-voltage technique for extraction of subgap DOS over the bandgap in amorphous semiconductor TFTs
CN102707227B (zh) 一种场效应晶体管阈值电压提取方法
KR101267780B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
CN108388721B (zh) Soi nmos总剂量辐射多偏置点电流模型建模方法
Bae et al. Analytical current and capacitance models for amorphous indium-gallium-zinc-oxide thin-film transistors
KR101105273B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치
Trevisoli et al. Analytical model for the dynamic behavior of triple-gate junctionless nanowire transistors
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
Bae et al. Fully current-based sub-bandgap optoelectronic differential ideality factor technique and extraction of subgap DOS in amorphous semiconductor TFTs
Bae et al. Extraction Technique for Intrinsic Subgap DOS in a-IGZO TFTs by De-Embedding the Parasitic Capacitance Through the Photonic $ C $–$ V $ Measurement
Qiang et al. A new extraction method of trap states in amorphous InGaZnO thin-film transistors
JP2006269998A (ja) トランジスタのシミュレーション方法及びシミュレーション装置
KR101344752B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101368972B1 (ko) 광 미분 이상계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101378112B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101427713B1 (ko) 채널 전도 계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101427714B1 (ko) 커플링 계수를 이용한 비정질 반도체 박막 트랜지스터의 표면 전위와 밴드갭 내 상태밀도 추출 방법, 및 그 장치
Ravariu et al. Modeling and simulation of special shaped SOI materials for the nanodevices implementation
KR101344754B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101126981B1 (ko) 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법
He et al. Total ionizing dose radiation effects on NMOS parasitic transistors in advanced bulk CMOS technology devices
KR102098288B1 (ko) 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체
KR101375787B1 (ko) 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
CN114814507A (zh) 一种寄生双极晶体管放大系数的测量方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161017

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 7