KR101375787B1 - 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치 - Google Patents

복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치 Download PDF

Info

Publication number
KR101375787B1
KR101375787B1 KR1020130025094A KR20130025094A KR101375787B1 KR 101375787 B1 KR101375787 B1 KR 101375787B1 KR 1020130025094 A KR1020130025094 A KR 1020130025094A KR 20130025094 A KR20130025094 A KR 20130025094A KR 101375787 B1 KR101375787 B1 KR 101375787B1
Authority
KR
South Korea
Prior art keywords
capacitance
channel
conductance
local
calculated
Prior art date
Application number
KR1020130025094A
Other languages
English (en)
Inventor
전성우
배학열
홍의연
김대환
김동명
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020130025094A priority Critical patent/KR101375787B1/ko
Application granted granted Critical
Publication of KR101375787B1 publication Critical patent/KR101375787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법은 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법에 있어서, 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 단계; 상기 측정된 상기 커패시턴스와 상기 컨덕턴스에 기초하여 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스를 계산하는 단계; 및 상기 계산된 상기 국소 커패시턴스에 기초하여 밴드갭 내 상태밀도를 추출하는 단계를 포함하고, 상기 국소 커패시턴스를 계산하는 단계는 상기 측정된 상기 커패시턴스와 상기 컨덕턴스를 이용하여 상기 채널에 형성되는 채널 컨덕턴스를 계산하고, 상기 계산된 상기 채널 컨덕턴스에 기초하여 상기 국소 커패시턴스를 계산함으로써, 반복적인 과정(iteration procedure)과 복잡한 계산(complicated calculation) 없이 실험적인 측정 데이터만을 이용하여 밴드갭 내 전체 상태밀도를 간단하고 빠르게 추출할 수 있고, 게이트 전압에 따른 국소 커패시턴스와 자유 전자 커패시턴스를 정량적으로 각각 분리할 수 있다.

Description

복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치 {Method for extracting subgap density of states of amorphous oxide semiconductor thin-film transistor using frequency-dispersive capacitance-voltage characteristics and apparatus thereof}
본 발명은 비정질 산화물 반도체 박막 트랜지스터(TFT)의 밴드갭 내 상태밀도(subgap density-of-states) 추출에 대한 것으로, 상세하게는 복수의 주파수(multi-frequency)에 대해 측정된 커패시턴스-전압 특성(C-V characteristics)을 이용하여 채널 내의 국소 트랩(localized trap)에 의해 형성되는 커패시턴스와 자유 전자에 의해 형성되는 커패시턴스를 분리 추출하고, 추출된 국소 커패시턴스에 기초하여 밴드갭 내 상태밀도를 추출할 수 있는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치에 관한 것이다.
본 발명은 교육과학기술부 및 한국연구재단의 교육과학기술부 기초연구사업-중견연구자(핵심연구)의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2012-0005001, 과제명: 차세대 디스플레이용 산화물 반도체 TFT를 위한 집적화된 Thermo-Opto Electronic 특성 분석 플랫폼 개발 및 응용].
비정질 산화물 반도체 박막 트랜지스터(TFT)는 높은 캐리어 이동도와 대면적에서의 박막의 균일성(uniformity) 그리고 신뢰성 관점에서의 안정성과 같은 장점들을 가지고 있다. 비정질 산화물 반도체 TFT는 이런 장점들 때문에 고해상도 AM(Active Matrix)-LCD 및 AM-OLED(Organic Light-Emitting Diode) 등 디스플레이 백플레인(display backplane)에 상용화되어 있는 비정질 Si TFT의 대체 소자로써 활발한 연구가 진행되고 있다. 실제로 최근 3-4년간 비정질 산화물 반도체 TFT인 a-IGZO(InGa-ZnO) TFT가 다양한 디스플레이 픽셀(pixel) 회로나 3-D 적층 회로 등에 적용됨으로써 이의 적용 가능성이 입증되었다.
이런 비정질 산화물 반도체 박막 트랜지스터는 밴드갭 내에 존재하는 상태밀도(subgap DOS)의 전기적 영향이 크기 때문에 밴드갭 내 상태밀도를 추출하는 것이 소자의 특성을 분석하는 부분에 있어서 매우 중요한 역할을 하고 있다. 특히, 비정질 산화물 반도체 박막 트랜지스터의 밴드갭에 대한 상태밀도의 모델링과 특성은 제조 과정과 레이아웃에 의한 신뢰성(reliability), 안정성(stability) 그리고 로버스트(robust) 회로, 시스템과 관련된 장기적인 성능(long-term performance)을 평가하는데 있어서 매우 중요하다.
종래 비정질 산화물 반도체 박막 트랜지스터에 대해 밴드갭 내 전체 상태밀도를 추출하는 방법은 여러 가지 측정결과의 조합과 시뮬레이터(simulator)를 이용하여 실험값과의 상관관계(correlation)를 통해 추출하였다. 하지만, 이런 종래 방법은 오차 요소가 매우 커서 신뢰하기 어려운 문제점이 있었으며, 반복적인 과정(iteration procedure)과 복잡한 계산(complicated calculation)을 통해 수행되었다.
따라서, 복잡한 계산 과정 없이 실험적인 측정 데이터만을 이용하여 밴드갭 내 전체 상태밀도를 추출할 수 있는 방법의 필요성이 대두된다.
한국등록특허공보 제10-1105273호 (등록일 2012.01.05)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 복수의 주파수에 따라 측정된 커패시턴스와 컨덕턴스를 이용하여 밴드갭 내 상태밀도를 실험적으로 추출할 수 있는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치를 제공하는 것을 목적으로 한다.
구체적으로, 본 발명은 복수의 주파수에 따라 측정된 게이트 전압에 따른 커패시턴스와 컨덕턴스를 이용하여 채널 내에 형성되는 채널 컨덕턴스를 계산하고, 계산된 채널 컨덕턴스에 기초하여 채널 내의 국소 트랩(localized trap)에 의해 형성되는 국소 커패시턴스를 계산하며, 계산된 국소 커패시턴스를 이용하여 밴드갭 내 상태밀도를 추출함으로써, 반복적인 과정(iteration procedure)과 복잡한 계산(complicated calculation) 없이 실험적인 측정 데이터만을 이용하여 밴드갭 내 전체 상태밀도를 간단하고 빠르게 추출할 수 있다.
또한, 본 발명은 복수의 주파수에 따라 측정된 게이트 전압에 따른 커패시턴스와 컨덕턴스를 이용하여 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스와 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 정량적으로 분리 추출할 수 있는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법은 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법에 있어서, 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 단계; 상기 측정된 상기 커패시턴스와 상기 컨덕턴스에 기초하여 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스를 계산하는 단계; 및 상기 계산된 상기 국소 커패시턴스에 기초하여 밴드갭 내 상태밀도를 추출하는 단계를 포함한다.
상기 국소 커패시턴스를 계산하는 단계는 상기 측정된 상기 커패시턴스와 상기 컨덕턴스를 이용하여 상기 채널에 형성되는 채널 컨덕턴스를 계산하고, 상기 계산된 상기 채널 컨덕턴스에 기초하여 상기 국소 커패시턴스를 계산할 수 있다.
본 발명에 따른 방법은 상기 측정된 상기 커패시턴스와 상기 컨덕턴스를 이용하여 상기 채널에 형성되는 채널 커패시턴스를 계산하고, 상기 계산된 상기 채널 커패시턴스와 상기 국소 커패시턴스에 기초하여 상기 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 계산하는 단계를 더 포함할 수 있다.
상기 자유 전자 커패시턴스를 계산하는 단계는 상기 복수의 주파수 중 선택된 두 개의 주파수에 대해 측정된 커패시턴스와 컨덕턴스를 이용하여 상기 채널 커패시턴스를 계산할 수 있다.
상기 국소 커패시턴스를 계산하는 단계는 상기 복수의 주파수에 따른 상기 계산된 상기 채널 컨덕턴스의 최대값에 기초하여 상기 국소 커패시턴스를 계산할 수 있다.
상기 추출하는 단계는 상기 박막 트랜지스터의 물리적인 구조 파라미터들을 더 고려하여 상기 밴드갭 내 상태밀도를 추출할 수 있다.
본 발명에 따른 방법은 상기 측정된 상기 커패시턴스와 상기 컨덕턴스, 그리고 상기 계산된 상기 국소 커패시턴스에 기초하여 상기 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 계산하는 단계를 더 포함할 수 있다.
상기 국소 커패시턴스를 계산하는 단계는 상기 채널에 형성되는 채널 컨덕턴스와 채널 커패시턴스를 포함하는 제1 모델과, 상기 국소 커패시턴스와 상기 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 포함하는 제2 모델의 관계를 더 고려하여 상기 국소 커패시턴스를 계산할 수 있다.
본 발명의 다른 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법은 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법에 있어서, 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 단계; 상기 측정된 상기 커패시턴스와 상기 컨덕턴스에 기초하여 채널 내에 형성되는 채널 커패시턴스와 채널 컨덕턴스를 계산하는 단계; 및 상기 계산된 상기 채널 커패시턴스와 상기 채널 컨덕턴스, 그리고 상기 채널 컨덕턴스와 상기 채널 커패시턴스를 포함하는 제1 모델과 상기 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스와 상기 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 포함하는 제2 모델의 관계에 기초하여 상기 게이트 전압에 따른 상기 국소 커패시턴스와 상기 자유 전자 커패시턴스를 분리 추출하는 단계를 포함한다.
본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 장치는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 장치에 있어서, 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 측정부; 상기 측정된 상기 커패시턴스와 상기 컨덕턴스에 기초하여 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스를 계산하는 연산부; 및 상기 계산된 상기 국소 커패시턴스에 기초하여 밴드갭 내 상태밀도를 추출하는 추출부를 포함한다.
본 발명의 다른 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 장치는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 장치에 있어서, 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 측정부; 상기 측정된 상기 커패시턴스와 상기 컨덕턴스에 기초하여 채널 내에 형성되는 채널 커패시턴스와 채널 컨덕턴스를 계산하는 연산부; 및 상기 계산된 상기 채널 커패시턴스와 상기 채널 컨덕턴스, 그리고 상기 채널 컨덕턴스와 상기 채널 커패시턴스를 포함하는 제1 모델과 상기 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스와 상기 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 포함하는 제2 모델의 관계에 기초하여 상기 게이트 전압에 따른 상기 국소 커패시턴스와 상기 자유 전자 커패시턴스를 분리 추출하는 커패시턴스 추출부를 포함한다.
본 발명에 따르면, 복수의 주파수에 따라 측정된 게이트 전압에 따른 커패시턴스와 컨덕턴스를 이용하여 채널 내에 형성되는 채널 컨덕턴스를 계산하고, 계산된 채널 컨덕턴스에 기초하여 채널 내의 국소 트랩(localized trap)에 의해 형성되는 국소 커패시턴스를 계산하며, 계산된 국소 커패시턴스를 이용하여 밴드갭 내 상태밀도를 추출함으로써, 반복적인 과정(iteration procedure)과 복잡한 계산(complicated calculation) 없이 실험적인 측정 데이터만을 이용하여 밴드갭 내 전체 상태밀도를 간단하고 빠르게 추출할 수 있다.
또한, 본 발명에 따르면, 실험적인 측정 데이터만을 이용하여 밴드갭 내 상태밀도를 추출하기 때문에 추출된 밴드갭 내 상태밀도에 대한 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 복수의 주파수에 따라 측정된 커패시턴스와 컨덕턴스 그리고, 비정질 산화물 반도체 박막 트랜지스터에 대해 미리 모델링된 두 개의 등가 모델 간의 관계를 이용하여 국소 커패시턴스와 자유 전자 커패시턴스를 분리 추출함으로써, 수식적인 반복, 광 조명 또는 온도 의존적인 특성을 적용하지 않고도 게이트 전압에 따른 국소 커패시턴스와 자유 전자 커패시턴스를 정량적으로 각각 분리할 수 있다.
도 1은 비정질 산화물 반도체 TFT에 대한 일 실시예의 사시도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 3은 도 2에 도시된 본 발명의 방법에 대한 일 실시예의 추가 동작 흐름도를 나타낸 것이다.
도 4는 복수의 주파수에 대해 게이트 전압에 따라 측정된 커패시턴스와 컨덕턴스에 대한 일 예의 그래프를 나타낸 것이다.
도 5는 본 발명에 따른 방법을 설명하기 위한 모델들을 나타낸 것이다.
도 6은 게이트 전압에 따른 에너지 밴드 다이어그램에 대한 개념도를 나타낸 것이다.
도 7은 게이트 전압에 대해 주파수에 따른 채널 커패시턴스에 대한 일 예의 그래프를 나타낸 것이다.
도 8은 본 발명에 의하여 추출된 국소 커패시턴스와 자유 전자 커패시턴스에 대한 일 예의 그래프를 나타낸 것이다.
도 9는 본 발명의 방법에 의하여 추출된 밴드갭 내 상태밀도와 다른 방법에 의해 추출된 밴드갭 내 상태밀도를 비교한 일 예의 그래프를 나타낸 것이다.
도 10은 본 발명의 다른 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 11은 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 장치에 대한 구성을 나타낸 것이다.
도 12는 본 발명의 다른 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 장치에 대한 구성을 나타낸 것이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 본 발명의 일 실시 예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치를 첨부된 도 1 내지 도 12를 참조하여 상세히 설명한다.
비정질 산화물 반도체 TFT는 AMLCD, AMOLED 등의 디스플레이 백플레인에 스위치나 구동 소자 등으로 상용화 되어 있는 a-Si TFT 대신에 높은 캐리어 이동도와 대면적에서의 박막의 균일성, 신뢰성 관점에서 안정성으로 인해 대체 소자로 각광받고 있다.
이런 비정질 산화물 반도체 TFT는 전기적 특성에 큰 영향을 미치는 밴드갭 내 상태밀도를 추출하는 것이 소자의 특성을 분석하는 부분에 있어서 매우 중요하며, 특히 밴드갭 내 전체 상태밀도의 모델링과 특성은 제조 과정과 레이아웃에 의한 신뢰성, 안정성 그리고 로버스트(robust) 회로와 시스템의 장기적인 성능을 평가하는데 있어서 매우 중요하다.
본 발명은 복수의 주파수(multi-frequency)에 대해 측정된 커패시턴스-전압 특성과 미리 결정된 두 개의 모델 간의 관계를 이용하여 반복적인 과정(iteration procedure)과 복잡한 계산(complicated calculation) 없이 밴드갭 내 전체 상태밀도를 간단하고 빠르게 추출하고, 나아가 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스와 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 정량적으로 분리 추출하는 것을 그 요지로 한다.
여기서, 두 모델은 채널에 형성되는 채널 커패시턴스와 채널 컨덕턴스를 포함하는 제1 모델과, 채널의 국소 트랩에 의해 형성되는 국소 커패시턴스와 채널의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 포함하는 제2 모델을 의미하며, 본 발명에서 추출하고자 하는 밴드갭 내 상태밀도는 평탄전압(VFB; Flat band voltage)부터 문턱전압(VT; Threshold voltage)까지의 상태밀도이다.
도 1은 비정질 산화물 반도체 TFT에 대한 일 실시예의 사시도를 나타낸 것으로, 이하 본 발명에서는 비정질 산화물 반도체 TFT로 amorphous InGaZnO(a-IGZO) TFT의 사례를 예시하여 기술한다.
도 1을 참조하면, 비정질 산화물 반도체 TFT는 구동 전원을 인가하기 위한 전극들(게이트 전극, 소스 전극, 드레인 전극)(120, 150, 160), 게이트 절연층(130) 및 비정질 산화물 반도체층(active layer)(140)을 포함한다.
물론, 도 1에 도시하진 않았지만 비정질 산화물 반도체 TFT는 드레인 전극(150)과 소스 전극(160) 사이에 노출된 채널 또는 액티브 영역을 보호하기 위한 채널 보호층을 포함할 수도 있다.
게이트 전극(120)은 기판(110) 상의 일부에 형성되고, 드레인 전극(150) 및 소스 전극(160)과 일부 영역이 오버랩되어 형성된다. 물론, 상황에 따라 게이트 전극(120)은 드레인 전극(150) 및 소스 전극(160)과 오버랩되지 않게 형성될 수도 있다.
게이트 절연층(130)은 게이트 전극(120)을 보호하고 게이트 전극(120)과 드레인 전극(150), 소스 전극(160)을 전기적으로 분리하기 위한 층으로, 미리 결정된 유전율(εOX)을 갖는 물질을 이용하여 미리 결정된 두께(TOX)만큼 형성된다.
이 때, 게이트 절연층(130)에 의해 커패시턴스(COX)가 형성될 수 있으며, 형성되는 커패시턴스(COX)는 게이트 절연층(130)의 물리적인 구조를 이용하여 획득될 수 있다. 즉, 게이트 절연층(130)에 의해 형성되는 커패시턴스(COX)는 게이트 절연층(130)에 사용되는 물질의 유전율과 두께를 이용하여 획득될 수 있으며, 해당 물질의 유전율(εOX)과 두께(TOX)의 비율(εOX / TOX)에 의해 획득될 수 있다.
비정질 산화물 반도체층(AOS; amorphous oxide semiconductor)(140)은 게이트 절연층(130) 상에 미리 결정된 유전율(εIGZO)을 갖는 물질을 이용하여 미리 결정된 두께(TIGZO)만큼 형성된다.
이 때, 비정질 산화물 반도체층(140)에 대한 일 예로, a-IGZO일 수 있다.
드레인 전극(150)과 소스 전극(160)은 게이트 절연층(130)의 일부 상에 형성되며, 드레인 전극(150)과 소스 전극(160)은 일정 간격(L)만큼 이격되어 형성된다.
이 때, 드레인 전극(150)과 소스 전극(160)은 일정 폭(W)을 가지도록 형성될 수 있다.
본 발명은 이와 같은 기하학적 구조 또는 물리적인 구조를 가지는 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도를 추출하고자 하는 것으로, 복수의 주파수에 대해 게이트 전압에 따라 측정된 커패시턴스와 컨덕턴스를 이용하여 밴드갭 내 상태밀도를 추출하고자 하는 것이다.
이런 본 발명에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도를 추출하는 방법에 대해 도 2 내지 도 9를 참조하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 방법에 대한 동작 흐름도를 나타낸 것이다.
도 2를 참조하면, 본 발명에 따른 방법은 비정질 산화물 반도체 TFT에 대하여, 도 4에 도시된 일 예와 같이 복수의 주파수 예를 들어, 250Hz, 300Hz, 500Hz, 800Hz, 3KHz, 5KHz, 8KHz, 10KHz, 30KHz에 대해 게이트 전압(VGS)에 따른 커패시턴스(Cm)와 컨덕턴스(Gm)를 측정한다(S210).
도 4에 도시된 바와 같이, 측정된 커패시턴스는 주파수가 증가(frequency increase)함에 따라 커패시턴스가 증가하는 영역에서 그 측정되는 값이 감소하는 현상(frequency-dispersive)이 나타난다. 즉, 동일한 게이트 전압에서 주파수가 증가함에 따라 측정되는 커패시턴스 값은 점점 작아진다.
이 때, 측정되는 커패시턴스-게이트 전압 특성은 게이트 절연층에 의해 형성되는 커패시턴스(COX), 밴드갭 내 상태밀도에 의해 형성되는 커패시턴스(Cloc) 즉, 채널 내의 국소 트랩(localized trap)에 의해 형성되는 국소 커패시턴스, 전도대(conduction band)의 자유 전자에 의해 형성되는 커패시턴스 즉, 자유 전자 커패시턴스(Cfree)의 조합으로 생성될 수 있다.
도 4에 도시된 바와 같이, 서로 다른 주파수에서 측정되는 커패시턴스와 컨덕턴스가 다르게 나타나는 것은 주파수가 증가함에 따라 밴드갭 내 상태밀도에 존재하는 전자가 그 증가한 주파수에 전체적으로 반응하지 못하는 것으로, 게이트 전압 변화에 따른 밴드갭 내 상태밀도의 전자량을 반영하는 커패시턴스 즉, 국소 커패시턴스(Cloc)가 감소하기 때문이다.
단계 S210에서 측정되는 커패시턴스와 컨덕턴스는 측정 수단 예를 들어, Agilent 4156C semiconductor parameter analyzer나 HP4284 LCR meter를 이용하여 측정할 수 있으며, 이 뿐만 아니라 이에 상응하는 다양한 측정 수단이 활용될 수 있음은 물론이다.
복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(Cm)와 컨덕턴스(Gm)가 측정되면 측정된 커패시턴스(Cm)와 컨덕턴스(Gm)를 이용하여 채널에 형성되는 채널 컨덕턴스(GP)를 계산하고, 계산된 채널 컨덕턴스(GP)에 기초하여 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스(Cloc)를 계산한다(S220, S230).
여기서, 단계 S230은 복수의 주파수에 따른 계산된 채널 컨덕턴스의 최대값에 기초하여 국소 커패시턴스(Cloc)를 계산할 수 있다.
또한, 단계 S230은 채널 컨덕턴스와 채널 커패시턴스를 포함하는 제1 모델과, 국소 커패시턴스와 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 포함하는 제2 모델의 관계를 추가적으로 고려하여 국소 커패시턴스(Cloc)를 계산할 수 있다.
그 다음 계산된 국소 커패시턴스에 기초하여 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도를 추출한다(S240).
이 때, 밴드갭 내 상태밀도는 비정질 산화물 반도체 박막 트랜지스터의 물리적인 구조 파라미터 예를 들어, 소스 전극과 드레인 전극 간 길이(L), 소스 전극과 드레인 전극의 폭(W), 비정질 산화물 반도체층의 높이(TIGZO) 등을 더 고려하여 추출될 수 있다.
이와 같은 과정을 포함하는 본 발명에 따른 방법은 추가적으로 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)를 계산하는 과정을 포함할 수 있으며, 이에 대해 도 3을 참조하여 설명한다.
도 3은 도 2에 도시된 본 발명의 방법에 대한 일 실시예의 추가 동작 흐름도를 나타낸 것이다.
도 3을 참조하면, 본 발명에 따른 방법은 단계 S210에서 복수의 주파수에 대해 커패시턴스(Cm)와 컨덕턴스(Gm)가 측정되면 복수의 주파수 중 두 개의 주파수(f1, f2)를 선택하고, 선택된 두 개의 주파수에 대해 측정된 커패시턴스(Cm1, Cm2)와 컨덕턴스(Gm1, Gm2)를 이용하여 채널에 형성되는 채널 커패시턴스(CP)를 계산한다(S310, S320).
여기서, 복수의 주파수에서 선택되는 두 개의 주파수는 채널 커패시턴스를 계산하기 위한 주파수들로, 임의의 주파수가 선택될 수도 있지만, 일정 규칙에 맞는 주파수가 선택될 수도 있다.
단계 S320에 의해 채널 커패시턴스(CP)가 계산되면, 계산된 채널 커패시턴스(CP)와 단계 S230에서 계산된 국소 커패시턴스(Cloc)를 이용하여 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)를 계산한다(S330).
도 2와 도 3에 도시된 과정에 의해 계산되는 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree) 그리고, 추출되는 밴드갭 내 상태밀도에 대해 수학식을 이용하여 설명하면 다음과 같다.
비정질 산화물 반도체 TFT에 대해 측정되는 커패시턴스와 컨덕턴스는 도 5a에 도시된 바와 같이, 커패시턴스(Cm)와 컨덕턴스(Gm)가 병렬로 연결되는 2-요소 모델(2-element model)로 나타낼 수 있다.
여기서, 컨덕턴스(Gm)는 측정 저항(Rm)와 반비례하고, 측정된 커패시턴스(Cm)와 손실 계수(Dm; dissipation factor)의 관계로 나타낼 수 있다. 즉, 컨덕턴스 Gm = 1/Rm = ωCmDm의 관계를 가진다. ω는 주파수 성분으로 2πf를 의미하고, f는 주파수를 의미하며, 손실 계수는 커패시턴스와 컨덕턴스 측정 시 결정되는 값으로 이 기술 분야에 종사하는 당업자라면 알 수 있기에 상세한 설명은 생략한다.
도 5a에 도시된 2-요소 모델을 이용한 측정 임피던스(Zm)는 아래 <수학식 1>과 같이 나타낼 수 있다.
[수학식 1]
Figure 112013020521558-pat00001

그리고, 비정질 산화물 반도체 TFT는 도 5b에 도시된 바와 같이, 주파수와 게이트 전압에 독립적인, 게이트 절연층에 의해 형성되는 커패시턴스(COX), 채널과 소스 전극/드레인 전극(S/D) 간 저항(RS), 채널에 의해 형성되는 채널 커패시턴스(CP) 및 채널에 의해 형성되는 채널 컨덕턴스(GP)를 포함하는 4-요소 모델(4-element model)로 나타낼 수 있다. 물론, 채널 컨덕턴스(GP)는 채널 저항(RP)과 반비례 관계를 가진다.
여기서, 게이트 절연층에 의해 형성되는 커패시턴스(COX)는 게이트 절연층을 구성하는 물질의 유전율(εOX)과 두께(TOX)의 비율(εOX / TOX)에 의해 획득될 수 있고, 채널과 소스 전극/드레인 전극(S/D) 간 저항(RS)은 소스 전극과 드레인 전극을 접지(GND)시킨 상태에서 게이트 전극으로 소 신호(small signal)를 입력하여 측정되는 값으로, 채널과 소스 전극 간 제1 저항, 채널과 드레인 전극 간 제2 저항을 포함하는 저항일 수 있다. 구체적으로, 제1 저항과 제2 저항을 포함하는 저항(RS)은 게이트 전극과 소스 전극, 게이트 전극과 드레인 전극 두 단자 측정에서 각각 주파수에 따라 측정한 커패시턴스와 소실 계수를 주파수가 증가할수록 특정 저항 값으로 수렴하는 등가모델 변환을 통해 획득될 수 있다.
이런 4-요소 모델을 이용한 비정질 산화물 반도체 TFT의 임피던스(ZC)는 아래 <수학식 2>와 같이 나타낼 수 있다.
[수학식 2]
Figure 112013020521558-pat00002

2-요소 모델에 의해 계산된 임피던스(Zm)와 4-요소 모델에 의해 계산된 임피던스(ZC)의 실수부와 허수부를 비교하면, 아래 <수학식 3>과 <수학식 4>와 같이 나타낼 수 있다.
[수학식 3]
Figure 112013020521558-pat00003

[수학식 4]
Figure 112013020521558-pat00004

상기 수학식 3과 수학식 4에서 알 수 있듯이, A와 B는 측정된 커패시턴스와 컨덕턴스를 통해 계산되는 값과, 채널 커패시턴스와 채널 컨덕턴스를 통해 계산된 값으로 제공될 수 있는 것을 알 수 있다.
상기 수학식 3과 수학식 4로부터 채널 저항과 채널 커패시턴스의 관계를 획득할 수 있으며, 채널 저항(RP)과 채널 커패시턴스(CP)는 아래 <수학식 5>와 <수학식 6>의 관계를 가질 수 있다.
[수학식 5]
Figure 112013020521558-pat00005

[수학식 6]
Figure 112013020521558-pat00006

여기서, 채널 커패시턴스(CP)는 복수의 주파수 중 두 개의 주파수(f1, f2)를 선택하고, 선택된 두 개의 주파수(f1, f2)에서 측정된 커패시턴스(Cm1, Cm2)와 손실 계수(Dm1, Dm2)를 이용하여 계산될 수 있으며, 계산되는 채널 커패시턴스(CP)는 아래 <수학식 7>과 같이 나타낼 수 있다.
[수학식 7]
Figure 112013020521558-pat00007

즉, 채널 커패시턴스는 두 개의 주파수에서 측정된 게이트 전압에 따른 커패시턴스와 손실 계수 그리고 게이트 절연층에 의해 형성되는 커패시턴스를 이용하여 계산된다.
채널 컨덕턴스(GP)는 수학식 6을 이용하여 계산될 수 있으며, 계산되는 채널 컨덕턴스(GP)는 아래 <수학식 8>과 같이 나타낼 수 있다.
[수학식 8]
Figure 112013020521558-pat00008

수학식 8을 이용하여 게이트 전압에 대해, 주파수 함수에 대한 GP/ω를 획득한다. 여기서, 주파수 함수에 대한 GP/ω는 평탄 전압(VFB)부터 문턱전압(VT)까지의 게이트 전압에 대한 것일 수 있다.
주파수(ω)에 대한 GP/ω는 주파수에 대해 측정된 커패시턴스(Cm)와 컨덕턴스(Gm)을 이용하여 획득될 수 있는데, 도 7에 도시된 일 예와 같이 게이트 전압(VGS) 예를 들어, 8, 10, 12, 14V 각각에 대해 주파수(ω)에 대한 GP/ω를 획득할 수 있다.
비정질 산화물 반도체 TFT는 도 5c에 도시된 바와 같이, 게이트 절연층에 의해 형성되는 커패시턴스(COX), 채널과 소스 전극/드레인 전극(S/D) 간 저항(RS), 채널 내의 국소 트랩 즉, 밴드갭 내 상태밀도에 의해 형성되는 국소 커패시턴스(Cloc), 국소 트랩에 존재하는 전하의 방해물로 존재하는 국소 저항(Rloc) 및 전도대의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)를 포함하는 5-요소 모델(5-element model)로 나타낼 수 있다.
이런 5-요소 모델은 도 6에 도시된 에너지 밴드 다이어그램을 통해 알 수 있듯이, 문턱전압(VT)을 기준으로 하는 게이트 전압의 범위에 따라 채널에 형성되는 커패시턴스가 상이한 것을 알 수 있다. 즉, 게이트 전압(VGS)이 문턱전압(VT)보다 작은 경우(VGS<VT) 채널 내의 커패시턴스는 자유 전자가 거의 존재하지 않기 때문에 밴드갭 내 상태밀도에 존재하는 국소 전자(localized electron)에 의해 형성되는 국소 커패시턴스(Cloc)가 될 수 있고, 게이트 전압이 문턱전압보다 큰 경우(VGS>VT) 채널 내의 커패시턴스는 자유 전자가 생성되어 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)와 국소 커패시턴스(Cloc)가 될 수 있다.
여기서, 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)는 4-요소 모델과 5-요소 모델을 매칭시킴으로써 획득될 수 있으며, 4-요소 모델의 채널 커패시턴스(CP)와 채널 컨덕턴스(GP) 그리고 5-요소 모델의 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)에 대한 관계는 아래 <수학식 9>, <수학식 10>과 같이 나타낼 수 있다.
[수학식 9]
Figure 112013020521558-pat00009

[수학식 10]
Figure 112013020521558-pat00010

여기서, τ는 시간 상수(time constant)로서 국소 커패시턴스(Cloc)와 국소 저항(Rloc)의 곱을 의미한다.
수학식 9를 통해 알 수 있듯이, 국소 커패시턴스(Cloc)는 채널 컨덕턴스(GP)와의 관계를 통해 획득될 수 있으며, 주파수(ω)에 대한 GP/ω의 최대값(peak value)은 ωτ가 '1'일 때 나타난다. 즉, GP/ω의 최대값은 Cloc/2가 되며, 이런 관계를 통해 국소 커패시턴스를 계산한다. 예컨대, 도 7에 도시된 일 예와 같이, 게이트 전압(VGS) 각각에서의 GP/ω의 최대값을 이용하여 해당 게이트 전압에서의 국소 커패시턴스를 획득하고, 이를 통해 게이트 전압에 따른 국소 커패시턴스를 획득할 수 있다.
수학식 9를 통해 국소 커패시턴스가 획득되면, 수학식 10을 이용하여 자유 전자 커패시턴스(Cfree)를 획득할 수 있다. 즉, 자유 전자 커패시턴스(Cfree)는 수학식 7을 통해 계산된 채널 커패시턴스(CP)와 수학식 9를 통해 획득된 국소 커패시턴스(Cloc)를 이용하여 획득할 수 있다.
이렇게 획득된 게이트 전압에 따른 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)는 측정된 커패시턴스와 컨덕턴스 그리고 미리 결정된 제1 모델과 제2 모델의 관계만을 이용하여 정량적으로 분리 획득될 수 있으며, 도 8에 도시된 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)에 대한 일 예의 그래프를 통해 알 수 있듯이, 게이트 전압이 문턱전압보다 작은 영역에서는 자유 전자 커패시턴스(Cfree)보다 국소 커패시턴스(Cloc)가 주요(dominant)한 반면, 게이트 전압이 문턱전압보다 높은 영역에서는 국소 커패시턴스(Cloc)보다 자유 전자 커패시턴스(Cfree)가 주요(dominant)한 것을 알 수 있다.
본 발명에서의 밴드갭 내 상태밀도는 상기 수학식 9를 통해 획득된 국소 커패시턴스에 기초하여 추출되며, 추출된 밴드갭 내 상태밀도는 아래 <수학식 11>과 같이 나타낼 수 있다.
[수학식 11]
Figure 112013020521558-pat00011

여기서, gA(E)는 비정질 산화물 반도체 TFT에 대해 추출된 밴드갭 내 상태밀도를 의미하고, TIGZO는 비정질 산화물 반도체층의 높이를 의미하고, L은 도 1에 도시된 것과 같이 소스 전극과 드레인 전극 사이의 길이를 의미하고, W는 소스 전극 또는 드레인 전극의 폭을 의미한다.
수학식 11을 통해 추출되는 밴드갭 내 상태밀도는 에너지 레벨에 대한 상태밀도이기 때문에 게이트 전압을 에너지 레벨에 대한 표면 전위(surface potential)로 변환하여야 하며, 게이트 전압에 대한 표면 전위(
Figure 112013020521558-pat00012
)는 아래 <수학식 12>를 통해 변환될 수 있다.
[수학식 12]
Figure 112013020521558-pat00013

이와 같은 과정을 통해 본 발명에 따른 밴드갭 내 상태밀도(gA(E))를 추출할 수 있다.
본 발명에 의해 추출된 밴드갭 내 상태밀도는 도 9에 도시된 바와 같이 지수 형태(exponential form)로 테일 상태(tail state)와 딥 상태(deep state)가 중첩(superposition)되게 모델링될 수 있으며, 아래 <수학식 13>과 같이 모델링(modeling)될 수 있다.
[수학식 13]
Figure 112013020521558-pat00014

여기서, NDA는 딥 상태(deep state)에 위치한 상태밀도를 의미하고, k는 기 설정된 값으로 볼츠만(Boltzmann) 상수를 의미하고, NTA는 테일 상태(tail state)에 위치한 상태밀도를 의미하고, kTDA는 딥 상태(deep state)의 특성에너지를 의미하고, kTTA는 테일 상태(tail state)의 특성에너지를 의미한다.
또한, 본 발명은 도 9에 도시된 바와 같이, 광 차지 펌핑 방법(optical charge pumping method; OCPM)에 의해 획득된 밴드갭 내 상태 밀도에 비해 그 결과가 일정한 것을 알 수 있으며, 추출된 국소 커패시턴스와 자유 전자 커패시턴스를 이용하여 측정된 커패시턴스를 재현해낼 수도 있다.
이와 같이 본 발명에 따른 방법은 복수의 주파수에 따라 측정된 게이트 전압에 따른 커패시턴스(Cm)와 컨덕턴스(Gm)를 이용하여 채널 내에 형성되는 채널 컨덕턴스(GP)를 계산하고, 계산된 채널 컨덕턴스에 기초하여 채널 내의 국소 트랩(localized trap)에 의해 형성되는 국소 커패시턴스(Cloc)를 계산하며, 계산된 국소 커패시턴스를 이용하여 밴드갭 내 상태밀도를 추출함으로써, 반복적인 과정(iteration procedure)과 복잡한 계산(complicated calculation) 없이 실험적인 측정 데이터만을 이용하여 밴드갭 내 전체 상태밀도를 간단하고 빠르게 추출할 수 있다.
또한, 본 발명은 실험적인 측정 데이터만을 이용하여 밴드갭 내 상태밀도를 추출하기 때문에 추출된 밴드갭 내 상태밀도에 대한 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 복수의 주파수에 따라 측정된 커패시턴스와 컨덕턴스 그리고, 비정질 산화물 반도체 TFT에 대해 미리 모델링된 두 개의 등가 모델(4-요소 모델, 5-요소 모델) 간의 관계를 이용하여 국소 커패시턴스와 자유 전자 커패시턴스를 분리 추출함으로써, 수식적인 반복, 광 조명 또는 온도 의존적인 특성을 적용하지 않고도 게이트 전압에 따른 국소 커패시턴스와 자유 전자 커패시턴스를 정량적으로 각각 분리할 수 있다.
도 10은 본 발명의 다른 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 방법에 대한 동작 흐름도를 나타낸 것으로, 국소 커패시턴스와 자유 전자 커패시턴스를 정량적으로 분리 추출하는 과정을 중점적으로 설명하기 위한 동작 흐름도이다.
도 10을 참조하면, 본 발명에 따른 방법은 비정질 산화물 반도체 TFT에 대하여 복수의 주파수에 대해 게이트 전압(VGS)에 따른 커패시턴스(Cm)와 컨덕턴스(Gm)를 측정한다(S1010).
이 때, 측정된 커패시턴스는 주파수가 증가(frequency increase)함에 따라 커패시턴스가 증가하는 영역에서 그 측정되는 값이 감소하는 현상(frequency-dispersive)이 나타나며, 측정되는 커패시턴스-게이트 전압 특성은 게이트 절연층에 의해 형성되는 커패시턴스(COX), 밴드갭 내 상태밀도에 의해 형성되는 국소 커패시턴스(Cloc), 전도대(conduction band)의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)의 조합으로 생성될 수 있다.
여기서, 비정질 산화물 반도체 TFT의 커패시턴스와 컨덕턴스는 측정 수단 예를 들어, Agilent 4156C semiconductor parameter analyzer나 HP4284 LCR meter를 이용하여 측정할 수 있으며, 이 뿐만 아니라 이에 상응하는 다양한 측정 수단이 활용될 수 있음은 물론이다.
복수의 주파수에 대해 커패시턴스(Cm)와 컨덕턴스(Gm)가 측정되면 측정된 커패시턴스(Cm)와 컨덕턴스(Gm)를 이용하여 채널에 형성되는 채널 커패시턴스(CP)와 채널 컨덕턴스(GP)를 계산한다(S1020).
이 때, 채널 커패시턴스(CP)와 채널 컨덕턴스(GP)는 앞서 기술한 바와 같이, 2-요소 모델과 4-요소 모델의 임피던스를 이용하여 계산될 수 있으며, 특히 채널 커패시턴스(CP)는 복수의 주파수 중 두 개의 주파수의 측정된 커패시턴스와 컨덕턴스를 이용하여 계산될 수 있다.
단계 S1020에서 계산된 채널 커패시턴스(CP)와 채널 컨덕턴스(GP) 그리고 미리 결정된 제1 모델과 제2 모델의 관계에 기초하여 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)를 정량적으로 분리 추출한다(S1030).
여기서, 제1 모델은 도 5b에 도시된 4-요소 모델로서, 게이트 절연층에 의해 형성되는 커패시턴스(COX), 채널과 소스 전극/드레인 전극(S/D) 간 저항(RS), 채널에 의해 형성되는 채널 커패시턴스(CP) 및 채널에 의해 형성되는 채널 컨덕턴스(GP)를 포함하고, 제2 모델은 도 5c에 도시된 5-요소 모델로서, 게이트 절연층에 의해 형성되는 커패시턴스(COX), 채널과 소스 전극/드레인 전극(S/D) 간 저항(RS), 채널 내의 국소 트랩 즉, 밴드갭 내 상태밀도에 의해 형성되는 국소 커패시턴스(Cloc), 국소 트랩에 존재하는 전하의 방해물로 존재하는 국소 저항(Rloc) 및 전도대의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)를 포함할 수 있다.
단계 S1030에서 국소 커패시턴스(Cloc)는 단계 S1020에서 계산된 복수의 주파수에 따른 채널 컨덕턴스(GP)의 최대값에 기초하여 추출될 수 있으며, 자유 전자 커패시턴스(Cfree)는 추출된 국소 커패시턴스(Cloc)와 단계 S1020에서 계산된 채널 커패시턴스(CP)에 기초하여 추출될 수 있다.
단계 S1030에서 국소 커패시턴스(Cloc)가 계산되면 계산된 국소 커패시턴스에 기초하여 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도를 추출한다(S1040).
이 때, 밴드갭 내 상태밀도는 비정질 산화물 반도체 박막 트랜지스터의 물리적인 구조 파라미터 예를 들어, 소스 전극과 드레인 전극 간 길이(L), 소스 전극과 드레인 전극의 폭(W), 비정질 산화물 반도체층의 높이(TIGZO) 등을 더 고려하여 추출될 수 있다.
도 11은 본 발명의 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 장치에 대한 구성을 나타낸 것으로, 도 2와 도 3에 대한 장치 구성을 나타낸 것이다.
도 11을 참조하면, 본 발명에 따른 장치(1100)는 측정부(1110), 연산부(1120), 매핑부(1130) 및 추출부(1140)를 포함한다.
측정부(1110)는 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(Cm)와 컨덕턴스(Gm)를 측정한다.
이 때, 측정되는 커패시턴스는 주파수가 증가함에 따라 커패시턴스가 증가하는 영역에서 그 측정되는 값이 감소하는 현상(frequency-dispersive)이 나타나고, 측정되는 커패시턴스-게이트 전압 특성은 게이트 절연층에 의해 형성되는 커패시턴스(COX), 밴드갭 내 상태밀도에 의해 형성되는 국소 커패시턴스(Cloc) 및 전도대(conduction band)의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)의 조합으로 생성될 수 있다.
측정부(1110)는 측정 수단 예를 들어, Agilent 4156C semiconductor parameter analyzer나 HP4284 LCR meter를 이용하여 복수의 주파수에 대해 커패시턴스와 컨덕턴스를 측정할 수 있으며, 이 뿐만 아니라 이에 상응하는 다양한 측정 수단을 이용할 수도 있다.
연산부(1120)는 측정부(1110)에 의해 측정된 커패시턴스와 컨덕턴스에 기초하여 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스를 계산한다.
이 때, 연산부(1120)는 측정된 커패시턴스(Cm)와 컨덕턴스(Gm)를 이용하여 채널에 형성되는 채널 컨덕턴스(GP)를 계산하고, 계산된 채널 컨덕턴스(GP)에 기초하여 국소 커패시턴스(Cloc)를 계산할 수 있는데, 복수의 주파수에 따른 계산된 채널 컨덕턴스의 최대값에 기초하여 국소 커패시턴스(Cloc)를 계산할 수 있다.
연산부(1120)는 국소 커패시턴스(Cloc)를 계산하는데 있어서, 앞서 기술한 4-요소 모델과 5-요소 모델 간의 관계를 추가적으로 더 고려할 수 있다.
여기서, 4-요소 모델과 5-요소 모델은 도 5b와 도 5c에 도시된 바와 같고, 이에 대해서는 앞서 상세히 기술하였기에 그 설명은 생략한다.
나아가, 연산부(1120)는 측정된 커패시턴스(Cm)와 컨덕턴스(Gm) 그리고 계산된 국소 커패시턴스(Cloc)에 기초하여 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스(Cfree)를 계산할 수도 있다.
즉, 연산부(1120)는 복수의 주파수 중 선택된 두 개의 주파수에 대해 측정된 커패시턴스와 컨덕턴스를 이용하여 채널에 형성되는 채널 커패시턴스(CP)를 계산하고, 계산된 채널 커패시턴스(CP)와 국소 커패시턴스(Cloc)에 기초하여 자유 전자 커패시턴스(Cfree)를 계산한다.
매핑부(1130)는 측정부(1110)에 의해 측정된 커패시턴스를 이용하여 게이트 전압에 대한 표면 전위를 매핑한다.
즉, 매핑부(1130)는 게이트 전압을 에너지 레벨에 대한 표면 전위로 변환하는 기능을 수행하며, TFT의 물리적인 구조 파라미터를 더 고려하여 게이트 전압을 에너지 레벨에 대한 표면 전위로 변환할 수 있다.
추출부(1140)는 연산부(1120)에 의해 계산된 국소 커패시턴스(Cloc)에 기초하여 밴드갭 내 상태밀도(gA(E))를 추출한다.
이 때, 추출부(1140)는 비정질 산화물 반도체 TFT의 물리적인 구조 파라미터 예를 들어, 소스 전극과 드레인 전극 간 길이(L), 소스 전극과 드레인 전극의 폭(W), 비정질 산화물 반도체층의 높이(TIGZO) 등을 더 고려하여 밴드갭 내 상태밀도를 추출할 수 있다.
물론, 추출부(1140)는 매핑부(1130)에 의해 매핑된 게이트 전압에 따른 에너지 레벨에 대한 표면 전위를 이용하여 에너지 레벨에 따른 밴드갭 내 상태밀도를 추출할 수 있다.
도 12는 본 발명의 다른 일 실시예에 따른 비정질 산화물 반도체 TFT의 밴드갭 내 상태밀도 추출 장치에 대한 구성을 나타낸 것으로, 도 10에 대한 장치 구성을 나타낸 것이다.
도 12를 참조하면, 본 발명에 따른 장치(1200)는 측정부(1210), 연산부(1220), 커패시턴스 추출부(1230), 매핑부(1240) 및 상태밀도 추출부(1250)를 포함한다.
측정부(1210)는 미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(Cm)와 컨덕턴스(Gm)를 측정한다.
이 때, 측정부(1210)는 측정 수단 예를 들어, Agilent 4156C semiconductor parameter analyzer나 HP4284 LCR meter를 이용하여 복수의 주파수에 대해 커패시턴스와 컨덕턴스를 측정할 수 있으며, 이 뿐만 아니라 이에 상응하는 다양한 측정 수단을 이용할 수도 있다.
연산부(1220)는 측정부에 의해 측정된 커패시턴스(Cm)와 컨덕턴스(Gm)에 기초하여 채널 내에 형성되는 채널 커패시턴스(CP)와 채널 컨덕턴스(GP)를 계산한다.
이 때, 연산부(1220)는 앞서 기술한 2-요소 모델의 임피던스와 4-요소 모델의 임피던스를 이용하여 채널 커패시턴스(CP)와 채널 컨덕턴스(GP)를 계산할 수 있다.
커패시턴스 추출부(1230)는 연산부(1220)에 의해 연산된 채널 커패시턴스(CP)와 채널 컨덕턴스(GP) 그리고, 채널 커패시턴스(CP)와 채널 컨덕턴스(GP)를 포함하는 제1 모델(4-요소 모델)과 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)를 포함하는 제2 모델(5-요소 모델)의 관계에 기초하여 게이트 전압에 따른 국소 커패시턴스(Cloc)와 자유 전자 커패시턴스(Cfree)를 분리 추출한다.
여기서, 커패시턴스 추출부(1230)는 계산된 채널 컨덕턴스(GP), 제1 모델과 제2 모델의 관계에 기초하여 국소 커패시턴스(Cloc)를 추출할 수 있으며, 계산된 채널 커패시턴스(CP)와 국소 커패시턴스(Cloc) 그리고 제1 모델과 제2 모델의 관계에 기초하여 자유 전자 커패시턴스(Cfree)를 추출할 수 있다. 나아가, 커패시턴스 추출부(1230)는 복수의 주파수에 따른 채널 컨덕턴스(GP)의 최대값에 기초하여 국소 커패시턴스(Cloc)를 추출할 수 있다.
매핑부(1240)는 측정부(1210)에 의해 측정된 커패시턴스를 이용하여 게이트 전압에 대한 표면 전위를 매핑한다.
즉, 매핑부(1240)는 게이트 전압을 에너지 레벨에 대한 표면 전위로 변환하는 기능을 수행하며, TFT의 물리적인 구조 파라미터를 더 고려하여 게이트 전압을 에너지 레벨에 대한 표면 전위로 변환할 수 있다.
상태밀도 추출부(1250)는 커패시턴스 추출부(1230)에 의해 정량적으로 분리 추출된 국소 커패시턴스(Cloc)에 기초하여 밴드갭 내 상태밀도(gA(E))를 추출한다.
이 때, 상태밀도 추출부(1250)는 비정질 산화물 반도체 TFT의 물리적인 구조 파라미터를 더 고려하여 밴드갭 내 상태밀도를 추출할 수 있다.
물론, 상태밀도 추출부(1250)는 매핑부(1240)에 의해 매핑된 게이트 전압에 따른 에너지 레벨에 대한 표면 전위를 이용하여 에너지 레벨에 따른 밴드갭 내 상태밀도를 추출할 수 있다.
본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (6)

  1. 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법에 있어서,
    미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 단계;
    상기 측정된 상기 커패시턴스와 상기 컨덕턴스를 이용하여 채널에 형성되는 채널 컨덕턴스를 계산하고, 상기 계산된 상기 채널 컨덕턴스에 기초하여 상기 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스를 계산하는 단계; 및
    상기 계산된 상기 국소 커패시턴스에 기초하여 밴드갭 내 상태밀도를 추출하는 단계
    를 포함하는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 국소 커패시턴스를 계산하는 단계는
    상기 복수의 주파수에 따른 상기 계산된 상기 채널 컨덕턴스의 최대값에 기초하여 상기 국소 커패시턴스를 계산하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법.
  4. 제1항에 있어서,
    상기 국소 커패시턴스를 계산하는 단계는
    상기 채널에 형성되는 상기 채널 컨덕턴스와 채널 커패시턴스를 포함하는 제1 모델과, 상기 국소 커패시턴스와 상기 채널 내의 자유 전자에 의해 형성되는 자유 전자 커패시턴스를 포함하는 제2 모델의 관계를 더 고려하여 상기 국소 커패시턴스를 계산하는 것을 특징으로 하는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법.
  5. 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 장치에 있어서,
    미리 결정된 복수의 주파수에 대해 게이트 전압에 따른 커패시턴스(capacitance)와 컨덕턴스(conductance)를 측정하는 측정부;
    상기 측정된 상기 커패시턴스와 상기 컨덕턴스를 이용하여 채널에 형성되는 채널 컨덕턴스를 계산하고, 상기 계산된 상기 채널 컨덕턴스에 기초하여 상기 채널 내의 국소 트랩에 의해 형성되는 국소 커패시턴스를 계산하는 연산부; 및
    상기 계산된 상기 국소 커패시턴스에 기초하여 밴드갭 내 상태밀도를 추출하는 추출부
    를 포함하는 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 장치.
  6. 삭제
KR1020130025094A 2013-03-08 2013-03-08 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치 KR101375787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130025094A KR101375787B1 (ko) 2013-03-08 2013-03-08 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130025094A KR101375787B1 (ko) 2013-03-08 2013-03-08 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR101375787B1 true KR101375787B1 (ko) 2014-03-18

Family

ID=50649038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025094A KR101375787B1 (ko) 2013-03-08 2013-03-08 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR101375787B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105273B1 (ko) 2011-07-18 2012-01-17 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치
KR20120139030A (ko) * 2011-06-16 2012-12-27 삼성디스플레이 주식회사 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치
KR20130010518A (ko) * 2011-07-18 2013-01-29 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120139030A (ko) * 2011-06-16 2012-12-27 삼성디스플레이 주식회사 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치
KR101105273B1 (ko) 2011-07-18 2012-01-17 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치
KR20130010518A (ko) * 2011-07-18 2013-01-29 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치

Similar Documents

Publication Publication Date Title
JP6083704B2 (ja) トンネルｆｅｔのデバイスシミュレーション方法及びシステム並びにトンネルｆｅｔのコンパクトモデル設計方法及びコンパクトモデル
Kushwaha et al. RF modeling of FDSOI transistors using industry standard BSIM-IMG model
KR101267780B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
KR101105273B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치
JP2006269998A (ja) トランジスタのシミュレーション方法及びシミュレーション装置
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
KR101375787B1 (ko) 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
Magnone et al. Numerical simulation and modeling of thermal transient in silicon power devices
Fan et al. Nonlinear parasitic capacitance modelling of high voltage power MOSFETs in partial SOI process
Alvarado et al. SOI FinFET compact model for RF circuits simulation
Diab et al. $ RC $ Model for Frequency Dependence of Split $ C\hbox {--} V $ Measurements on Bare SOI Wafers
Krutko et al. Charge transport and dynamic response of organic and polymer transistors
KR101427713B1 (ko) 채널 전도 계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101427714B1 (ko) 커플링 계수를 이용한 비정질 반도체 박막 트랜지스터의 표면 전위와 밴드갭 내 상태밀도 추출 방법, 및 그 장치
KR101126981B1 (ko) 비정질 박막 트랜지스터의 기생 직렬 저항 성분 추출 방법
KR101378112B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101643759B1 (ko) 비정질 반도체 박막 트랜지스터(ｔｆｔ)의 전기적 특성을 산출하는 방법 및 장치
CN109841613B (zh) 利用具有模拟电路的系统产生动态空乏晶体管的模型
KR101368972B1 (ko) 광 미분 이상계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
JP2014045050A (ja) ドレイン電流のシミュレーション装置及びドレイン電流のシミュレーションプログラム
US20150279831A1 (en) Determining threshold voltage variations in field effect transistors
KR101344752B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101344754B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
JP2011253360A (ja) Ｍｏｓｆｅｔモデル出力装置及び出力方法
JP2008053617A (ja) 電流モデル作成方法および電子回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7