KR20120139030A - 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치 - Google Patents

박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치 Download PDF

Info

Publication number
KR20120139030A
KR20120139030A KR1020110058546A KR20110058546A KR20120139030A KR 20120139030 A KR20120139030 A KR 20120139030A KR 1020110058546 A KR1020110058546 A KR 1020110058546A KR 20110058546 A KR20110058546 A KR 20110058546A KR 20120139030 A KR20120139030 A KR 20120139030A
Authority
KR
South Korea
Prior art keywords
state density
density function
thin film
film transistor
parameter
Prior art date
Application number
KR1020110058546A
Other languages
English (en)
Other versions
KR101850329B1 (ko
Inventor
이제훈
안병두
박세용
박준현
박재우
김대환
김성철
전용우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110058546A priority Critical patent/KR101850329B1/ko
Priority to US13/481,579 priority patent/US9147022B2/en
Publication of KR20120139030A publication Critical patent/KR20120139030A/ko
Application granted granted Critical
Publication of KR101850329B1 publication Critical patent/KR101850329B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터의 파라메터 산출방법은 박막 트랜지스터의 반도체에 대한 밴드갭 전 에너지 구간의 상태밀도함수를 이용하여 전류-전압(I-V) 모델값을 산출한다. 상기 I-V 모델값과 측정된 상기 박막 트랜지스터의 I-V 측정값을 비교하여 상기 박막 트랜지스터의 파라메터를 결정한다. 주파수 변화에 따라 측정된 상기 박막 트랜지스터의 정전용량-전압(C-V) 측정값을 이용하여 억셉터 상태밀도함수(gA)를 산출하는 단계 더 포함할 수 있다. 또한, I-V 및 생성-재결합 전류(IG-R)의 측정값과 I-V 및 생성-재결합 전류(IG-R)의 모델값을 상기 억셉터 상태밀도함수(gA)와 조합하여 비교하고 일치시킴으로써 상기 밴드갭 전 에너지 구간의 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)를 설정하는 단계를 더 포함할 수 있다. 비정질 반도체 TFT의 밴드갭 내 전 에너지 구간에 걸친 상태밀도함수를 추출함으로써 전기/광/온도 스트레스 하에서의 전기적 특성변화를 정확하게 모델링할 수 있다. 이에 따라서 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 신뢰성의 모델 파라메터를 제공할 수 있다.

Description

박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치{METHOD FOR CALCULATING PARAMETER OF THIN FILM TRANSISTOR AND CALCULATING APPARATUS PERFORMING THE METHOD}
본 발명은 박막 트랜지스터(Thin film transistor: TFT)의 파라메터 산출방법 및 이를 수행하는 장치에 관한 것으로, 특히 비정질 반도체 박막을 포함하는 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치에 관한 것이다.
금속과 반도체 등 많은 물질은 원자가 규칙적으로 배열되어 결정을 이루고 있다. 그 결정립의 크기는 0.1㎛ 정도인 미세결정으로부터 직경 0.1m 이상의 거대 단결정까지 여러 가지이나, 비정질(non-crystalline) 또는 무정형(amorphous) 이란 이와 같은 장거리의 주기적 원자배열이 깨진 고체의 상태를 말한다. 원자배열에 있어 3차원적인 주기성을 가지는 고체를 결정질이라 하는데 이러한 주기성을 갖지 않는 고체를 비정질 물질이라고 한다. 비정질 물질은 단거리에서의 원자 배열은 결정과 매우 비슷하지만 장거리 질서가 없기 때문에 융점 등의 물성상수가 정확하게 정해지지 않는다.
비정질 물질로서 대표적인 것은 산화물 유리이다. 유리는 용융 상태로부터 결정화시키지 않고 무질서한 구조를 상온에서 그대로 유지한다. 비정질이라고 하는 것은 여기서 확대된 개념으로 결정구조를 갖지 않은 고체를 총칭한다. 융액으로부터 냉각된 경우 SiO2와 B2O3 등의 산화물은 결정화되기 어려워서 비정질 상태로 되지만 금속과 반도체는 결정화되기 쉽고 보통의 방법으로는 비정질이 얻어지지 않는다. 이러한 비정질 물질을 사용한 반도체가 비정질 반도체이다.
이와 같은 금속과 반도체에 있어서 비정질 상태를 실현하기 위한 방법이 발명되고 이로부터 얻어진 물질이 새로운 물성을 나타내게 되었다. 이러한 비정질 반도체의 대표적인 예는 비정질 실리콘이다. 비정질 실리콘은 밴드 구조가 명확하지 않고 대역 간격(bandgap) 내에 상태(state)가 존재하여 반도체로서 단결정질에 비해 성능은 떨어지지만 소재비가 싸고 미결합 상태를 수소로 포화시킨 수소화 비결정질 실리콘으로는 가전자 제어가 가능하기 때문에 단결정 반도체와 같이 pn접합 다이오드나 트랜지스터를 만들 수 있다. 게다가 저온에서 대면적으로 증착이 가능하기 때문에 박막 트랜지스터나 전자 사진용 감광체로 이용할 수 있으며, 광 흡수 계수가 크기 때문에 태양전지에 사용되고 있다. 특히, 최근에는 유연하고 투명한(flexible and transparent) 디스플레이 장치 응용 분야에서 산업적 가치가 높아지고 있다.
최근, 금속 산화물 비정질 반도체의 경우 전도대(conduction band) 최저점의 위치가 금속 양이온 ns 오비탈(metal cation ns orbital)에 위치하여 결정의 방향들과 무관하여 밴드 이동도(band mobility)에 가까운 이동도를 얻을 수 있다는 점과 상태밀도(density of state; DOS)의 값이 매우 낮다는 점으로 인해 비정질 실리콘 반도체에 비해 상당히 우수한 이동도를 나타나게 된다. 이러한 이유로 금속 산화물 비정질 반도체가 차세대 고성능 (유연/투명) 디스플레이 소자로 각광받고 있다. 이러한 장점에도 불구하고, 비정질 금속 산화물 반도체의 전기/광/온도 스트레스에 따른 전기적 특성 변화는 정량화하여 예측하기가 어려운 실정이다. 고성능 비정질 금속 산화물 TFT를 이용한 디스플레이의 산업화 성공을 위해서는 실제 픽셀 동작환경에서의 각종 전기/광/온도 스트레스 조건 하에서 전기적 특성의 변화를 정량적으로 모델링하여 파라메터로 정의하고, 이를 기반으로 시뮬레이션을 수행하여 예측하는 것이 매우 중요해진다.
본 발명이 해결하고자 하는 기술적 과제에 따른 본 발명의 목적은 박막 트랜지스터의 파라메터 산출방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 산출방법을 수행하기 위한 산출장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터의 파라메터 산출방법은 박막 트랜지스터의 반도체에 대한 밴드갭 전 에너지 구간의 상태밀도함수를 이용하여 전류-전압(I-V) 모델값을 산출한다. 상기 I-V 모델값과 측정된 상기 박막 트랜지스터의 I-V 측정값을 비교하여 상기 박막 트랜지스터의 파라메터를 결정한다.
본 실시예에서, 주파수 변화에 따라 측정된 상기 박막 트랜지스터의 정전용량-전압(C-V) 측정값을 이용하여 억셉터 상태밀도함수(gA)를 산출하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 밴드갭 전 에너지 구간의 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)를 설정하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 억셉트 상태밀도함수(gA)는 acceptor-like tail 상태밀도함수 및 acceptor-like deep 상태밀도함수를 포함하고, 상기 도너 상태밀도함수(gD)는 donor-like tail 상태밀도함수(gTD) 및 shallow donor 상태밀도함수(gOV)를 포함하고, 상기 계면 상태밀도함수(Dit)는 acceptor-like 계면 상태밀도함수(DitA) 및 donor-like 계면 상태밀도함수(DitD)를 포함할 수 있다.
본 실시예에서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는 상기 I-V 모델값과 상기 I-V 측정값이 일치하면, 상기 I-V 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정할 수 있다.
본 실시예에서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는 상기 I-V 모델값과 상기 I-V 측정값이 불일치하면, 상기 I-V 모델값과 상기 I-V 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정하는 단계를 포함할 수 있다.
본 실시예에서, 상기 전류-전압(I-V) 모델값과 I-V 측정값이 일치하면, 상기 상태밀도함수들을 이용하여 상기 박막 트랜지스터의 생성-재결합 전류(IG-R )의 모델값을 산출하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는 상기 생성-재결합 전류(IG-R )의 모델값과 측정된 생성-재결합 전류(IG-R )의 측정값이 일치하면, 상기 생성-재결합 전류(IG-R)의 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정할 수 있다.
본 실시예에서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 불일치하면, 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정하는 단계를 포함할 수 있다.
본 실시예에서, 상기 박막 트랜지스터의 상기 I-V 모델값을 산출하는 단계는 상기 상태밀도함수들을 이용하여 평탄밴드조건에서 평탄밴드 전압(VFB)을 산출하는 단계와, 상기 평탄밴드 전압(VFB)을 이용하여 상기 박막 트랜지스터의 반도체 박막의 전하밀도, 전기장 및 전위를 산출하는 단계 및 상기 전하밀도, 전기장 및 전위를 이용하여 상기 I-V 모델값을 산출하는 단계를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예 따른 박막 트랜지스터의 파라메터 산출장치는 연산부 및 결정부를 포함한다. 상기 연산부는 박막 트랜지스터의 반도체에 대한 밴드갭 전 에너지 구간의 상태밀도함수들을 이용하여 전류-전압(I-V) 모델값을 산출한다. 상기 결정부는 상기 I-V 모델값과 측정된 상기 박막 트랜지스터의 I-V 측정값을 비교하여 상기 박막 트랜지스터의 복수의 파라메터들을 결정한다.
본 실시예에서, 상기 연산부는 주파수 변화에 따라 측정된 상기 박막 트랜지스터의 정전용량-전압(C-V) 측정값을 이용하여 억셉터 상태밀도함수(gA)를 산출할 수 있다.
본 실시예에서, 상기 밴드갭 전 에너지 구간의 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)를 설정하는 파라메터 조정부를 더 포함하며, 상기 연산부는 상기 억셉트 상태밀도함수(gA)와 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 이용하여 상기 I-V 모델값을 산출할 수 있다.
본 실시예에서, 상기 억셉트 상태밀도함수(gA)는 acceptor-like tail 상태밀도함수 및 acceptor-like deep 상태밀도함수를 포함하고, 상기 도너 상태밀도함수(gD)는 donor-like tail 상태밀도함수(gTD) 및 shallow donor 상태밀도함수(gOV)를 포함하고, 상기 계면 상태밀도함수(Dit)는 acceptor-like 계면 상태밀도함수(DitA) 및 donor-like 계면 상태밀도함수(DitD)를 포함할 수 있다.
본 실시예에서, 상기 I-V 모델값과 상기 I-V 측정값이 일치하면, 상기 결정부는 상기 I-V 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정할 수 있다.
본 실시예에서, 상기 I-V 모델값과 상기 I-V 측정값이 불일치하면, 상기 파라메터 조정부는 상기 I-V 모델값과 상기 I-V 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정할 수 있다.
본 실시예에서, 상기 전류-전압(I-V) 모델값과 I-V 측정값이 일치하면, 상기 연산부는 상기 상태밀도함수들을 이용하여 상기 박막 트랜지스터의 생성-재생 전류(IG-R )의 모델값을 산출할 수 있다.
본 실시예에서, 상기 생성-재결합 전류(IG-R )의 모델값과 측정된 생성-재결합 전류(IG-R )의 측정값이 일치하면, 상기 결정부는 상기 생성-재결합 전류(IG-R)의 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정할 수 있다.
본 실시예에서, 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 불일치하면, 상기 파라메터 조정부는 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정할 수 있다.
본 실시예에서, 상기 연산부는 상기 상태밀도함수들을 이용하여 평탄밴드조건에서 평탄밴드 전압(VFB)을 산출하고, 상기 평탄밴드 전압(VFB)을 이용하여 상기 박막 트랜지스터의 반도체 박막의 전하밀도, 전기장 및 전위를 산출하고, 상기 전하밀도, 전기장 및 전위를 이용하여 상기 I-V 모델값을 산출할 수 있다.
본 발명의 실시예들에 따르면, 비정질 반도체 TFT의 밴드갭 내 전 에너지 구간에 걸친 상태밀도함수를 추출함으로써 전기/광/온도 스트레스 하에서의 전기적 특성변화를 정확하게 모델링할 수 있다. 이에 따라서 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 신뢰성의 모델 파라메터를 제공할 수 있다. 여기서 신뢰성이라 함은 전기/광/온도 스트레스 환경 하에서 TFT의 전기적 특성이 스트레스 시간에 따라 얼마나 변화하는가를 의미한다. 결과적으로 정확한 모델 파라메터를 이용하여 제작 공정조건의 최적화, 소자 성능 예측을 통한 소자 구조의 최적화, 회로 특성의 예측 및 이를 위한 시뮬레이션 환경을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 파라메터 산출장치에 대한 블록도이다.
도 2는 비정질 반도체 TFT의 밴드갭 내 전체 에너지 구간에 존재하는 상태밀도함수를 예시한 그래프이다.
도 3은 비정질 반도체 TFT의 밴드갭 내 전체 에너지 구간에 존재하는 계면 상태밀도함수를 예시한 그래프이다.
도 4는 도 1에 도시된 장치에 의한 박막 트랜지스터의 파라메터를 산출하는 방법을 설명하기 위한 흐름도이다.
도 5a는 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 산출하기 위한 C-V 특성을 측정하는 방법을 설명하기 위한 개념도이다.
도 5b는 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 산출하기 위한 주파수에 따른 C-V 특성을 도시한 그래프이다.
도 5c는 도 5a 및 도 5b에 의해 산출된 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 도시한 그래프이다.
도 6은 도 1에 도시된 장치의 모델 계산에 사용된 비정질 반도체 TFT의 개념도이다.
도 7a는 비정질 반도체 TFT의 생성-재결합 전류를 측정하는 방법을 설명하기 위한 개념도이다.
도 7b는 도 7a에 도시된 측정 방법에 따른 생성-재결합 전류의 측정 결과를 도시한 그래프이다.
도 7c는 도 1에 도시된 장치에 의해 산출된 생성-재결합 전류와 측정된 생성-재결합 전류를 조합하여 파라메터를 확정한 결과를 도시한 그래프이다.
도 8은 비정질 반도체 TFT로 구성된 인버터 회로도이다.
도 9a 내지 도 9e는 도 4의 산출 방법에 의해 도 8에 도시된 드라이버 TFT의 측정된 I-V 특성과 계산된 I-V 모델을 비교 조합하여 파라메터를 확정한 결과를 도시한 그래프들이다.
도 10a 내지 도 10e는 도 4의 산출방법에 의해 도 8에 도시된 부하 TFT의 측정된 I-V 특성과 계산된 I-V 모델을 비교 조합하여 파라메터를 확정한 결과를 도시한 그래프들이다.
도 11a 및 도 11b는 도 4의 산출방법에 의해 도 8에 도시된 상기 TFT들의 밴드갭 내 전체 에너지 영역에 걸친 상태밀도함수와 계면상태밀도를 산출한 결과를 도시한 그래프이다.
도 12는 도 11a 및 도 11b에 도시된 상태밀도함수와 계면상태밀도를 획득하는데 사용된 파라메터들을 정리한 도표이다.
도 13a 내지 도 13f는 도 4의 산출방법에 의해 산출된 파라메터들의 음전압/광 스트레스 환경에서 시간에 따른 변화를 측정한 그래프들이다.
도 14는 도 13a 내지 도 13f에 도시된 상태밀도함수 및 계면상태밀도함수에 사용된 파라메터들을 정리한 도표이다.
본 발명의 실시예들을 설명하기에 앞서, 본 발명의 실시예들은 비정질 산화물 반도체(amorphous oxide semiconducto) TFT를 기준으로 예시 및 설명하고 있으나, 이는 설명의 편의를 위한 예시일 뿐이며, 본 발명은 결정질 반도체가 아닌 비정질 반도체 전반에 걸쳐 적용될 수 있음을 밝혀둔다.
이하에서, 도면을 참조하여 본 발명의 다양한 실시예들을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 전기적 특성을 산출하기 위한 장치에 대한 블록도이다.
도 1을 참조하면, 상기 산출장치는 사용자 인터페이스인 입력부(100) 및 상기 사용자 명령에 따라서 박막 트랜지스터의 전기적 특성인 파라메터를 산출하는 파라메터 산출부(200)를 포함한다. 상기 파라메터 산출부(200)는 연산부(210), 파라메터 조정부(230) 및 결정부(250)를 포함한다.
상기 연산부(210)는 박막 트랜지스터에 포함된 반도체 박막에 대한 밴드갭 전체 에너지 구간에 존재하는 상태밀도함수를 후술되는 수학식을 이용하여 산출한다.
상기 파라메터 조정부(230)는 상기 상태밀도함수의 파라메터를 설정된 수학적 반복 알고리즘을 이용하여 조정한다. 상기 파라메터 조정부(230)는 상기 결정부(250)의 비교결과에 따라서 상기 상태밀도함수의 파라메터를 조정할 수 있다.
상기 결정부(250)는 상기 연산부(210)에서 산출된 전기적 특성의 모델값과 기측정된 전기적 특성의 측정값을 비교하여 상기 상태밀도함수를 산출한다. 상기 상태밀도함수에 적용된 파라메터를 상기 박막 트랜지스터의 파라메터로 결정한다.
예를 들면, 상기 연산부(210)는 주파수 변화에 따라 측정된 정전용량-전압(C-V) 측정값을 이용하여 억셉터 상태밀도함수(gA)를 산출한다. 상기 억셉트 상태밀도함수(gA)는 acceptor-like tail 상태밀도함수 및 acceptor-like deep 상태밀도함수를 포함할 수 있다.
상기 파라메터 조정부(230)는 상기 밴드갭 전 에너지 구간의 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)의 파라메터를 초기치로 설정한다. 상기 도너 상태밀도함수(gD)는 donor-like tail 상태밀도함수(gTD) 및 shallow donor 상태밀도함수(gOV)를 포함할 수 있고, 상기 계면 상태밀도함수(Dit)는 acceptor-like 계면 상태밀도함수(DitA) 및 donor-like 계면 상태밀도함수(DitD)를 포함할 수 있다.
상기 연산부(210)는 상기 억셉터 상태밀도함수(gA)의 파라메터와 상기 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)의 파라메터를 이용하여 전류-전압(I-V) 모델값을 산출한다. 상기 연산부(210)는 상기 상태밀도함수들을 이용하여 평탄밴드조건에서 평탄밴드 전압(VFB)을 산출하고, 상기 평탄밴드 전압(VFB)을 이용하여 상기 박막 트랜지스터의 반도체 박막의 전하밀도 ρ, 전기장 E 및 전위 φ를 산출하고, 상기 전하밀도 ρ, 전기장 E, 및 전위 φ를 이용하여 상기 I-V 모델값을 산출한다.
상기 결정부(250)는 상기 I-V 모델값과 기측정된 I-V 측정값이 비교한다. 비교결과 일치하면 상기 연산부(210)는 상기 상태밀도함수들(gA, gD, Dit)을 이용하여 상기 박막 트랜지스터의 생성-재생 전류(IG-R )의 모델값을 산출한다.
상기 결정부(250)는 상기 생성-재결합 전류(IG-R )의 모델값과 기측정된 생성-재결합 전류(IG-R )의 측정값을 비교한다. 비교결과 일치하면, 상기 생성-재결합 전류(IG-R)의 모델값을 산출하는데 적용된 상기 상태밀도함수들(gA, gD, Dit)의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정한다.
한편, 상기 파라메터 조정부(230)는 상기 I-V 모델값과 상기 I-V 측정값이 불일치하면, 상기 I-V 모델값과 상기 I-V 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)의 파라메터를 조정한다. 또한, 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 불일치하면, 상기 파라메터 조정부(230)는 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)의 파라메터를 조정한다.
도 2는 비정질 반도체 TFT의 밴드갭 내 전체 에너지 구간에 존재하는 상태밀도함수를 예시한 그래프이다. 도 3은 비정질 반도체 TFT의 밴드갭 내 전체 에너지 구간에 존재하는 계면 상태밀도함수를 예시한 그래프이다.
도 2 및 도 3을 참조하면, donor-like tail 상태밀도함수(gTD)는 전압/광 스트레스시 charge detrapping 에 의한 TFT 특성의 변화의 원인이 되며 long term recovery 된다. 반면 shallow donor 상태밀도함수(gOV)는 전압 혹은 전압/광 스트레스 시 chemical weak bond-breaking에 의해 TFT 특성 변화의 원인이 되며 short term recovery 된다. 따라서, 광이 없는 전압 스트레스 시에는 shallow donor 상태밀도함수(gOV)의 변화에 의해 TFT 특성 변화만이 주로 일어날 수 있다.
비정질 반도체에 대한 밴드갭 내의 상태밀도함수는 acceptor-like tail 상태밀도함수와 acceptor-like deep 상태밀도함수를 포함하는 억셉트 상태밀도함수(gA)와, donor-like tail 상태밀도함수(gTD)와 shallow donor 상태밀도함수(gOV)를 포함하는 도너 상태밀도함수(gD)로 각각 구분할 수 있다. 또한, 계면 상태밀도함수(Dit)는 acceptor-like 상태밀도함수(DitA)와 donor-like 상태밀도함수(DitD)로 구분할 수 있다.
상기 acceptor-like deep 상태밀도함수는 온 전압(Von) 및 SS(sub-threshold slope region)을 결정할 수 있다. 상기 SS는 온 전압(Von)과 임계 전압(VT) 사이의 영역이다. 상기 acceptor-like tail 상태밀도함수는 임계 전압(VT), SS 및 온 전류(Ion)를 결정할 수 있다. 상기 donor-like tail 상태밀도함수(gTD)는 생성-재결합 전류(IG-R)를 결정할 수 있다. 상기 shallow donor 상태밀도함수(gOV)는 온 전압(Von)을 결정할 수 있고, 전압 스트레스시 전류-전압(I-V) 변화량을 결정할 수 있고, 전압/광 스트레스시 전류-전압(I-V) 변화량을 결정할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 비정질 반도체 TFT의 I-V 특성 중 특정 파라메터와 연관되어 있으며, 또한 전기/광/온도 스트레스 하에서의 I-V 특성의 변화에도 각각 연관되어 있다. 따라서 이들 상태밀도함수를 이용하여 TFT의 I-V 특성을 모델링한 다음, 측정된 I-V 특성을 계산치와 일치시킬 수 있다면, 측정 I-V 특성을 재현하는 파라메터들로 최종 상태밀도함수를 산출할 수 있게 된다.
이 경우, 해당 상태밀도함수의 파라메터들이 유일하게 결정되는가는 매우 중요한데, 도 2 및 도 3에 도시된 바와 같이, 파라메터들 각각이 TFT의 I-V 특성에 독립적으로 각각 다른 영향을 미치기 때문에, 다양한 종류의 범위의 I-V 특성 측정치를 재현하도록 하면 할수록 해당 상태밀도함수의 파라메터들이 유일하게 결정될 수 있다. 물론 보다 효율적으로 유일 해를 얻기 위하여, 컴퓨터 및 관련 계산도구를 주변장치로 사용하는 방법을 생각할 수 있다.
도 4는 도 1에 도시된 장치에 의한 박막 트랜지스터의 파라메터를 산출하는 방법을 설명하기 위한 흐름도이다.
우선, 채널폭(W), 채널길이(L), 채널에 중첩된 소스 및 드레인 전극의 길이(Lov), 비정질 반도체의 두께(TIGZO), 게이트 절연층의 두께(Tox) 등 TFT 구조에 대한 파라메터와 전도대 캐리어 농도(NC), 전도대 캐리어 이동도(μBand) 등 여타 측정 방법을 통하여 얻을 수 있는 파라메터들을 입력받는다(단계 S110). 또한, 상기 산출장치는 억셉트 상태밀도함수(gA)의 파라메터를 입력받을 수 있다.
여기서 상기 억셉터 상태밀도함수(gA)는 실험적으로 측정할 수 있는 것으로 가정하였는데, 이는 예컨대 TFT의 C-V 특성의 주파수 의존성을 이용한 산출 기술(Ref. IEEE Electron Devices Lett., vol. 31, no. 3, pp. 231-233, March (2010))을 사용할 수 있다. 상기 억셉터 상태밀도함수(gA)를 산출하는 방법은 도 5a 내지 도 5c에 도시된 바와 같다.
도 5a는 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 산출하기 위한 C-V 특성을 측정하는 방법을 설명하기 위한 개념도이다. 도 5b는 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 산출하기 위한 주파수에 따른 C-V 특성을 도시한 그래프이다. 도 5c는 도 5a 및 도 5b에 의해 산출된 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 도시한 그래프이다.
도 5a 내지 도 5c에 도시된 바와 같은 방식으로 비정질 반도체 TFT의 전도대 근처의 억셉터 상태밀도함수(gA)를 얻을 수 있다. 상기 억셉터 상태밀도함수(gA)는 도 5a 내지 도 5c에서 설명된 바와 같이, 본 발명의 실시예에 따른 산출 장치의 연산부(210)는 측정된 정전용량-전압(C-V)의 측정값을 이용하여 산출할 수 있다. 또는, 이미 산출된 상기 억셉터 상태밀도함수(gA)의 파라메터를 입력부(100)를 통해 직접 입력할 수 있다.
한편, 상기 파라메터 조정부(230)는 밴드갭 전체 에너지 영역에 존재하는 상태밀도함수 중 남은 상태밀도함수들(gTD, gOV, Dit)은 적당한 초기치로 가정하여 입력된다(단계 S110).
이어서, 가정한 상태밀도함수(gTD, gOV, Dit)의 파라메터들을 이용하여 평탄 밴드(flat band) 조건에서의 EFB (전도대 최저 EC와 페르미 준위 EF 사이의 간격)와 평탄 밴드 전압 VFB를 수학식 1과 수학식 2를 이용하여 계산한다(단계 S120).
[수학식 1]
Figure pat00001
[수학식 2]
Figure pat00002

여기서, EC와 EV는 각각 전도대 최저준위와 가전자대 최고준위를 의미하며, nfree는 자유전자 캐리어의 농도, φ와 χ는 각각 일함수와 전자친화도, q는 전자 하나의 전하량, Qox는 게이트 절연막 내 단위면적당 전하, Cox는 게이트 절연막의 단위면적당 정전용량에 해당한다.
자유전자 캐리어의 농도 nfree와 이로 인한 단위면적당 자유캐리어 전하밀도 Qfree는 수학식 3과 같이 계산되며, 따라서 상태밀도함수의 파라메터의 함수이다.
[수학식 3]

수학식 3에서, F1/2는 페르미-디락 적분식을 의미하며, f(E)는 페르미-디락 분포함수이다.
도 6은 도 1에 도시된 장치의 모델 계산에 사용된 비정질 반도체 TFT의 개념도이다. 도 6을 참조하면, x와 y는 각각 TFT의 수직 및 수평방향을 나타내는 공간좌표이다. TIGZO 와 L은 각각 비정질 반도체의 두께 및 채널길이에 해당된다. 또한 Φ(x)는 깊이 방향에 따른 비정질 반도체 내부 전위이며, VCH(y)는 채널길이 방향에 따른 비정질 반도체 내부 전위이다.
한편, 비정질 반도체 내부에는 donor-like tail 상태밀도함수(gTD) 및 억셉터 상태밀도함수(gA)에 분포하는 전자량에 따라 국소화하여 트랩된 전하밀도 Qloc가 존재하게 되며 이는 수학식 4와 같이 역시 상태밀도함수의 파라메터로 계산된다.
[수학식 4]
Figure pat00004

또한, shallow donor 상태밀도함수(gOV)도 양의 값을 가지는 전하로 존재하게 되므로, 이로 인한 단위면적당 전하밀도 QOV는 수학식 5와 같이 계산된다. 이는 실제 물리적으로는 oxygen vacancy나 hydrogen 등이 될 수 있다.
[수학식 5]
Figure pat00005

한편, 게이트 산화막과 비정질 반도체 계면의 계면상태밀도에 위치한 전자나 홀 등도 단위면적당 전하밀도 Qit로 고려되며, 이는 수학식 6을 통해 계산가능하다.
[수학식 6]
Figure pat00006
이렇게, 비정질 반도체 내부 및 계면에 모든 전하밀도를 상태밀도함수의 파라메터로 나타낼 수 있으므로, 이를 공간전하밀도로 사용하면, 수학식 7과 같은 포아송 방정식을 비정질 반도체 TFT에 대해 세울 수 있다.
[수학식 7]
Figure pat00007
[수학식 8]
Figure pat00008
여기서, 게이트 전압 VGS와 전하밀도 ρ 및 표면전위 φs 와의 상관관계는 수학식 8로 나타내어진다. 따라서 비정질 반도체 박막 내부의 전하밀도 ρ와 전기장 E 및 전위 φ는 VGS, VCH(y), x의 함수로 각각 나타내어지며, 여기서 φ(x)는 곧 VGS의 함수로 에너지밴드 도표를 얻을 수 있음을 의미한다(단계 S130).
또한, 초기의 입력으로 가정된 gTD, gOV, Dit 파라메터의 함수로서 전류는 VGS 및 VDS (드레인 전압)의 함수로 수학식 9와 같이 나타내어지므로, 산출할 수 있다(단계 S140).
[수학식 9]
Figure pat00009

이렇게 계산한 VGS, VDS에 따른 드레인 전류 특성을 측정된 TFT의 I-V 특성곡선들과 비교하게 된다(전이곡선 및 출력곡선 모두)(단계 S150).
만약, 계산한 모델값이 측정된 I-V 특성 곡선과 잘 일치하지 않으면, 상기 파라메터 조정부(230)는 초기값으로 가정한 상태밀도함수들(gTD, gOV, Dit)등의 파라메터들을 바꾼다(단계 S160). 이후, 계산한 모델값이 측정된 I-V 특성 곡선과 일치할 때까지 단계 (S110) 내지 단계 (S160)를 반복한다.
한편, 단계 (S150)에서, 측정된 I-V 특성 곡선이 산출된 모델값과 일치하면, 이때 적용된 상태밀도함수들(gTD, gOV, Dit)의 파라메터들을 이용하여 생성-재결합 전류 IG-R의 측정치와 모델 계산값을 다시 비교한다(단계 S170).
생성-재결합 전류 IG-R과 관련하여, 도 7a는 비정질 반도체 TFT의 생성-재결합 전류를 측정하는 방법을 설명하기 위한 개념도이다. 도 7b는 도 7a에 도시된 측정 방법에 따른 생성-재결합 전류의 측정 결과를 도시한 그래프이다. 도 7c는 도 1에 도시된 장치에 의해 산출된 생성-재결합 전류와 측정된 생성-재결합 전류를 조합하여 파라메터를 확정한 결과를 도시한 그래프이다.
이때 비정질 반도체 TFT의 생성-재결합 전류 IG-R는 수학식 10 내지 수학식 16에 의해 계산될 수 있으며, 이때도 역시 상태밀도함수의 파라메터가 사용된다.
[수학식 10]
Figure pat00010

[수학식 11]
Figure pat00011

[수학식 12]
Figure pat00012

[수학식 13]
Figure pat00013

[수학식 14]
Figure pat00014

[수학식 15]
Figure pat00015

[수학식 16]
Figure pat00016

이렇게 계산한 IG -R 특성과 측정된 IG -R 가 일치하지 않으면, 상기 파라메터 조정부(230)는 초기값으로 가정한 상태밀도함수들(gTD, gOV, Dit) 등의 파라메터들을 바꾼다(단계 S160). 이후, 계산한 모델값이 측정된 생성-재결합 전류 IG-R과 일치할 때까지 단계 (S110) 내지 단계 (S170)를 반복한다.
한편, 단계 (S170)에서, 측정된 생성-재결합 전류 IG - Rd의 모델값이 일치하면, 이때 상태밀도함수(gA, gTD, gOV, Dit)에 적용된 파라메터들을 비정질 반도체 TFT의 최종 파라메터로 추출한다(단계 S180).
이하에서는 본 발명의 일 실시예로서, 인버터를 구성하는 두 개의 TFT에 대해 전 에너지 영역의 상태밀도함수 산출 결과를 예시하겠다.
도 8은 비정질 반도체 TFT로 구성된 인버터 회로도이다.
도 8을 참조하면, 상기 인버터는 드라이버 TFT(310)와 상기 드라이버 TFT와 연결된 부하 TFT(320)를 포함한다. 상기 인버터는 입력 전압(VIN)에 따라서 직류 전압(VDD)을 교류 전압(VOUT)으로 출력한다.
도 9a 내지 도 9e는 도 4의 산출방법에 의해 도 8에 도시된 드라이버 TFT(310)의 측정된 I-V 특성과 계산된 I-V 모델을 비교 조합하여 파라메터를 확정한 결과를 도시한 그래프들이다.
도 10a 내지 도 10e는 도 4의 산출방법에 의해 도 8에 도시된 부하 TFT(320)의 측정된 I-V 특성과 계산된 I-V 모델을 비교 조합하여 파라메터를 확정한 결과를 도시한 그래프들이다.
도 11a 및 도 11b는 도 4의 산출방법에 의해 도 8에 도시된 상기 TFT들(310, 320)의 밴드갭 내 전체 에너지 영역에 걸친 상태밀도함수와 계면상태밀도를 산출한 결과를 도시한 그래프이다.
도 12는 도 11a 및 도 11b에 도시된 상태밀도함수와 계면상태밀도를 획득하는데 사용된 파라메터들을 정리한 도표이다.
이와 같이 산출된 밴드갭 전 에너지 구간에 대한 상태밀도함수는 비정질 반도체 TFT의 전기/광/온도 스트레스 시간에 따른 I-V 특성변화를 정량화할 때에 유용하게 쓰일 수 있다.
이러한 신뢰성 모델링의 적용 예시로, 도 13a 내지 도 13f는 도 4의 산출방법에 의해 산출된 파라메터들의 음전압/광 스트레스 환경에서 시간에 따른 변화를 측정한 그래프들이다. 도 14는 도 13a 내지 도 13f에 도시된 상태밀도함수 및 계면상태밀도함수에 사용된 파라메터들을 정리한 도표이다.
이러한 예시를 통하여, 본 발명에서 제안하는 비정질 반도체 TFT의 밴드갭 내부 전체 에너지 영역에 걸친 상태밀도함수와 계면상태밀도의 산출방법은 TFT 전기적 특성의 전기/광/온도 스트레스에 따른 변화를 신뢰성 파라메터 기반으로 산출하는 방법 및 장치로서 잘 동작함을 알 수 있다.
본 발명에 따르면, 비정질 반도체 TFT의 밴드갭 내 전 에너지 구간에 걸친 상태밀도함수를 추출함으로써 전기/광/온도 스트레스 하에서의 전기적 특성 변화를 정확하게 모델링할 수 있다. 이에 따라서 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 신뢰성의 모델 파라메터를 제공할 수 있다. 여기서 신뢰성이라 함은 전기/광/온도 스트레스 환경 하에서 TFT의 전기적 특성이 스트레스 시간에 따라 얼마나 변화하는가를 의미한다. 결과적으로 정확한 모델 파라메터를 이용하여 제작 공정조건의 최적화, 소자 성능 예측을 통한 소자 구조의 최적화, 회로 특성의 예측 및 이를 위한 시뮬레이션 환경을 제공할 수 있다.
또한, 본 발명에 따르면, 전기/광/온도 스트레스 시간에 따라 변하는 박막 트랜지스터의 I-V 및 생성-재결합 전류(IG-R) 측정값에 적용함으로써, 스트레스 시간에 따른 상태밀도함수 및 각종 파라메터를 산출할 수 있다. 이에 따라, 상기 전기/광/온도 스트레스 하에서의 TFT의 전기적 특성변화를 정량화하고 예측할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 입력부 200 : 파라메터 산출부
210 : 연산부 230 : 파라메터 조정부
250 : 결정부

Claims (20)

  1. 박막 트랜지스터의 비정질 반도체에 대한 밴드갭 전 에너지 구간의 상태밀도함수를 이용하여 전류-전압(I-V) 모델값을 산출하는 단계; 및
    상기 I-V 모델값과 측정된 상기 박막 트랜지스터의 I-V 측정값을 비교하여 상기 박막 트랜지스터의 파라메터를 결정하는 단계를 포함하는 박막 트랜지스터의 파라메터 산출방법.
  2. 제1항에 있어서, 주파수 변화에 따라 측정된 상기 박막 트랜지스터의 정전용량-전압(C-V) 측정값을 이용하여 억셉터 상태밀도함수(gA)를 산출하는 단계를 더 포함하는 박막 트랜지스터의 파라메터 산출방법.
  3. 제2항에 있어서, 상기 밴드갭 전 에너지 구간의 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)를 설정하는 단계를 더 포함하는 박막 트랜지스터의 파라메터 산출방법.
  4. 제3항에 있어서, 상기 억셉트 상태밀도함수(gA)는 acceptor-like tail 상태밀도함수 및 acceptor-like deep 상태밀도함수를 포함하고,
    상기 도너 상태밀도함수(gD)는 donor-like tail 상태밀도함수(gTD) 및 shallow donor 상태밀도함수(gOV)를 포함하고,
    상기 계면 상태밀도함수(Dit)는 acceptor-like 계면 상태밀도함수(DitA) 및 donor-like 계면 상태밀도함수(DitD)를 포함하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출방법.
  5. 제3항에 있어서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는,
    상기 I-V 모델값과 상기 I-V 측정값이 일치하면, 상기 I-V 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출방법.
  6. 제5항에 있어서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는,
    상기 I-V 모델값과 상기 I-V 측정값이 불일치하면, 상기 I-V 모델값과 상기 I-V 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정하는 단계를 포함하는 박막 트랜지스터의 파라메터 산출방법.
  7. 제5항에 있어서, 상기 전류-전압(I-V) 모델값과 I-V 측정값이 일치하면, 상기 상태밀도함수들을 이용하여 상기 박막 트랜지스터의 생성-재생 전류(IG-R )의 모델값을 산출하는 단계를 더 포함하는 박막 트랜지스터의 파라메터 산출방법.
  8. 제7항에 있어서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는,
    상기 생성-재결합 전류(IG-R )의 모델값과 측정된 생성-재결합 전류(IG-R )의 측정값이 일치하면, 상기 생성-재결합 전류(IG-R)의 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출방법.
  9. 제7항에 있어서, 상기 박막 트랜지스터의 상기 파라메터를 결정하는 단계는,
    상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 불일치하면, 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정하는 단계를 포함하는 박막 트랜지스터의 파라메터 산출방법.
  10. 제1항에 있어서, 상기 박막 트랜지스터의 상기 I-V 모델값을 산출하는 단계는,
    상기 상태밀도함수들을 이용하여 평탄밴드조건에서 평탄밴드 전압(VFB)을 산출하는 단계;
    상기 평탄밴드 전압(VFB)을 이용하여 상기 비정질 반도체의 전하밀도, 전기장 및 전위를 산출하는 단계; 및
    상기 전하밀도, 전기장 및 전위를 이용하여 상기 I-V 모델값을 산출하는 단계를 포함하는 박막 트랜지스터의 파라메터 산출방법.
  11. 박막 트랜지스터의 비정질 반도체에 대한 밴드갭 전 에너지 구간의 상태밀도함수들을 이용하여 전류-전압(I-V) 모델값을 산출하는 연산부; 및
    상기 I-V 모델값과 측정된 상기 박막 트랜지스터의 I-V 측정값을 비교하여 상기 박막 트랜지스터의 복수의 파라메터들을 결정하는 결정부를 포함하는 박막 트랜지스터의 파라메터 산출장치.
  12. 제11항에 있어서, 상기 연산부는 주파수 변화에 따라 측정된 상기 박막 트랜지스터의 정전용량-전압(C-V) 측정값을 이용하여 억셉터 상태밀도함수(gA)를 산출하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  13. 제12항에 있어서, 상기 밴드갭 전 에너지 구간의 도너 상태밀도함수(gD) 및 계면 상태밀도함수(Dit)를 설정하는 파라메터 조정부를 더 포함하며,
    상기 연산부는 상기 억셉트 상태밀도함수(gA)와 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 이용하여 상기 I-V 모델값을 산출하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  14. 제13항에 있어서, 상기 억셉트 상태밀도함수(gA)는 acceptor-like tail 상태밀도함수 및 acceptor-like deep 상태밀도함수를 포함하고,
    상기 도너 상태밀도함수(gD)는 donor-like tail 상태밀도함수(gTD) 및 shallow donor 상태밀도함수(gOV)를 포함하고,
    상기 계면 상태밀도함수(Dit)는 acceptor-like 계면 상태밀도함수(DitA) 및 donor-like 계면 상태밀도함수(DitD)를 포함하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  15. 제13항에 있어서, 상기 I-V 모델값과 상기 I-V 측정값이 일치하면,
    상기 결정부는 상기 I-V 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  16. 제15항에 있어서, 상기 I-V 모델값과 상기 I-V 측정값이 불일치하면,
    상기 파라메터 조정부는 상기 I-V 모델값과 상기 I-V 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  17. 제15항에 있어서, 상기 전류-전압(I-V) 모델값과 I-V 측정값이 일치하면,
    상기 연산부는 상기 상태밀도함수들을 이용하여 상기 박막 트랜지스터의 생성-재생 전류(IG-R )의 모델값을 산출하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  18. 제17항에 있어서, 상기 생성-재결합 전류(IG-R )의 모델값과 측정된 생성-재결합 전류(IG-R )의 측정값이 일치하면,
    상기 결정부는 상기 생성-재결합 전류(IG-R)의 모델값을 산출하는데 적용된 상기 상태밀도함수들의 복수의 파라메터들을 상기 박막 트랜지스터의 상기 파라메터들로 결정하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  19. 제17항에 있어서, 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 불일치하면,
    상기 파라메터 조정부는 상기 생성-재결합 전류(IG-R)의 모델값과 생성-재결합 전류(IG-R)의 측정값이 일치하도록 상기 도너 상태밀도함수(gD) 및 상기 계면 상태밀도함수(Dit)를 조정하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
  20. 제11항에 있어서, 상기 연산부는
    상기 상태밀도함수들을 이용하여 평탄밴드조건에서 평탄밴드 전압(VFB)을 산출하고, 상기 평탄밴드 전압(VFB)을 이용하여 상기 비정질 반도체의 전하밀도, 전기장 및 전위를 산출하고, 상기 전하밀도, 전기장 및 전위를 이용하여 상기 I-V 모델값을 산출하는 것을 특징으로 하는 박막 트랜지스터의 파라메터 산출장치.
KR1020110058546A 2011-06-16 2011-06-16 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치 KR101850329B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110058546A KR101850329B1 (ko) 2011-06-16 2011-06-16 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치
US13/481,579 US9147022B2 (en) 2011-06-16 2012-05-25 Method for calculating parameter values of thin-film transistor and apparatus for performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110058546A KR101850329B1 (ko) 2011-06-16 2011-06-16 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치

Publications (2)

Publication Number Publication Date
KR20120139030A true KR20120139030A (ko) 2012-12-27
KR101850329B1 KR101850329B1 (ko) 2018-04-20

Family

ID=47354371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110058546A KR101850329B1 (ko) 2011-06-16 2011-06-16 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치

Country Status (2)

Country Link
US (1) US9147022B2 (ko)
KR (1) KR101850329B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375787B1 (ko) * 2013-03-08 2014-03-18 국민대학교산학협력단 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101375784B1 (ko) * 2013-03-08 2014-03-18 국민대학교산학협력단 광 미분 바디 팩터를 이용한 금속 산화물 반도체 전계 효과 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101427714B1 (ko) * 2013-11-08 2014-08-07 국민대학교산학협력단 커플링 계수를 이용한 비정질 반도체 박막 트랜지스터의 표면 전위와 밴드갭 내 상태밀도 추출 방법, 및 그 장치
KR101427713B1 (ko) * 2013-09-23 2014-08-07 국민대학교산학협력단 채널 전도 계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115542020B (zh) * 2022-12-02 2023-01-31 天津大学 一种用于多试样的陷阱能级快速测量方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142304A (ja) * 2003-11-05 2005-06-02 Seiko Epson Corp トランジスタの評価方法
JP5020562B2 (ja) * 2006-07-25 2012-09-05 株式会社 液晶先端技術開発センター シミュレーション装置、シミュレーション方法、及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375787B1 (ko) * 2013-03-08 2014-03-18 국민대학교산학협력단 복수의 주파수에 대한 커패시턴스-전압 특성을 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101375784B1 (ko) * 2013-03-08 2014-03-18 국민대학교산학협력단 광 미분 바디 팩터를 이용한 금속 산화물 반도체 전계 효과 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101427713B1 (ko) * 2013-09-23 2014-08-07 국민대학교산학협력단 채널 전도 계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR101427714B1 (ko) * 2013-11-08 2014-08-07 국민대학교산학협력단 커플링 계수를 이용한 비정질 반도체 박막 트랜지스터의 표면 전위와 밴드갭 내 상태밀도 추출 방법, 및 그 장치

Also Published As

Publication number Publication date
KR101850329B1 (ko) 2018-04-20
US20120323542A1 (en) 2012-12-20
US9147022B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
KR101850329B1 (ko) 박막 트랜지스터의 파라메터 산출방법 및 이를 수행하는 산출장치
Voitsekhovskii et al. Admittance measurements in the temperature range (8− 77) K for characterization of MIS structures based on MBE n-Hg0. 78Cd0. 22Te with and without graded-gap layers
KR20130010518A (ko) 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
Voitsekhovskii et al. Electrical characterization of insulator-semiconductor systems based on graded band gap MBE HgCdTe with atomic layer deposited Al2O3 films for infrared detector passivation
Vexler et al. A general simulation procedure for the electrical characteristics of metal-insulator-semiconductor tunnel structures
Migliorato et al. Characterization and Modeling of a-IGZO TFTs
Samanta Mechanistic analysis of temperature-dependent current conduction through thin tunnel oxide in n+-polySi/SiO2/n+-Si structures
JP5906079B2 (ja) ドレイン電流のシミュレーション装置及びドレイン電流のシミュレーションプログラム
Dan et al. A novel extraction method and compact model for the steepness estimation of FDSOI TFET lateral junction
JP5539846B2 (ja) 評価方法、半導体装置の作製方法
Hastas et al. Determination of interface and bulk traps in the subthreshold region of polycrystalline silicon thin-film transistors
Xu et al. Two-dimensional analytical model of double-gate tunnel FETs with interface trapped charges including effects of channel mobile charge carriers
US6195790B1 (en) Electrical parameter evaluation system, electrical parameter evaluation method, and computer-readable recording medium for recording electrical parameter evaluation program
Leong et al. Compact device modelling of interface trap charges with quantum capacitance in MoS2-based field-effect transistors
Um et al. Channel length dependence of negative-bias-illumination-stress in amorphous-indium-gallium-zinc-oxide thin-film transistors
JP2013080847A (ja) 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム
Mao Quantum size impacts on the threshold voltage in nanocrystalline silicon thin film transistors
Morimoto et al. An advanced 405-nm laser diode crystallization method of a-Si film for fabricating microcrystalline-Si TFTs
JP2008053617A (ja) 電流モデル作成方法および電子回路
Tabatabaei et al. Gap tuning and effective electron correlation energy in amorphous silicon: A first principles density functional theory-based molecular dynamics study
Chakraverty et al. Temperature Dependent Carrier Transport in Hydrogenated Amorphous Semiconductors for Thin Film Memristive Applications
CN103681287A (zh) 控制多晶硅栅极关键尺寸的方法
Razak et al. ZnO thin film transistor: effect of traps and grain boundaries
Yu et al. Probing the interface state densities near band edges from inductively coupled measurements of sheet resistance
Canneaux et al. Diffusion of phosphorus implanted in germanium

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right