CN101110092B

CN101110092B - 高压mos晶体管电路仿真宏模型

Info

Publication number: CN101110092B
Application number: CN2007100454926A
Authority: CN
Inventors: 任铮; 胡少坚
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2007-08-31
Filing date: 2007-08-31
Publication date: 2012-03-21
Anticipated expiration: 2027-08-31
Also published as: CN101110092A

Abstract

本发明提供了一种高压MOS晶体管电路仿真宏模型，属于集成电路领域。该仿真宏模型包括一个MOS晶体管仿真模型，一个n沟道JFET仿真模型和一个二极管仿真模型，所述的n沟道JFET串联在所述MOS晶体管的漏极上，所述的二极管串联在所述MOS晶体管的源极和栅极之间。本发明的高压MOS晶体管电路仿真宏模型具有清晰的物理意义，其特性可随着尺寸参数变化而变化，在所有业界常用的电路仿真器、EDA软件、模型软件中都能得到支持和应用，且提取方便、快捷，准确而仿真速度快。

Description

高压MOS晶体管电路仿真宏模型

技术领域

本发明属于集成电路领域，尤其涉及一种高压MOS晶体管的电路仿真宏模型。

背景技术

近年来，高压MOS晶体管被广泛地应用于电路输出接口、LCD驱动、电源管理芯片等电路，其工作电压在14～35V左右，工艺较横向扩散MOS(LDMOS)简单，且与传统CMOS工艺兼容，提高器件耐压的同时，大大降低了成本。高压MOS晶体管的广泛应用使得越来越多的超大规模集成电路(VLSI)设计、仿真中需要精确的高压MOS晶体管模型。

高压MOSFET的结构与标准工艺低压MOS晶体管(LV MOSFET)的结构存在明显不同：高压MOS晶体管阱深、栅氧厚度(Tox)和沟道长度都比低压MOS晶体管大，最显著的是高压MOS晶体管源、漏区外围包裹了一层轻掺杂区，有效地增大了源区和漏区的电阻。这些工艺变化与传统CMOS工艺兼容，同时提高了晶体管的耐压性，然而正是高压MOS晶体管轻掺杂、高源漏变值电阻的特点，为器件建模带来了新的问题。

目前应用最为广泛的伯克利短沟道绝缘栅场效应晶体管模型(Berkeley shortchannel insulated gate field effect transistor model 3rd version，简称BSIM3模型)，该模型在对高压MOS晶体管进行模拟时存在着明显偏差，使用原模型仿真高栅电压下的源漏电流值远大于实际测量值(见图1，其中实线为实际测量曲线，虚线为仿真曲线)，这大大降低了电路仿真的准确性，给电路设计带来很多不利因素。

业界对于高压MOS晶体管的建模基本采用以下几种方法：(1)在不改变标准模型(BSIM3模型)的基础上，对模型参数的物理意义重新定义和取值以描述高压器件的特点；(2)对BSIM3标准模型方程及参数进行修改，生成SPICE仿真器并应用于对高压器件的模拟；(3)构造宏模型(Macro model)，对器件进行建模。

第(3)种方法由于灵活性高，可移植性强，应用比较广泛，已出现较为实用的电路仿真宏模型。如图2所示，业界目前已使用的一种高压晶体管宏模型主要是在一个普通SPICE晶体管的漏极D’和源极S’上各串连一个可变电阻而构成，然而该高压晶体管宏模型存在以下局限性，致使无法在业界广泛实用：

1、使用阻值随端点电压变化的可变电阻模拟高压MOS晶体管的轻掺杂漏扩散区，这仅仅在数学经验公式上满足了模拟的需求，并不具备物理意义，使得模型无法具备完全尺寸可变的特性；

2、阻值随端点电压变化的可变电阻在相当一部分业界常用的电路仿真器、EDA软件、模型软件中无法得到支持和应用，且提取过程复杂，难度大，实用性得不到保证；

3、需要加入可变电阻的温度调制系数和经验公式模拟高压MOS晶体管特性随温度变化的情况，降低了模型的准确性。

正因为业界现存的高压晶体管模型存在种种不足，需要创造更为精确、高效、具有物理意义的新高压晶体管宏模型。

发明内容

本发明所解决的技术问题在于提供一种具有清晰物理意义的高压MOS晶体管电路仿真宏模型，其特性可随着尺寸参数变化而变化，在所有业界常用的电路仿真器、EDA软件、模型软件中都能得到支持和应用，且提取方便、快捷，准确而仿真速度快。

为了解决上述技术问题，本发明提供一种高压MOS晶体管电路仿真宏模型，其包括一个MOS晶体管仿真模型，一个n沟道JFET仿真模型和一个二极管仿真模型，所述的n沟道JFET串联在所述MOS晶体管的漏极上，所述的二极管串联在所述MOS晶体管的源极和栅极之间。

进一步地，所述的MOS晶体管仿真模型为BSIM3通用仿真模型，所述的二极管仿真模型为SPICE通用仿真模型，所述的n沟道JFET仿真模型为SPICE通用仿真模型。

进一步地，所述的JFET SPICE通用仿真模型的参数K1的数值和高压MOS晶体管的长度L以及宽度W的关系满足：K1＝W·Kw+L·Kl+Kc，其中，K1是阈值电压的衬底节点电压调制因子，Kw表示K1的宽度调制系数，Kl表示K1的长度调制系数，Kc表示K1的常系数。

进一步地，所述高压MOS晶体管的沟道长宽比L/W介于1.2μm/20μm到5μm/20μm之间。

本发明由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：

1、高压MOS晶体管的轻掺杂漏扩散区结构近似等效于n沟道JFET，衬底与N型漏区间等效的PN结近似于二极管，本发明提供的高压晶体管宏模型具有清晰的物理意义，MOS晶体管仿真模型、n沟道JFET仿真模型都具有尺寸参数，在此基础上可很好地实现高压晶体管宏模型的尺寸可变；

2、采用的宏电路中各元件模型都是通用模型，在所有业界常用的电路仿真器、EDA软件、模型软件中都能得到支持和应用，可移植性好；

3、n沟道JFET和二极管都具有温度漂移参数，不需要加入新的无物理意义的温度经验修正公式，模型仿真准确而速度快，提取参数方便快捷。

附图说明

通过以下实施例并结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为：

图1为现有技术中BSIM3 MOS晶体管模型所仿真出的沟道长宽比为1.2μm/20μm高压MOS晶体管的idvg电流电压特性曲线示意图。

图2为现有技术中的一种高压晶体管宏模型。

图3为本发明的高压MOS晶体管电路仿真宏模型。

图4为高压MOS晶体管的结构示意图。

图5为本发明高压MOS晶体管宏电路模型对沟道长宽比为2μm/20μm的高压MOS晶体管进行仿真后的idvg电流电压特性曲线示意图。

图6为本发明高压MOS晶体管宏电路模型对沟道长宽比为5μm/20μm的高压MOS晶体管进行仿真后的idvg电流电压特性曲线示意图。

图7为本发明高压MOS晶体管宏电路模型对沟道长宽比为1.2μm/20μm的高压MOS晶体管进行仿真后的idvg电流电压特性曲线示意图。

图8为本发明高压MOS晶体管宏电路模型对沟道长宽比为1.2μm/20μm的高压MOS晶体管进行仿真后的idvd电流电压特性曲线示意图。

图9为本发明高压MOS晶体管宏电路模型对沟道长宽比为1.2μm/20μm的高压MOS晶体管进行仿真后的idvg电流电压特性曲线示意图。

具体实施方式

以下将对本发明的高压MOS晶体管电路仿真宏模型作进一步的详细描述。

如图3所示，本发明的高压MOS晶体管电路仿真宏模型包括一个MOS晶体管仿真模型nMOS，一个n沟道JFET仿真模型n-MESFET和一个二极管仿真模型Diode，其具体电路连接方式为：在nMOS的漏极上串联n-MESFET，在nMOS的漏极和栅极之间串联Diode。利用JFET的变阻特性来模拟高压MOS晶体管的轻掺杂漏扩散区，利用二极管来模拟衬底与N型漏区间等效的PN结。

图4为高压MOS晶体管的结构示意图，图中标出了该仿真宏模型各电路组成元件(nMOS，n-MESFET，Diode)的位置，从图中可以清楚地看出该仿真宏模型的物理意义。

本发明的高压MOS晶体管电路仿真宏模型所采用的MOS晶体管仿真模型为BSIM3通用仿真模型，n沟道JFET仿真模型和二极管仿真模型为SPICE通用仿真模型。所述JFET SPICE通用仿真模型的参数K1的数值和高压MOS晶体管的长度L以及宽度W的关系为：K1＝W·Kw+L·Kl+Kc。其中，K1是阈值电压的衬底节点电压调制因子，它用于表征JFET晶体管衬底电位对其阈值电压的影响，Kw表示K1的宽度调制系数，Kl表示K1的长度调制系数，Kc表示K1的常系数。

具体的仿真宏电路如下：

首先，定义仿真子电路并创建变量；

.OPTIONS GMIN＝1.0E-14

.SUBCKT bsim_subcircuit(仿真电路名)1＝D2＝G3＝S4＝B

#echo+tmp_l＝L tmp_w＝W tmp_nf＝＝1 tmp_ad＝L*W tmp_as＝L*Wtmp_pd＝2*(L+W)tmp_ps＝2*(L+W)tmp_l_njfet＝L tmp_w_njfet＝W tmp_Kw＝0tmp_Kl＝0 tmp_Kc＝0(创建变量，tmp_l为高压MOS晶体管长度，tmp_w为宽度，tmp_ad为漏极面积，tmp_as为源极面积，tmp_pd为漏极周长，tmp_ps为源极周长，tmp_l_njefet为n沟道JFET长度，tmp_w_njefet为n沟道JFET宽度，tmp_Kw为n沟道JFET参数K1的宽度调制系数，tmp_Kl为n沟道JFET参数K1的长度调制系数，tmp_Kc为n沟道JFET参数K1的常系数)。

接着，分别定义仿真子电路中的JFET、二极管和MOS晶体管；

J1 165 njfet(n沟道JFET名)

d1 46 diode(二极管名)

M1 5234 MOSFET(MOS晶体管名)

随后，将变量值传递给MOS晶体管参数；

#echo+L＝tmp_l W＝tmp_w NF＝tmp_nf

#echo+AD＝tmp_ad AS＝tmp_as PD＝tmp_pd PS＝tmp_ps

然后，为二极管SPICE模型参数赋值；

.MODEL diode d

+LEVEL＝1 XP＝0.0 EG＝1.1

再为JFET SPICE模型参数赋值；

.MODEL njfet NJF

+L＝tmp_l

+W＝tmp_w

+NF＝tmp_nf

+level＝3

+K1＝tmp_Kw*W+tmp_Kl*L+tmp_Kc

…………

最后为MOS晶体管BSIM3模型参数赋值；

.MODEL MOSFET NMOS

+LEVEL＝49

.ENDS

至此，仿真子电路定义结束。

图5至图9为采用本发明的高压MOS仿真宏模型对不同尺寸，即不同沟道长宽比的高压MOS晶体管进行仿真后所得的电流电压特性曲线，图中虚线为仿真曲线，实线为实际测量曲线。从仿真结果可以看出，采用本发明的仿真宏模型对沟道长宽比介于1.2μm/20μm到5μm/20μm之间的高压MOS晶体管的仿真结果与实际测量结果非常接近，能够很好地模拟高压MOS晶体管的特性。在可容许的模拟精度范围内，该仿真宏模型也可用于模拟其它尺寸的高压MOS晶体管的特性。

综上所述，本发明的高压MOS晶体管仿真宏模型在所有业界常用的电路仿真器、EDA软件、模型软件中都能得到支持和应用，且提取方便、快捷，准确而仿真速度快，可进一步减小集成电路的产品设计周期，降低成本。

Claims

1.一种高压MOS晶体管电路仿真宏模型的建立方法，其特征在于：包括提供一个MOS晶体管仿真模型，提供一个n沟道JFET仿真模型和一个二极管仿真模型；将所述的n沟道JFET串联在所述MOS晶体管的漏极上；将所述的二极管串联在所述MOS晶体管的源极和栅极之间；其中，所述的MOS晶体管仿真模型为BSIM3通用仿真模型，所述的二极管仿真模型为SPICE通用仿真模型，所述的n沟道JFET仿真模型为SPICE通用仿真模型；所述的JFET SPICE通用仿真模型的参数K1的数值和高压MOS晶体管的长度L以及宽度W的关系满足：

K1＝W·Kw+L·Kl+Kc

其中，K1是阈值电压的衬底节点电压调制因子，Kw表示K1的宽度调制系数，Kl表示K1的长度调制系数，Kc表示K1的常系数。

2.如权利要求1所述的高压MOS晶体管电路仿真宏模型的建立方法，其特征在于：所述高压MOS晶体管的沟道长宽比L/W介于1.2μm/20μm到5μm/20μm之间。