CN103310030A - 用于FinFET设计的LVS实现 - Google Patents

用于FinFET设计的LVS实现 Download PDF

Info

Publication number
CN103310030A
CN103310030A CN2012102023992A CN201210202399A CN103310030A CN 103310030 A CN103310030 A CN 103310030A CN 2012102023992 A CN2012102023992 A CN 2012102023992A CN 201210202399 A CN201210202399 A CN 201210202399A CN 103310030 A CN103310030 A CN 103310030A
Authority
CN
China
Prior art keywords
integrated circuit
layout
fin
active region
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102023992A
Other languages
English (en)
Other versions
CN103310030B (zh
Inventor
王又君
刘凯明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103310030A publication Critical patent/CN103310030A/zh
Application granted granted Critical
Publication of CN103310030B publication Critical patent/CN103310030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于FinFET设计的LVS实现，其中，一种方法包括将集成电路的布局中的有源区域转换成具有鳍的基于鳍的结构。有源区域属于集成电路器件并且具有平面布局结构。该方法进一步包括使用基于鳍的结构的参数来提取集成电路器件的电阻-电容(RC)负载。转换和提取步骤由计算机执行。

Description

用于FinFET设计的LVS实现
技术领域
本发明涉及半导体领域，更具体地，涉及用于FinFET设计的LVS实现。
背景技术
为了在将来继续摩尔定律缩放金属氧化物半导体(MOS)技术，新的一类MOS器件(即，鳍式场效应晶体管(FinFET))在集成电路的制造中变得越来越流行。鉴于集成电路设计的面积成本，FinFET已经增加了平面晶体管上方的沟道宽度，这是因为FinFET使用鳍的侧壁区域作为沟道区域的部分。其益处在于FinFET的饱和电流相应地变得高于传统平面器件的饱和电流。
在典型集成电路设计过程中，例如，先在原理图编译器中生成集成电路的电路原理图。执行布局前仿真，以保证集成电路的原理图可以满足设计规范。在布局前仿真之后，例如使用布局编辑器来生成集成电路的布局。然后对布局图执行设计验证，其中设计验证包括设计规则校验(DRC)、布局比原理图(LVS)验证、布局参数提取(LPE)和寄生电阻-电容(RC)提取(RCX)。
在完成集成电路设计的所有物理验证之后，设计者将获得具有寄生RC网络的布局网表。然后执行仿真后验证，以确定仿真结果是否满足设计规范。如果从仿真后验证中获得的设计性能参数满足设计规范的要求，则可以结束设计。否则，设计过程循环回到原理图生成和编辑步骤，并且重复包括布局前仿真、布局创建、设计验证和布局后仿真的步骤以改进设计。重复循环直至电路性能参数最终满足设计规范的要求。
发明内容
为解决上述问题，本发明提供了一种方法，包括：将集成电路的布局中的有源区域转换成包含鳍的基于鳍的结构，其中，所述有源区域属于集成电路器件，并且所述有源区域具有平面布局结构；以及使用所述基于鳍的结构的参数来提取所述集成电路器件的电阻-电容(RC)负载，其中，转换和提取的步骤由计算机执行。
该方法进一步包括：使用所述集成电路器件的所述RC负载来执行后仿真；以及将从所述后仿真获得的结果与设计规范进行比较。
该方法进一步包括：执行布局比原理图(LVS)验证，以按照所述集成电路的原理图验证所述布局；以及执行布局参数提取(LPE)，以提取所述布局的参数，其中，所述布局的参数包括所述有源区域的宽度。
该方法进一步包括：计算可以放置于所述有源区域中的鳍的数目；以及在所述布局的所述有源区域中创建多个鳍，其中，所述多个鳍的计数等于所述数目。
其中，使用下式来执行计算所述数目的步骤：Nfin＝(Wdrawn+Sfin)/Pfin，其中，Nfin是所述数目，Wdrawn是所述有源区域的宽度，Sfin是所述多个鳍中的邻近鳍之间的间距，而Pfin是所述多个鳍的节距。
其中，所述集成电路器件选自主要由晶体管、变容器、二极管和电阻器所组成的组中。
其中，所述有源区域具有矩形形状。
其中，所述有源区域的形状选自主要由L形和U形所组成的组中。
此外，还提供了一种方法，包括：执行布局比原理图(LVS)验证，以按照集成电路的原理图验证所述集成电路的布局；从所述布局中提取集成电路器件的有源区域的宽度，其中，所述有源区域为平面有源区域；在所述有源区域中创建多个鳍，以形成用于所述集成电路器件的基于鳍的结构；以及使用所述基于鳍的结构来提取所述集成电路器件的电阻-电容(RC)负载，其中，所述LVS验证、提取所述宽度、创建所述多个鳍和提取所述RC负载的步骤中的一个步骤由计算机执行。
该方法进一步包括：使用所述集成电路器件的所述RC负载来执行后仿真；以及将从所述后仿真获得的结果与设计规范进行比较。
该方法进一步包括：在创建所述多个鳍的步骤之前，计算所述多个鳍的总数。
其中，使用下式来执行计算所述总数的步骤：Nfin＝(Wdrawn+Sfin)/Pfin，其中，Nfin是所述总数，Wdrawn是所述平面有源区域的宽度，Sfin是所述多个鳍中的邻近鳍之间的间距，而Pfin是所述多个鳍的节距。
其中，所述集成电路器件选自主要由晶体管、变容器、二极管和基于有源区域的电阻器所组成的组中。
其中，所述有源区域具有矩形形状。
其中，所述有源区域的形状选自主要由L形和U形所组成的组中。
此外，还提供了一种装置，包括：第一工具，被配置为：执行布局比原理图(LVS)验证，以按照集成电路的原理图验证所述集成电路的布局；从所述布局中提取集成电路器件的有源区域的宽度，其中，所述有源区域为平面有源区域；和在所述有源区域中创建多个鳍，以形成用于所述集成电路器件的基于鳍的结构；以及第二工具，被配置为提取包含所述基于鳍的结构的所述集成电路器件的电阻-电容(RC)负载。
该装置进一步包括：第三工具，用于将所述第一工具使用的格式转换成所述第二工具使用的格式。
其中，所述第一工具进一步被配置为，在创建所述多个鳍之前，计算适用于所述有源区域的所述多个鳍的总数。
其中，所述第一工具进一步被配置为使用下式来计算所述多个鳍的总数：Nfin＝(Wdrawn+Sfin)/Pfin，其中，Nfin是所述总数，Wdrawn是所述有源区域的宽度，Sfin是所述多个鳍中的邻近鳍之间的间距，而Pfin是所述多个鳍的节距。
其中，所述第一工具被配置成将平面器件的有源区域转换成基于鳍的结构，以及其中，所述平面器件选自主要由晶体管、变容器、二极管、基于有源区域的电阻器及它们的组合所组成的组中。
附图说明
为了更完整理解实施例及其优点，现在结合以下附图来对下文进行描述：
图1示出了根据一些示例性实施例的集成电路设计过程的设计流程图；
图2示出了集成电路的部分的原理图中的示例性反相器；
图3示出了示例性平面MOS器件的示例性布局图；
图4示出了示例性的基于鳍的MOS器件的布局图；
图5至图7示出了示例性FinFET器件的布局图，每个器件均具有基于鳍的结构的多个指状物；并且
图8示出了反相器例子，该例子具有从具有非矩形形状的有源区域转换的基于鳍的结构。
具体实施方式
下文具体讨论公开内容的实施例的实现和运用。然而应当理解实施例提供可以在广泛多种具体背景中体现的诸多适用发明概念。讨论的具体实施例为示例而未限制公开内容的范围。
根据各种示例性实施例提供用于为鳍场效应晶体管(FinFET)和其它基于鳍的器件创建有源区域(下文称为OD)并且提取相应电阻-电容(RC)负载。在所有各图和示例性实施例中，相似标号用来表示相似要素。在说明书全文中，术语“鳍”可以在一些示例性实施例中指代在邻近隔离区域上方竖立的半导体区域。
图1示出了根据示例性实施例的集成电路设计过程的设计流程图。图1中的每个步骤均可以由工具执行，该工具可以包括计算机和用于执行该步骤的对应程序代码。在备选实施例中，图1中的多个步骤可以由相同计算机执行。图1中所示步骤也可以由计算机自动执行。
参照步骤10，生成设计的集成电路的电路原理图100。例如，图2示意地示出了根据实施例设计的示例性集成电路的部分的原理图100。示例性集成电路包括反相器102，该反相器用作实例以说明实施例的概念。实现了实际设计的电路可以包括与反相器102不同的器件。反相器102包括PMOS晶体管110和NMOS晶体管112，而相应漏极区域互连并且栅极互连。
重新参照图1，在步骤12，生成待设计的集成电路的布局104。在一些实施例中，布局生成可以是原理图驱动的，其中从电路原理图100提取诸如晶体管、变容器、OD电阻器、二极管等器件，并且可以生成各个提取器件的布局。原理图100和布局104可以在诸如硬盘驱动、磁盘等非瞬态存储介质上。各个提取器件的布局被放置到布局的所需位置，并且可以被连接以生成布局104。在这一步骤中，原理图100和布局104中的集成电路器件为平面结构器件，并且有源区域(在制造时为半导体区域)尚未基于鳍。例如，图3示意地示出了根据示例性实施例的集成电路的布局104的部分。布局104的所示部分包括晶体管110(或者112)的布局。晶体管的布局包括OD区域40和穿过OD区域40的栅极电极42。OD区域40的宽度下文称为布局绘制宽度Wdrawn，这是在与栅极电极42的长度方向(长边)平行的方向上测量的尺寸。然而布局未包括半导体鳍的图案。因而图3中的布局为平面布局，而相应器件110/112在布局图中为平面结构器件。
再次参照图1，步骤14包括布局比原理图(LVS)验证和布局参数提取(LPE)这些步骤。在这一步骤中，比较集成电路的原理图100与布局104，以保证布局104准确实施原理图100。在这一步骤期间，执行鳍OD创建步骤(步骤16)。为了执行鳍OD创建，通过LPE提取布局104中的OD区域。例如，提取图3中的OD区域40并且获得布局参数(比如布局绘制宽度Wdrawn和布局绘制长度Ldrawn)。然后，在鳍OD创建步骤中将OD区域转换成基于鳍的结构。在图4中示出了在鳍OD创建步骤中创建得到的基于鳍的结构的示例性布局。
在图4中，区域40’具有与图3中的OD区域40相同的形状、相同的长度Ldrawn和相同的宽度Wdrawn。在区域40’中创建和布局两个或者更多鳍44。在一些实施例中，鳍44具有相等宽度Wfin，但是鳍44的宽度也可以在各种技术过程中不同。鳍44相互隔开间距Sfin。在一些实施例中，间距Sfin彼此相等，但是它们也可以互不相同。宽度Wfin和间距Sfin可以被预先指定并且可以与将用来在半导体晶片上制造集成电路的技术有关。为了分配最大数目的鳍44，两个鳍44可以被放置成它们的外沿44E与区域40’的边界对准。因而可以将布局绘制宽度Wdrawn表达为：
wdrawn＝Wfin*Nfin+Sfin*(Nfin-1)    [等式1]
其中，Nfin是可以在区域40’内创建的鳍的最大数目，并且Nfin是区域40’中的鳍44的总数。
观察到鳍44具有与(Wfin+Sfin)相等的节距Pfin。因而等式1可以改写为：
Nfin＝(Wdrawn+Sfin)/Pfin    [等式2]
使用等式2，可以计算可以在区域40’中分配的鳍44的最大数目(总数)。观察到如果计算的最大鳍数目Nfin并非整数，则将丢弃余数，并且创建的鳍的计数将等于计算的Nfin的整数部分。
在计算Nfin时，重新参照图1中的步骤16，在区域40’(图4)中创建鳍44以形成相应集成电路器件(比如晶体管110/112)的布局。在与栅极电极42的长度方向垂直的方向上分配鳍44。对需要转换成基于鳍的器件的每个OD相对器件执行FinFET OD创建步骤。在一些实施例中，集成电路器件的新创建的布局(包括基于鳍的结构)可以替换布局104(图1)中的平面器件以创建用于集成电路的集成更新布局。更新的布局可以保存到数据库中并且保存于非瞬态存储介质上。更新的布局可以用于在晶片上制造集成电路。
应理解，虽然在图3和图4中使用矩形OD区域作为一个示例性实施例。可以转换成鳍的OD区域可以具有包括但不限于L形、U形等的任何其它形状。例如，图8示出了多个鳍44A形成于其中并且从相应平面器件的L形平面有源区域转换的L形区域40A’。图8也示出了多个鳍44B形成于其中并且从相应平面器件的U形平面区域转换的U形区域40B’。
接着再次参照图1，在步骤17中从步骤14使用的数据库查询(块17)并且向工具提供(步骤20)具有基于鳍的结构(例如参照图4)的集成电路器件(包括但不限于FinFET、基于鳍的二极管、基于鳍的变容器、基于鳍的电阻器等)的数据。例如当集成电路器件包括FinFET时，查询的数据包括鳍数目(比如等式2中的Nfin)、鳍形状(比如图4中的所示鳍44以及图8中的器44A和44B的形状)、鳍连接等。工具(也由块20表示)提取集成电路器件的电阻-电容(RC)负载。如果用于执行步骤14的工具(下文称为第一工具)所使用的数据库具有与用于执行步骤20的工具(下文称为第二工具)所使用的格式不同的公式，则执行数据库转换(步骤18)。因而，将具有基于鳍的结构的集成电路器件(以第一工具理解的相同格式)转换成具有第二工具可以使用的格式。如果用于执行步骤14和20的工具具有相同格式，则可以省略数据库转换步骤18。
在步骤20中，提取基于鳍的结构的RC负载，该RC负载包括基于鳍的结构的寄生电阻和寄生电容。仿真结果已经表明：当对实际基于鳍的结构而不是使用平面布局结构(比如图3中所示平面布局结构)执行RC提取步骤20时，提取的RC负载的准确度可以提高约1.5倍到两倍。可以将结果保存到文件中并且如步骤22所示的那样在后仿真中使用这些结果。
再次参照图1，执行后仿真22以生成包括基于3D的结构的布局的完全成熟的评估结果。由于基于鳍的结构的RC负载准确代表将在晶片上制造的基于鳍的结构，所以从后仿真22获得的后仿真结构更准确。在执行后仿真22之后，生成整个集成电路的电路性能参数并且与FinFET设计规范24的要求进行比较。FinFET设计规范24是基于FinFET的制造过程的规范。设计过程可以循环回到步骤10和12，以在电路性能参数未满足设计规范的要求的情况下修改设计，并且可以重复步骤14、16、17、18、20和22。否则，如果从后仿真22获得的电路性能参数满足设计规范的要求，则可以结束电路和布局并且完成设计。
在图5至图7中示出了可以在步骤16(图1)中创建的并且在步骤20中提取其RF负载的一些示例性的基于鳍的结果。图5示出了MOS变容器48，该变容器包括形成于多个鳍44上的宽栅极电极42。栅极电极42形成具有鳍44的电容器。图6示出了占用大量芯片区域的多个鳍44，其中多个鳍44和形成于其上的外延区域(未示出)可以形成二极管50的正极或者负极。图7示出了多个鳍44，这些鳍可以例如由金属线54串联连接以形成OD电阻器52。
根据实施例，一种方法包括将集成电路的布局中的有源区域转换成包含鳍的基于鳍的结构。有源区域属于集成电路器件并且具有平面布局结构。该方法进一步包括使用基于鳍的结构的参数来提取集成电路器件的RC负载。转换和提取步骤由计算机执行。
根据其它实施例，一种方法包括执行LVS验证以按照集成电路的原理图验证集成电路的布局。从布局中提取集成电路器件的有源区域的宽度，其中有源区域为平面有源区域。在有源区域中创建多个鳍以形成用于集成电路器件的基于鳍的结构。使用基于鳍的结构来提取集成电路器件的RC负载。LVS验证、提取宽度、创建多个鳍和提取RC负载这些步骤之一由计算机执行。
根据更多其它实施例，一种装置包括第一工具和第二工具。第一工具被配置为执行LVS验证以按照集成电路的原理图验证集成电路的布局并且从布局中提取集成电路器件的有源区域的宽度，其中有源区域为平面有源区域。第一工具进一步被配置成在有源区域中创建多个鳍以形成用于集成电路器件的基于鳍的结构。第二工具被配置为提取包含基于鳍的结构的集成电路器件的RC负载。
虽然已经具体描述实施例及其优点，但是应当理解这里可以做出各种改变、替换和变更而未脱离如所附权利要求限定的实施例的精神实质和范围。另外，本申请的范围并非旨在于限于在说明书中描述的过程、机器、制造品和物质组成、装置、方法以及步骤的具体实施例。如本领域普通技术人员将根据公开内容容易理解的那样，可以根据公开内容利用执行与这里描述的对应实施例基本上相同功能或者实现基本上相同结果的、目前存在或者以后开发的过程、机器、制造品、物质组成、装置、方法或者步骤。因而所附权利要求旨在于在它们的范围内包括这样的过程、机器、制造品、物质组成、装置、方法或者步骤。此外，每个权利要求构成单独实施例，并且各种权利要求和实施例的组合在公开内容的范围内。

Claims (10)

1.一种方法，包括：
将集成电路的布局中的有源区域转换成包含鳍的基于鳍的结构，其中，所述有源区域属于集成电路器件，并且所述有源区域具有平面布局结构；以及
使用所述基于鳍的结构的参数来提取所述集成电路器件的电阻-电容(RC)负载，其中，转换和提取的步骤由计算机执行。
2.根据权利要求1所述的方法，进一步包括：
使用所述集成电路器件的所述RC负载来执行后仿真；以及
将从所述后仿真获得的结果与设计规范进行比较。
3.根据权利要求1所述的方法，进一步包括：
执行布局比原理图(LVS)验证，以按照所述集成电路的原理图验证所述布局；以及
执行布局参数提取(LPE)，以提取所述布局的参数，其中，所述布局的参数包括所述有源区域的宽度。
4.根据权利要求1所述的方法，进一步包括：
计算可以放置于所述有源区域中的鳍的数目；以及
在所述布局的所述有源区域中创建多个鳍，其中，所述多个鳍的计数等于所述数目。
5.根据权利要求4所述的方法，其中，使用下式来执行计算所述数目的步骤：
Nfin＝(Wdrawn+Sfin)/Pfin
其中，Nfin是所述数目，Wdrawn是所述有源区域的宽度，Sfin是所述多个鳍中的邻近鳍之间的间距，而Pfin是所述多个鳍的节距。
6.根据权利要求1所述的方法，其中，所述集成电路器件选自主要由晶体管、变容器、二极管和电阻器所组成的组中。
7.根据权利要求1所述的方法，其中，所述有源区域具有矩形形状。
8.根据权利要求1所述的方法，其中，所述有源区域的形状选自主要由L形和U形所组成的组中。
9.一种方法，包括：
执行布局比原理图(LVS)验证，以按照集成电路的原理图验证所述集成电路的布局；
从所述布局中提取集成电路器件的有源区域的宽度，其中，所述有源区域为平面有源区域；
在所述有源区域中创建多个鳍，以形成用于所述集成电路器件的基于鳍的结构；以及
使用所述基于鳍的结构来提取所述集成电路器件的电阻-电容(RC)负载，其中，所述LVS验证、提取所述宽度、创建所述多个鳍和提取所述RC负载的步骤中的一个步骤由计算机执行。
10.一种装置，包括：
第一工具，被配置为：
执行布局比原理图(LVS)验证，以按照集成电路的原理图验证所述集成电路的布局；
从所述布局中提取集成电路器件的有源区域的宽度，其中，所述有源区域为平面有源区域；和
在所述有源区域中创建多个鳍，以形成用于所述集成电路器件的基于鳍的结构；以及
第二工具，被配置为提取包含所述基于鳍的结构的所述集成电路器件的电阻-电容(RC)负载。
CN201210202399.2A 2012-03-08 2012-06-15 用于FinFET设计的LVS实现 Active CN103310030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/415,648 US8631382B2 (en) 2012-03-08 2012-03-08 LVS implementation for FinFET design
US13/415,648 2012-03-08

Publications (2)

Publication Number Publication Date
CN103310030A true CN103310030A (zh) 2013-09-18
CN103310030B CN103310030B (zh) 2016-09-14

Family

ID=49115223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210202399.2A Active CN103310030B (zh) 2012-03-08 2012-06-15 用于FinFET设计的LVS实现

Country Status (3)

Country Link
US (1) US8631382B2 (zh)
KR (1) KR101442335B1 (zh)
CN (1) CN103310030B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104657537A (zh) * 2013-11-21 2015-05-27 台湾积体电路制造股份有限公司 设计基于鳍式场效应晶体管(finfet)的电路的方法及其实施系统
CN105097577A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种用于lvs验证的对晶体管的栅极进行识别的方法
TWI633451B (zh) * 2014-06-04 2018-08-21 聯華電子股份有限公司 平面設計至非平面設計之轉換方法
CN110828376A (zh) * 2018-08-09 2020-02-21 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111008511A (zh) * 2019-11-25 2020-04-14 上海华力微电子有限公司 鳍式晶体管版图参数抽取计算方法及其抽取计算系统

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775993B2 (en) * 2012-08-31 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects
CN108807544B (zh) 2013-06-26 2023-03-07 美商新思科技有限公司 具有异质结和改进的沟道控制的FinFET
US9564375B2 (en) * 2013-10-15 2017-02-07 Globalfoundries Inc. Structures and methods for extraction of device channel width
US9092589B2 (en) * 2013-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with device array layout generation
KR102193674B1 (ko) * 2014-01-22 2020-12-21 삼성전자주식회사 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
TWI626551B (zh) 2014-06-30 2018-06-11 聯華電子股份有限公司 減少功率消耗之鰭式結構電晶體之設計方法
KR20160013698A (ko) 2014-07-28 2016-02-05 삼성전자주식회사 레이아웃 디자인 시스템, 레이아웃 디자인 방법 및 레이아웃 디자인 방법을 수행하기 위한 프로그램을 포함하는 컴퓨터로 판독 가능한 기록매체
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
KR102560698B1 (ko) 2016-03-04 2023-07-27 삼성전자주식회사 수직형 메모리 셀들을 포함하는 집적 회로의 레이아웃을 검증하기 위한 방법 및 시스템
KR101880388B1 (ko) * 2017-01-24 2018-07-19 광주과학기술원 트랜지스터의 모델링 방법
US20190042684A1 (en) * 2017-08-02 2019-02-07 Oracle International Corporation Schematic Driven Analog Circuit Layout Automation
CN111291531A (zh) * 2019-01-28 2020-06-16 展讯通信（上海）有限公司 集成电路的电学相关的设计规则检查方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050223347A1 (en) * 2004-03-31 2005-10-06 Elpida Memory, Inc. Automatic LVS rule file generation apparatus, template for automatic LVS rule file generation, and method for automatic LVS rule file generation
US20080263492A1 (en) * 2007-04-18 2008-10-23 Harry Chuang 3-Dimensional Device Design Layout
US20100242000A1 (en) * 2009-03-19 2010-09-23 International Business Machines Corporation Using layout enumeration to facilitate integrated circuit development
CN102339342A (zh) * 2010-07-27 2012-02-01 中国科学院微电子研究所 一种参数化器件单元的快速实体化方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024004A (ja) 2004-07-08 2006-01-26 Matsushita Electric Ind Co Ltd 半導体集積回路の動作検証システム及びその動作検証方法
US7689962B2 (en) * 2006-02-08 2010-03-30 Roberto Suaya Extracting high frequency impedance in a circuit design using an electronic design automation tool
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
US8716786B2 (en) * 2008-06-17 2014-05-06 Infineon Technologies Ag Semiconductor device having different fin widths
US8671367B2 (en) * 2008-06-25 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design in optical shrink technology node
US20100185994A1 (en) * 2008-08-14 2010-07-22 Pikus Fedor G Topological Pattern Matching
US7862962B2 (en) * 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8099686B2 (en) * 2009-03-27 2012-01-17 Globalfoundries Inc. CAD flow for 15nm/22nm multiple fine grained wimpy gate lengths in SIT gate flow
US8949080B2 (en) * 2010-08-25 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of designing integrated circuits and systems thereof
JP5035434B2 (ja) 2011-01-26 2012-09-26 ソニー株式会社 半導体装置の設計支援プログラムおよび半導体装置の設計システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050223347A1 (en) * 2004-03-31 2005-10-06 Elpida Memory, Inc. Automatic LVS rule file generation apparatus, template for automatic LVS rule file generation, and method for automatic LVS rule file generation
US20080263492A1 (en) * 2007-04-18 2008-10-23 Harry Chuang 3-Dimensional Device Design Layout
US20100242000A1 (en) * 2009-03-19 2010-09-23 International Business Machines Corporation Using layout enumeration to facilitate integrated circuit development
CN102339342A (zh) * 2010-07-27 2012-02-01 中国科学院微电子研究所 一种参数化器件单元的快速实体化方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104657537A (zh) * 2013-11-21 2015-05-27 台湾积体电路制造股份有限公司 设计基于鳍式场效应晶体管(finfet)的电路的方法及其实施系统
CN104657537B (zh) * 2013-11-21 2018-03-23 台湾积体电路制造股份有限公司 设计基于鳍式场效应晶体管（finfet）的电路的方法及其实施系统
CN105097577A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种用于lvs验证的对晶体管的栅极进行识别的方法
CN105097577B (zh) * 2014-04-24 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种用于lvs验证的对晶体管的栅极进行识别的方法
TWI633451B (zh) * 2014-06-04 2018-08-21 聯華電子股份有限公司 平面設計至非平面設計之轉換方法
CN110828376A (zh) * 2018-08-09 2020-02-21 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111008511A (zh) * 2019-11-25 2020-04-14 上海华力微电子有限公司 鳍式晶体管版图参数抽取计算方法及其抽取计算系统

Also Published As

Publication number Publication date
US20130239077A1 (en) 2013-09-12
KR101442335B1 (ko) 2014-09-23
KR20130103273A (ko) 2013-09-23
US8631382B2 (en) 2014-01-14
CN103310030B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN103310030A (zh) 用于FinFET设计的LVS实现
US8887116B2 (en) Flexible pattern-oriented 3D profile for advanced process nodes
CN103544333B (zh) 半导体器件设计方法、系统和计算机程序产品
US8881084B2 (en) FinFET boundary optimization
US10860769B2 (en) Method and system for integrated circuit design with on-chip variation and spatial correlation
US8201111B2 (en) Table-based DFM for accurate post-layout analysis
KR101777028B1 (ko) 파라미터 추출 방법 및 시스템
CN104933214B (zh) 集成电路设计方法和装置
Lee et al. Modeling of parasitic fringing capacitance in multifin trigate FinFETs
CN201508553U (zh) 用于在管芯尺寸优化期间缩放i/o单元布置的设备
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN102609587A (zh) 使用三维快速电磁场仿真技术设计射频集成电路的方法
CN102142438A (zh) 晶体管参数化模块单元
CN102142437A (zh) 晶体管参数化模块单元
CN103150455B (zh) 相邻连线间的寄生电容参数估算方法和电路优化方法
CN101739470A (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
CN104504220A (zh) 一种基于马尔可夫转移矩阵库的寄生电阻提取方法
Kim et al. The efficient DTCO compact modeling solutions to improve MHC and reduce TAT
CN105095550A (zh) 提高器件匹配特性的参数化单元
CN101556626A (zh) 一种环形栅器件版图参数提取方法
US10811316B2 (en) Method and system of forming integrated circuit
CN105095547A (zh) 提高器件匹配特性的参数化单元
CN103955574B (zh) 一种bts型栅soi器件的建模方法
Lee et al. Optimal double via insertion with on-track preference
CN109977539B (zh) Mosfet器件的应力效应参数抽取与计算方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant