CN103955574B - 一种bts型栅soi器件的建模方法 - Google Patents
一种bts型栅soi器件的建模方法 Download PDFInfo
- Publication number
- CN103955574B CN103955574B CN201410167764.XA CN201410167764A CN103955574B CN 103955574 B CN103955574 B CN 103955574B CN 201410167764 A CN201410167764 A CN 201410167764A CN 103955574 B CN103955574 B CN 103955574B
- Authority
- CN
- China
- Prior art keywords
- extra
- model
- mos device
- grid
- gate capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 abstract description 5
- 239000000284 extract Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种SOI MOS器件的建模方法，其中该SOI MOS器件为BTS型栅SOI MOS器件，该方法包括：a.提取所述MOS器件的模型参数，包括直流参数和交流参数；b.计算额外栅电容；c.以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外的栅电容，生成最终模型。根据本发明提供的建模方法，考虑BTS型栅SOI器件中额外的山电容对器件的性能的影响，提高了模型的精确度，能够有效的运用于对BTS型栅SOI器件的仿真设计。
Description
技术领域
本发明涉及器件提参建模领域，尤其涉及一种BTS型栅SOI器件的建模方法。
背景技术
随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研究的重点和热点。目前业界主流的MOSFET器件模型为BSIM模型，所对应的SOI MOSFET器件模型为BSIMSOI模型。
BSIMSOI所针对的器件为条型栅器件，在实际电路设计时，BTS型器件是一种常用的器件，在此种情况下会增加栅电容，原有的BSIM SOI模型没有考虑此因素的影响。
因此，需要提供一种考虑额外栅电容影响的BTS栅SOI器件建模方法。
发明内容
针对现有技术的不足，本发明提供了一种考虑额外栅电容影响的BTS栅SOI器件建模方法。该方法包括：
一种SOI MOS器件的建模方法，其中该SOI MOS器件为BTS型栅SOI MOS器件，该方法包括：
a.提取所述MOS器件的模型参数，包括直流参数和交流参数；
b.计算额外栅电容；
c.以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外的栅电容，生成最终模型。
其中，所述MOS器件模型为BSIMSOI模型。
其中，所述额外电容包括第一额外栅电容S1和第二额外栅电容S2两部分。
其中，计算所述额外栅电容的方法是：
提取大面积MOS管的交流参数，获得该MOS管的电容，根据大面积MOS管的电容获取单位面积栅氧电容。
根据本发明提供的建模方法，考虑BTS型栅SOI器件中额外的栅电容对器件的性能的影响，提高了模型的精确度，能够有效的运用于对BTS型栅SOI器件的仿真设计。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为根据本发明的BTS型栅SOI MOS器件建模方法的流程图；
图2为示例性的BTS型栅SOI MOS器件的版图示意图；
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。
下面参考图1和图2来说明本发明。
图1为根据本发明的BTS型栅SOI MOS器件建模方法的流程图。
在步骤S101中，建立包含模拟BTS型栅SOI MOS器件MOS器件模型。该模型为BSIMSOI模型。
参考图2来说明本发明所针对的BTS型栅SOI MOS器件。
图2为示例性的BTS型栅SOI MOS器件的版图示意图。BTS型栅SOIMOS器件包括源端S201、栅端S202、漏端S203、第一体引出端S204和第二体引出端S205以及第一延伸区域S206和第二延伸区域S207，其中，所述栅端S202除了与源漏区直接相邻的基本栅端S0以外，还包括与体引出端相邻的第一额外栅端S1和第二额外栅端S2；在该器件中，源端S201、漏端S203和基本栅端S0之间存在PN结电容C0，和与第一额外栅端S1和第二额外栅端S2之间存在第一额外栅电容C1和第二额外栅电容C2。
而目前的BSIMSOI模型中未考虑第一额外栅电容C1和第二额外栅电容C2，而只考虑了源端S201、漏端S203和基本栅端S0之间存在PN结电容C0。
为此，本发明的实施例中一种考虑额外栅电容影响的BTS栅SOI器件建模方法。
首先，提取所述MOS器件的模型参数，包括直流参数和交流参数；这一部采用的是业界标准的方法对器件参数进行提取，在此不再赘述。
接下来，在步骤S102中计算额外栅电容，具体的，计算额外栅电容的面积，即图2中的S2+S1；具体的，根据步骤S101中所提取大面积MOS管的交流参数，获得该MOS管的电容，根据大面积MOS管的电容获取单位面积栅氧电容。
最后，在步骤S103中，以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外的栅电容，生成最终模型。
在本实施例中，建模所需的代码如下：
.subckt nch dgsepw＝1e-61＝1e-6as＝′w*4.8e-7′ps＝′2*w+0.96e-6′ps1＝0.96e-6 ad＝′w*4.8e-7′ pd＝′2*w+0.96e-6′ pd1＝0.96e-6GA＝′GA＝′L*0.4e-6′dtemp＝0count＝1
其中，GA为额外的栅面积，即图1的S1+S2；
m1 dgsep nmos w＝w 1＝1 as＝as ps＝ps ad＝ad pd＝pd dtemp＝dtemp m＝count
其中，nmos为MOS管模型名；
Cggp′GA*8E-3′
其中，栅和体之间加上电容，GA为面积，8E-3为单位面积电容；
…
…
.ends nch
此过程可以通过商用软件例如安捷伦的MBP(Model Builder Programmer)来实施。可以针对某种特定的BTS型栅SOI工艺，分别提取MOS器件模型和额外栅电容的参数。从而可以对该种工艺中的BTS型栅SOI MOS器件进行准确的建模。
利用环振对此模型进行了验证，101级8分频环振的测试周期为58ns，采用标准方法提取的模型的仿真结果为49ns，采用我们提出的模型的仿真结果为54ns，可以看出我们的提出的模型与测试结果符合很好，与标准方法提取的模型相比有很大的提高。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (5)
1.一种SOI MOS器件的建模方法，其中该SOI MOS器件为BTS型栅SOI MOS器件，该方法包括：
a.提取所述MOS器件的模型参数，包括直流参数和交流参数，根据所提取的MOS管的交流参数，获得该MOS管的电容，根据MOS管的电容获取单位面积栅氧电容；
b.计算额外栅电容；
c.以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外栅电容，生成最终模型。
2.根据权利要求1所述的方法，其中MOS器件模型为BSIMSOI模型。
3.根据权利要求1所述的方法，其中额外栅电容包括第一额外栅电容(C1)和第二额外栅电容(C2)两部分。
4.根据权利要求1所述的方法，其中所述BTS型栅SOIMOS器件包括源端(S201)、栅端(S202)、漏端(S203)、第一体引出端(S204)和第二体引出端(S205)以及第一延伸区域(S206)和第二延伸区域(S207)，其中，所述栅端(S202)除了与源漏区直接相邻的基本栅端(S0)以外，还包括与体引出端相邻的第一额外栅端(S1)和第二额外栅端(S2)。
5.根据权利要求4所述的方法，其中；源端(S201)、漏端(S203)和基本栅端(S0)之间存在PN结电容(C0)，以及与第一额外栅端(S1)和第二额外栅端(S2)之间存在第一额外栅电容(C1)和第二额外栅电容(C2)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410167764.XA CN103955574B (zh) | 2014-04-24 | 2014-04-24 | 一种bts型栅soi器件的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410167764.XA CN103955574B (zh) | 2014-04-24 | 2014-04-24 | 一种bts型栅soi器件的建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103955574A CN103955574A (zh) | 2014-07-30 |
| CN103955574B true CN103955574B (zh) | 2017-01-04 |
Family
ID=51332849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410167764.XA Active CN103955574B (zh) | 2014-04-24 | 2014-04-24 | 一种bts型栅soi器件的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103955574B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466949B (zh) * | 2020-11-27 | 2023-04-18 | 中国科学院微电子研究所 | 一种bts型mosfet结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236572A (zh) * | 2007-01-30 | 2008-08-06 | 北京大学 | 一种半导体器件模型自适应参数提取方法 |
| CN102982215A (zh) * | 2013-01-06 | 2013-03-20 | 中国科学院微电子研究所 | Soi h型栅mos器件的建模方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2840454B1 (fr) * | 2002-05-30 | 2004-08-27 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule logique cmos destinee a etre realisee dans une technologie de type silicium sur isolant partiellement appauvri |
-
2014
- 2014-04-24 CN CN201410167764.XA patent/CN103955574B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236572A (zh) * | 2007-01-30 | 2008-08-06 | 北京大学 | 一种半导体器件模型自适应参数提取方法 |
| CN102982215A (zh) * | 2013-01-06 | 2013-03-20 | 中国科学院微电子研究所 | Soi h型栅mos器件的建模方法 |
Non-Patent Citations (1)
| Title |
|---|
| 一个实用的部分耗尽SOI器件体接触仿真模型;姜凡等;《微电子学》;20050430;第35卷(第2期);正文第4章以及附图3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103955574A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102789530B (zh) | Soi mos器件的建模方法 | |
| MY195917A (en) | Blockchain-Based Data Processing Method And Device | |
| CN103310030A (zh) | 用于FinFET设计的LVS实现 | |
| Lee et al. | Modeling of parasitic fringing capacitance in multifin trigate FinFETs | |
| CN105045391B (zh) | 智能手表手势输入方法及智能手表 | |
| CN103150440A (zh) | 一种模块级电路网表仿真方法 | |
| CN103745207A (zh) | 一种人脸识别的特征提取方法及装置 | |
| CN105224755B (zh) | 一种通用的金属互联层电容spice预测模型的构建方法 | |
| CN103955574B (zh) | 一种bts型栅soi器件的建模方法 | |
| Shi et al. | A novel compact high-voltage LDMOS transistor model for circuit simulation | |
| CN102147828B (zh) | 体引出结构soi场效应晶体管等效电学装置及建模方法 | |
| CN102982215B (zh) | Soi h型栅mos器件的建模方法 | |
| CN103955570B (zh) | 一种h型栅soi器件的建模方法 | |
| CN103150455A (zh) | 相邻连线间的寄生电容参数估算方法和电路优化方法 | |
| CN104951599B (zh) | 一种soimosfet器件的建模方法 | |
| FI20155262L (fi) | Ohjelmoitava logiikkalaite ja sen varmennusmenetelmä | |
| CN109388911B (zh) | 一种半导体器件的等效模型建立方法、装置及终端设备 | |
| CN106484938B (zh) | 结型场效应晶体管的仿真模型及仿真方法 | |
| CN102831159B (zh) | 一种基于专家投票的文本相似网络构建方法 | |
| CN105138795B (zh) | 一种soi基的pn结建模方法 | |
| Chakraborty et al. | Analytical surface potential solution for low effective mass channel common double gate MOSFET | |
| CN104750923A (zh) | 一种mosfet的建模方法 | |
| CN104992005B (zh) | 一种限制器件模型适用温度范围的方法 | |
| Nicolini | ‘n Droë Wit Seisoen in die Stormkaap: André Brink and the Fundamental Rights of the Afrikaners in Apartheid South Africa | |
| CN102385647A (zh) | 一种建立mosfet模型的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170720 Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 11 building 4 layer Institute of Microelectronics Patentee after: BEIJING ZHONGKE XINWEITE SCIENCE & TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |